Цифровой многофазный преобразователь мощности в частоту

 

Изобретение относится к электроизмерительной технике и может быть использовано при построении образцовых многофазных преобразователей мощности в частоту, имеющих высокочастотные выходы, частоты сигналов на которых определяются как уровнем активной мощности отдельных фаз, так и суммарной активной мощностью многофазной сети в целом. Такие преобразователи О необходимы для ускоренной проверки индукционных счетчиков путем заполнения оборота их диска импульсами высотой частоты. Целью изобретения является повышение точности преобразования активной мощности в частоту за счет сокращения времени получения преобразуемой выборки активной мощности до одного интерваладескретизации, для достижения цели в .преобразователь введены инвертор 7, блок памяти 8, два комбинационных сумматора 13, 23, коммутатор 11 кодов, умножитель 16 частоты, счетчик-распределитель 20, импульсов, формирователь V3, триггер -18, логический элемент 22, второй 2 t и третий 28 элементы задержки и j-входовой логический элемент ИЛИ-НЕ 25 и образованы новые связи, Преобразователь также содержит п трансформаторов напряжения и тока , первый 3 и.второй 27 ключи, преобразователь k мощность с S -J О СЛ ел ФигЛ

„SU„„170

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УЬЛИН

Ai (g))g С 01 1, 21/00, 21/133 !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Г л (21) 4736170/21 (22) 05. 09. 09 (46) 23.01.92. Бюл. > . 3 (71) Институт электродинамики АН УССР (72) И.П. Лбложявичус, Л.И. Покрас, К.К, Тарасевич, lO.A. Тесик и О.IO,×óðèí (53) 621.317.37(008.0} (56) Авторское свидетельство СССР

Ь 807322, кл. С 01 Р 21/00, 1979.

Авторское свидетельство СССР

Р 1641443, кл. G 01 Р, 11/00, 1988, (54) ЦибРОВОП инОГОжзнцп пРеОБРА30BATEJlb ИОЦНОСТИ В ЧАСТОТУ (57) Изобретение относится к электроиэмерительной технике и может быть использовано при построении образцовых многоФазных преобразователей мощности в частоту, имеющих высокочастотwe выходы :астоты сигналов на котоЭ рых определяются как уровнем активнои мощности отдельных Фаз, так и суммарной активной мощностью многоФазной сети в целом. Такие преобразователи

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

Г)РИ ГКНТ СССР

2 необходимы для ускоренной проверки индукционных счетчиков путем заполнения оборота их диска импульсами высотой частоты. Целью изобретения является повышение точности преобразования активной мощности в частоту эа счет сокращения времени получения преобразуемой выборки активной мощности до одного интервала дескретизации, для достижения цели в преобразователь введены инвертор 7, блок памяти 8, два комбинационных сумматора

13» коммутатор 11 кодов, умножитель 16 частоты, счетчик-распределитель 20, импульсов, Формирователь 15, триггер 10, логический элемент 22, второй 24 и третий ?8 элементы задержки и j-входовой логический элемент ИЛИ-НЕ 25 и образованы новые связи, Преобразователь также содержит и трансФорматоров напряжения l "1 q и тока 2)-2п, первый 3 и,второй 27 ключи, преобразователь 4 MQL"÷îñòü

1707557

4 код, дифференцирующую цепь 5, элемент

=-адержки 6, комбинационный сумматор у, накапливающий сумматор 1О, иногоI

Изобретение относится. к электроизмерительной технике и может быть использовано при построении образцо- . вых многофазных преобразователей мощности в частоту, имеющих высокочастотные выходы, частоты сигналов на .которых определяются как уровнем активной мощности отдельных фаз, так и суммарной активности мощностью многофазной сети в целом;- и- для ускорения поверки индукционных счетчиков путем заполнения оборота их диска импульсами высокой частоты.

Целью изобретения является повышение точности преобразования активной мощности в частоту.

На фиг. 1 представлена блок-схема цифрового многофаэного преобразователя мощности в частоту; на фиг. 2блок-схема логического элемента; на фиг. 3 - временные диаграммы работы преобразователя; на фиг. 4 - временные диаграммы входных сигналов и формирующиеся кодовые значения мощности для и-й фазы многофаэной сети.

Цифровой многофазный преобразователь мощности в частоту (фиг. 1) содержит трансфооматоры 1,1-1.п напряжения,трансформаторы 2,1-2,п тока, первый ключ"3, преобразователь 4 мощности в код, дифференцирующую цепь 5, первый элемент 6 задержки, инвертор

7, блок 8 памяти, первый комбинационный сумматор 9, накапливающий сумматор 10, коммутатор 11 кодов, первый многоцелевой регистр 12, второй комбинационный сумматор 13, второй многоцелевой регистр 14, формирователь

15, умножитель 16 частоты, первый счетчик 17, триггер 18, генератор 19; счетчик-распределитель 20 импульсов, второй счетчик 21, логический элемент

22, третий комбинационный сумматор 23 второй элемент 24 задержки, логический элемент 1 ИЛИ-НЕ 25, третий счетчик 26, второй ключ 27 и трет;,й элемент 28 задержки.

Нулевой и (и+1)-й входы ключа 3 соединены с общей шиной. Выходы трансформаторов 1„1-1.в напряжения подцелевые регистры 12, 14, счетчики 17, 21, 26, генератор 19. 1 з.п. ф-лы, 4 ил.

f,ключены к входам с первого по а-й ключа 3, входы с (и+2)-го по (2п+2)-й которого соединены с выходами трансформаторов 2,.1-2.а тока соответственно. Первый и второй выходы ключа 3 подключены к первому и второму входам

15 преобразователя 4 мощности в код соответственно, выход которого соединен с входом блока 8 памяти и с первым входом второго комбинационного сумматора 13, второй вход последнего подключен к выходу блока 8 памяти, а выход - к входу накапливарщего сумматора 10 и к первому входу ком-. мутатора 11 кодов. Второй вход послед25 него соединен с выходом накапливающе го сумматора 10, а выход — с входом второгоо многоцелевого регистра 14, который выходом подключен к второму входу первого комбинационного сумматора 9, выход которого соединен с входом первого многоцелевого регистра 12, первый вход первого комбинационного сумматора 9 — с выходом многоцелевого регистра 12, а выход. перекоса — с входом второго ключа 27, Выход первого трансформатора 1.1 напряжения через формирователь 1 и уйножитель 16 частоты подключен к входу сброса триггера 18 и входу первого счетчика 17, Выход последнего

40 соединен с управляющим входом первого ключа 3, входом адреса записи второго многоцелевого регистра 14 и через логический элемент j ИЛИ-HE 25 с уп45 равляющим входом коммутатора ll кодов

° и входом второго элемента 24 задержки, который выходом подключен к входу сброса накапливающего сумматора 1.0.

Выход триггера 18 соединен с входом

50 сброса счетчика-распределителя 20 импульсов, первый выход которого подключен к управляющему входу преобразователя 4 мощности в код и через третий счетчик 26 к первому входу третьего комбина ионного сумма1ор, 23, 55 которыи выходом подключен к ароееHo му входу блока 8 памяти. Второй выход счетчика-распределителя 20 импульсов через дифференцирующуа цепь 5, 1707557 6 первый элемент 6 задержки и инвертор

7 соединен с входом иЧтение/эаписьн блока 8 памяти и через логический элемент 22 с вторым входом третьего комбинационного сумматора 23. Третий выход счетчика-распределителя 20 импульсов соединен с входами записи,накапливающего сумматора 10 и второго многоцелевого регистра 14, а четвер- 10 тый выход - с входом установки триггера 18. Выход генератора 19 подключен к счетному входу счетчика-распределителя 20 импульсов, через третий элемент 28 задержки — к входу записи 15 первого многоцелевого регистра 12 и через второй счетчик 21 к входу адреса считывания второго многоцелевого регистра 14, к входам адреса записи и адреса считывания первого 20 многоцелевого регистра 12 и к управляющему входу второго ключа 27, выходы которого с нулевого по в-" являются выходами преобразователя.

Логический элемент 22 (фиг. 2) со- + держит второй коммутатор 29 кодов, ка первый и второй входы которого подаются коДы "0" и "N/4" (где Н - коэффициент умножения умножителя 16 частоты), а управляющий вход и выход ЗО подключены к входу и выходу логического элемента 2 соответственно.

Преобразователь работает следующим образом.

Работа основных блоков цифрового 35 многофазного преобразователя мощности в частоту синхронизирована с периодом сети благодаря введению умножиселя 16 частоты, а также управляется выходными импульсами генератора 19 40 и счетчика-распределителя 20 импульсов. Функционирование преобразователя удобно рассматривать вводя понятия такта и цикла работы. Время Т-,-, в течение которого ключом 3 подключа- 45, ется F-й канал напряжения и тока (О <, а Р и), назовем тактом. Цикл T>— время полного опроса всех (и+1) каналов, поэтому очевидно, что Т„ =(в+1) Т:

За один период входного напряжения 50 происходит (m+1) циклов полного опроса ключом 3 всех своих входов, поэтому коэффициент умножения N умножителя 16 частоты определяется выражением Л = (т+!) ° (и+1), Текущий номер 55 .цикла обозначим через 1(0 1 m).

1

Кногоцелевые регистры 12 и 14 обладают способностью с приходом сигнала на, вход записи записывать по выб- . ранному адресу записи и-по выбранному адресу считывания выдавать информацию иэ соответствующей ячейки памяти, количество которых выбирается равным (а+1). При этом адреса записи и чтения определяются кодами на соответствующих входах многоцелевых регистров. В преобразователе второй многоцелевой регистр 14 используется для записи, хранения и скоростного последовательного считывания сформированных кодовых значений суммарной и ф4зной активных мощностей, а первый многоцелевой регистр 22 совместно с первым комбинационным сумматором 9 образует быстродействующий (и+1)-ячеечный .накапливающий сумматор, В обоих регистрах нулевая ячейка памяти отведена под суммарную мощность всех Фаз, а нумерация остальных ячеек соответствует значениям мощности от- дельных фаз и-фазной сети.

Переменный выходной сигнал трансформатора 1.1 напряжения, проходя через формирователь 15, вызывает появление на выходе умножителя 16 частоты 11 равнооотстоящих импульсов а один период сети. Эти импульсы посту" пают вход первого счетчика 17 и определяют длительность одного такта

T . т,е, интервал опроса каждого ка1 нала первым .ключом 3 и период изменения адреса записи второго многоцелевого регистра 14. Выходной импульс умножителя частоты также сбрасывает триггер 18 в нулевое состояние, и на. выходах счетчика-распределителя 20 импульсов с частотой выходного сигнала генератора 19 начинают последовательно появляться управляющие импульсы.

При. появлении импульса на последнем, четвертом выходе счетчика 20 триггер

18 устанавливается в "1", которая поступает на вход сброса счетчика-рас.пределителя 20 импульсов и запрещает счет- до начала следующего такта (у.е., до появления следующего выходного импульса умножителя 16 частоты).

Ha F-м такте (при 1 + F 66 в) первый ключ 3 подключает под управлением первого счетчика 17 выходные сигналы соответствующих трансформаторов 1.Р и ".Р к входам преобразователя 4 мощности в код, Панеле этого последн..й запускается импульсом с гсрво."с в:.— хода счетчика-распределителя 20 йл;1707557 пульсов. Этот же импульс вызывает инкремент третьего счетчика 26, имеющего максимальную емкость (И+1). Таким образом на F-м такте 1-ro цикла изх 5 мерения выходной код данного счетчика равен 1 (и+1)+Г).

Flo окончании преобразования на выходе преобразователя 4 в код формируется кодовое значение мгновенной мощ- tp

1 ности F-й фазы PF(1) в соответствии с выражением

Р (1)-К,„К,.К,уК .Um вЬ вЂ”" Ll.(n+t)+F1 õ

» т) "Х ° cia{> f1(п 1>+Р) T +С»», (11

)> где К,,К „,К,К вЂ” коэффициенты пе-редачи блоков с соответствующей нумерацией; Zp с

О х 1 — амплитудные значения напряжения

Р и тока F-й фазы;

N коэффициент умножения умножите-25 ля 16 частотй;

1 - номер цикла, 0» =1 m;

F . — но;»ер такта, 0<Реп; 30

Т - длительность

-r такта;

Ц „. - угол сдвига фаз между напряжением и тОКОм F-й 35 фазы.

Далее на втором выходе счетчика 70 формируется единичный импульс, поступающий на входы дифференцирующей цепи

5 и логического элемента 22, Последний10 функционирует так, что при поступлении на его вход сигнала логического нуля, на ceo выходе формируется нулевой код, а при поступлении сигнала логической единицы — код N/4. Блоки 21-23 слун(ат 45 для формирования адреса записи А и адреса считывания А4 блока 8 памяти.

При нулевом уровне входного сигнала логического элемента 22 выходной код третьего комбинационного сумматора 23 определяется выражением

Aî 1(п+1) + а при единичном уровне входного сиг- 5э нала выражением

А 1(п+1),+ F +—

Единичный импульс на втором выходе с"етчика-распределителя 20 им» пульсов, проходя через дифференцирующую цепь 5, первый элемент 6 задержки и инвертор 7, поступает в виде короткого нулевого пикового сигнала на вход "Чтение/записьн блока

8 памяти. В результате этого в нем происходит запись кода Р (1) с выхо1 да преобразователя 4 мощности в код в ячейку с адресом А», после чего блок 8 памяти переводится в режим чтзния по адресу А, так как уровень сигнала на входе "Чтение/запись" вновь становитср равным логической единице. Таким образом, на 1-м цикле

Р-м такте измерения код Р (1) записывается в ячейку с адресом А блока памяти, из которого далее считывается ранее запомненный код мгновенной

»» мощности соответствующей фазы Р (1), г задержанный относительно текущего момента времени на четверть периода входного сигнала

P 1 ..., . 211 t и с!

»:() кхс кяскз,с к 1» . в1п(— 1(п+1)+Г- ) т„

»2н Г N » х1„, 81п — 1(п+1)+Г- ) 1 +Ц» (2) (к 4) т с, /

Таки» образом, после записи в блок.

8 памяти до завершения текущего такта! на первый и второй входы второго ком" . бинацирнного сумматора 13 поступают. коды Гс(1) и Р„(1) соответственно.

В результате этого на выходе последнего путем суммирования двух ук-.çàíных выборок мгновенной мощности (1»орми-руется действительная кодовая выборка активной мощности F-й фазы, (ЦР1(ц„н (1, К„К,,К,,,К+ и"„1.,„

» 2

4лг

cos(f<-cos (— (1 (и+ t )+Ã) Тт+ (I») +

4н N

+icos(i -сап(— (1(п+11+Р— -)T +и )) с 4 т »F )

F F

= К,„- ° К К K+È (1) I (1) cosg,(3)

Таким образом, на выходе второго комбинационного сумматора 13 циклически формируются истинные кодовые значения активных Фазных мощностей

Р (1), в которых паразитная переменная составляющая полностью ско»»пенсирована (втсрь»е слагаемь(е в квадрат» ь»х скобках вь»ражения 3) .

-»1алее сформированный таким образом на Г"м такте 1-».o ц«. па код ак30

9 170755 тивной мощности P (l) поступает на входы накапливающего сумматора 10 и на первый вход коммутатора 11 кодов.

При 1 Р и на выходе логического элемента j ИЛИ-НЕ 25 присутствует сигнал логического нуля, поэтому на вхор второго многоцелевого регистра 14 поступает код P„(1) с первого входа коммутатора 11 кодов. Последующее 10 появление управляющего импульса на третьем выходе счетчика-распредели.теля 20 импульсов вызывает прибавление кода PF(1) к накопленной ранее сумме в накапливающем сумматоре 10, 15 а также запись данного в F-ю ячейку, второго многоцелевого регистра 14.

При этом адрес записи определяется номером такта Г, т.е. выходным кодом счетчика 17. 20

Если F = О, т.е. опрашивается нулевой канал первого ключа 3, то на выходах преобразователя 4 и второго комбинационного сумматора 13 форми25 .руются коды нуля. К этому моменту в накапливающем сумматоре 10 просум° мированы все истинные коды фазных активных мощностей предыдущего цик ла, т.е.

f I

Код Р (1) представляет собой кодовую выборку суммарной активной мощности и-фазной сети. При нулевом коде З5 на входе логического элемента j ИЛИ-НЕ

25 появляется единичный сигнал, поэтому выходной код Г"-(1) накапливающего о сумматора 10 через коммутатор 11 кодов поступает на вход второго многоцеле- 40

coro регистра 14 и с появлением записывающего импульса с третьего выхода счетчика-распределителя 20 импульсов запоминается в нулевой ячейке данного регистра. После этого выходнои еди-45 ничный сигнал логического элемейта

25, проходя через второй элемент 24 задержки на вход сброса накапливающего сумматора 10, вызывает обнуление последнего.

Таким образом, в нулевой ячейке второго многоцелевого регистра 14 хранится текущий код суммарной активн мощности sсех и фаз 55 а в ячейках с первой по и-ю соотв тствующие текущие коды активных фазных мощностей.

При этом вся хранимая в данном реги стре информация полностью обновляетг

cR потактово на каждом следующем цик ле.

Высокочастотные импульсы с выхода генератора 19, период которых существенно меньше времени одного такта Т>, поступает на вход первого счетчика

21 и через третий элемент 28 задержки на вход записи первого многоцелевого регистра 12. Последний совместно с первым комбинационным сумматором 9 образует скоростной многофазный накапливающий сумматор. Выходные коды второго счетчика 21, изменяющиеся с высокой частотой f выходных импульсов генератора 19, поступают на вход адрес а записи второго многоцелевого регистра 14, на входы адреса записи и адреса считывания первого многоцелевого регистра 12 и на управляющий вход второго ключа 27. В результате этого с высокой частотой f„ на выход второго многоцелевого регистра 14 последовательно подаются коды из ячеек с адресами с нулевого по п-й, которые далее суммируются в ячейках с соответствующими адресами с нулевого по и-й первого многоцелевого регистра 12. Коды на управляю:цем входе второго ключа 27 также vзменяютст. с частотой f, поэтому импу ьсы гереноса, поступающие на его вход, распре-, деляются по выходам s соответствии с адресацией первого многоцелевого регистра 12. Таким образол!, на выходах второго ключа 27 с первого по и-й формируются равномерные высокочастотные импульсные последовательности с . частотами, пропорциональными действительным значениям активных мощностеи. отдельных фаз с первой по п-ю, а на нулевом выходе - значению активной суммарной мощности всех и фаз.

Логическии элемент 22 (фиг„ 2), построенный на втором коммутаторе

29, кодов; выдает на выход код "0" или "И/4" при нулевом или единичном входном управляющем сигнале соответственно.

На фиг. За-ж, представлены времен- ные диаграммы сигналов на выходе умножителя 16 частоты, на выходе триггера 18, на первом, втором, третьем и четвертом выходах счет- ика-распределителя 20 импульсо и на яыход-"

"Чтение/запись" блока 8 памяти соответственно.

1707557

На фиг. 4 а-д представлены входс F ные сигналы напряжения U и тока I

F-фазы и-фазной сети, а также кодоЪ И вые значения мощностей Р (1), Рс (1) и PF(1), которые формируются соответственно на первом, втором входах и выходе первого комбинационного сумматора согласно выражениям (1), (2) и (3).

Использование изобретения позволит повысить точность преобразования активной мощности сети в частоту путем резкого уменьшения времени получения преобразуемых кодовых выборок 15 мощности до интервала Т и за счет отсутствия операции усреднения их за несколько периодов входного сигнала.

В предлагаемом преобразователе истинные выборки активной мощности получа- 20 ются в течение одного цикла его работы беэ применения аналогoBblx фильтров, фазосдвигающих цепей и т.п.

Изобретение может быть использовано как в качестве отдельного цифрово- 25 го многофаэного преобразователя мощности в частоту, так и в системах поверки однофазных и многофаэных индукционных электросчетчиков путем заполнения одного оборота их дисков импуль- 0 сами высокой частоты, Ф о р и у л а изобретения

1. Цифровой многофазный преобразователь мощности в частоту, содержащий и трансформаторов напряжения, л тран- З5 сформаторов тока, два ключа, преобразователь мощности в код, дишференцирующую цепь, элемент задержки, два многоцелевых регистра, первый комбина40 ционный сумматор, три счетчика и генератор, причем выходы трансформаторов напряжения с первого по п-й подключены к входам с первого по а-й первого ключа, входы с (n+2)-ro no (2n+2)-й которого соединены с выходаKH трансформаторов тока с первого ilO я-й соответственно, первый выход первого ключа подключен к первому входу

I преобразователя мощности в код, выход

50 первого комбинационного сумматора соединен с входами первого многоцелевого регистра, выход которого подключен к первому входу первого комбинационного сумматора, выход переноса

55 которого соединен с входом второго ключа, выход первого счетчика подключен к входу адреса записи второго многоцелевого регистра, выход генератора соединен с входом второго счетчика, выходом подключенного к входам адреса записи и адресу считывания первого многоцелевого регистра, к входу адреса считывания второго многоцелевого регистра и к управляющему входу второго ключа, отличающийся тем, что, с целью повышения точности преобразования мощности в частоту, в него введены инвертор, блок памяти, второй и третий комбинационные сумма.торы, накапливающий сумматор, коммутатор кодов, формирователь, умножитель частоты, триггер, счетчик-распределитель импульсов, логический элемент, второй и третий элементы задержки и логический элемент j ИЛИ-НЕ, причем нулевой и (и+1.)-й входы перooro ключа соединены с общей йиной, второй выход первого ключа подключен к второму входу преобразователя мощности в код, выход которого соединен с входом блока памяти и с первым входом второго комбинационного сумматора, второй вход которого подключен к выходу блока памяти, а выходк входу накапливающего сумматора и к первому входу коммутатора кодов, второй вход которого соединен с выходом нак;.пливающего сумматора, а выход - с входом второго многоцелевого регистра, который выходом подключен к второму входу первого комбинационного сумматора, выход первого трансформатора напряжения через фор- . мирователь и умножитель частоты подключен к входу сброса триггера и к входу первого счетчика, выход которого соединен с управляющим входом первого ключа и через логический элемент j ИЛИ-НЕ с управляющим входом коммутатора кодов и с входом второго элемента задержки, который выходом подключен к входу- сброса накапливающего сумматора, выход триггера соединен с входом сброса счетчика-рас пределителя импульсов, первый выход которого подключен к управляющему входу преобразователя мощности в код и через третий счетчик к первому входу третьего комбинационного сумматора, который выходом подключен к адресному входу блока памяти, второй выход счетчика-распределителя импуль сов соединен через дифференцирующую цепь, первый элемент задержки и инвертор с входом Чтение/запись" блока

13 170?557 14 памяти и через логический элемент с вторым входом третьего комбинационного сумматора, третий выход счетчикараспределителя импульсов соединен с входами записи накапливающего сумматора и второго многоцелевого регист. ра, а четвертый выход — с входом установки триггера, выход генератора подключен к счетному входу счетчика- 1п распределителя импульсов и через третий элемент задержки к входу записи первого многоцелевого ре1-истра, выходы второго ключа с нулевого по и-й являются выходами устройства.

Йх

"yv yS о иф, О ды.t Щ0 фЯ

g@g2

Cmpg у 8ых

Опри ц Bblr,. стри

@Ex.

6П8

2. Преобразователь по и. 1, о т - . л и ч а ю шийся тем, что логический элемент содержит второй коммутатор кодов, первая группа входов которого соединена с общей шиной, а (N-3)-й вход второй группы входов соединен с уровнем логической единицы, при этом коэффициент умножения умном- жителя частоты равен 2 (N - число, входов второй группы входов), управляющий вход и выход подключены к входу и выходу логического элемента соответственно.

1707557 а) б) I в) г) a) Составитель C. Хромов

Техред д..Кравчук Корректор Л. Пилипенко

Редактор И. Горная

Заказ 265 Тираж Подписное

ОНИИПИ Государственногс комитета по изобретениям и открытиям при l(HT СССР

113035, Иосква, Ж-35, Рау«<» наб., д. 4/5

»»»«»» » « » «««««« »«» »« Ь» » « » »

Производственно-издательский комбинат "Патент", г.Ужгород, ул, Гагарина,101