2к-разрядный счетчик в коде грея

Авторы патента:

H03K23/58 - в которых стробирующие или синхронизирующие сигналы подаются не на все разряды, т.е. асинхронные счетчики (H03K 23/74-H03K 23/84 имеют преимущество)

Изобретение относится к цифровой вычислительной технике и может быть использовано для съема в коде Грея. Цель изобретения - упрощение и повышение быстродействия счетчика на четное число разрядов . Счетчик содержит (ЗК - 1) триггеров 3-1 - З+зк-1. синхровход каждого (2Р-1)-го триггера соединен с синхровходом 2Р-го триггера, синхровход (2К - 1)-го триггера соединен с синхровходом 2К-го триггера, первый выход каждого (2Р-1)-го триггера соединен с (2Р-1)-м выходом счетчика и с первым информационным входом 2Р-го триггера, первый выход (2К-1)-го триггера соединен с (2К-1)-м выходом счетчика и информационным входом 2К-го триггера, второй выход которого соединен с информационным входом (2К-1)-го триггера, второй выход каждого 2Р-го триггера соединен с информационным входом (2Р-1)-го триггера . 2 ил. СП С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э Н 03 К 23/58

ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 t) 4803912/21 (22) 19.03,90 (46) 23.01.92. Бюл, Q 3 (71) Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им. А.С.Попова (72) Г.С.Брайловский и И.М.Лазер (53) 621.374.322 (088.8) (56) Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. Изд. вЂ” M.: Советское радио, 1975, с,305 вЂ” 306.

Проектирование микроэлектронных цифровых устройств. вЂ” М.. Советское радио, 1977, с.272, 168, рис.5.15.

Патент США N. 3562 551 кл, 235 вЂ” 92, 1969. (54) 2К-РАЗРЯДНЫЙ СЧЕТЧИК 8 КОДЕ

ГРЕЯ

Изобретение относится к цифровой вычислительной технике, преимущественно на интегральных логических элементах, выполненных. например, по КМОП вЂ” технологии.

В цифровых устройствах широко применяются в коде Грея (рефлексном, соседнем), которые могут использоваться в преобразователях, так как при воздействии счетного импульса с недостаточной длительностью ошибка не превысит инкремента счета 1.

Кроме того, соседнее кодирование обеспечивает снижение динамической составляющей потребляемой мощности, Известен и-разрядный счетчик в коде

Грея, содержащий (и + 1) Т\/ (УК) триггеров.

Это устройство имеет следующие недостат1707761 А1 (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для съема в коде Грея. Цель изобретения вЂ” упрощение и повышение быстродействия счетчика на четное число разрядов. Счетчик содержит (ЗК вЂ” 1) триггеров

3-i вЂ” 3+зк-i. синхровход каждого (2Р-1)-го триггера соединен с синхровходом 2Р-го триггера, синхровход (2К вЂ” 1)-го триггера соединен с синхровходом 2К-го триггера, первый выход каждого (2Р-1)-го триггера соединен с (2Р-1)-м выходом счетчика и с первым информационным входом 2Р-го триггера. первый выход (2К-1)-го триггера соединен с (2К-1)-м выходом счетчика и информационным входом 2К-го триггера, второй выход которого соединен с информационным входом (2К-1)-го триггера, второй выход каждого 2Р-го триггера соединен с информационным входом (2Р-1)-го триггера. 2 ил. ки: неоднородность структуры. Число V(I, К) входов линейно растет до значения и; большие аппаратурные затраты. Так при использовании КМОП-технологии для построения одного IK-триггера требуется 30 транзисторов, на входную логику затрачен (и-1) логический элемент с суммарным числом и и+1 входов, 2, что требует не менее, чем и (и+1) вЂ” 4 КМОП транзисторов. Общее число транзисторов составляет и + 31n вЂ” 4;

2 низкое быстродействие в делительном режиме, связанное дополнительными задержками во входной логике IK-триггеров, которые зависят от разрядности, Наиболее близким к предложенному является и-разрядный счетчик в коде Грея, со1707761 держащий (2o-1) Т-триггеров, в качестве каждого из которых можно испольэовать Отриггер, второй выход которого соединен с его информационным входом, Это устройство обладает однородностью и регулярностью, хорошо реализуется на однотипных

КМОП ИМС (например, К561ТМ2). Обладает высоким быстродействием в делительном режиме, однако имеет следующие недостатки: большие аппаратурные затраты (число 0-триггеров (2o-1); низкое быстродействие в управляющем режиме, характеризуемое задержкой oD-триггеров, Цель изобретения вЂ” упрощение и повышение быстродействия в управляющем режиме.

Цель достигается тем, что в 2К-разрядном счетчике в коде Грея, содержащем вход, 2К выходов, где К = 1,2,...,(ÇK-1) триггеров, причем вход счетчика соединен с синхровходом первого триггера, первый выход каждого 2Р-го, где P = 1, 2,...,(К-1) триггера соединен с синхровходом (2К 1)-го триггера, второй выход каждого 2Р-го триггера соединен с синхровходом (2Р+1)-го триггера, первый и второй выходы каждого (2К+

+ P)-го триггера соединены попарно соответственно с 2Р-м выходом счетчика и информационным входом (2Р+Р)-го триггера, а первый выход 2К-го триггера соединен с 2К-выходом счетчика, синхровход каждого(2Р-1)-го триггера соединен с синхровходом 2Р-го триггера, синхровход (2К-1)-го триггера соединен с синхровходом 2К-го триггера, первый выход каждого (2Р-1)-го триггера соединен с (2Р-1)-л выходом счетчика и с oppBblM информационным входом 2Р-го триггера. первый выход (2К-1)го триггера соединен с (2К-1)-л1 выходом счетчика и информационным входом 2К-ro триггера, второй выход которого соединен с информационным входом (2К-1)-го триггера, второй выход каждого 2Р-го триггера соединен с информационным входом (2Р-1)го триггера.

На фиг.1 изображен предлагаемый счетчик, на фиг.2 вЂ” временная диаграмма работы счетчика.

Счетчик содержит вход 1, 2К выходов (K = 1, 2,...), 2-1, 2-2. 2-3. 2-4, ..., 2-(2К-2), 2-(2К-1), 2-2К, (ÇK-1) триггеров 3-1....,3-(ÇK-1): причем вход 1 счетч ка соединен с синхровходом первого триггера 3-1, первый выход каждого 2Р-го, где P = 1, 2...,(К-1) триггера

3-P соединен с синхровходом (2К+Р)-го триггера, 3-(2К P) второй выход каждого 2рго три гера 3-2Р соединен синхровходом (2Р+1)-го триггера 3-(2Р+1) первый и второй выходы каждого (2К Р)-го триггера 3-(2К+Р) соединены попарно соответственно с 2Р-м

55 выходом счетчика 2-2Р и информационным входом (2К+Р)-rо триггера 3 (2K+P).

Первый выход 2К-го триггера 3-2К соединен с 2К-м выходом счетчика 2-2К. Синхровход каждого (2Р-1)-го триггера 3-(2P-1) соединен с синхровходом 2Р-го триггера 32Р. Синхровход (2К-1)-го триггера 3-(2К-1) соединен с синхровходом 2К-го триггера

3-2К, первый выход каждого (2Р-1)-ro триггера 3 (2P-1) соединен с (2Р-1)-м выходом счетчика 2 (2P-1) и с информационным входом 2Р-го триггера 3-2Р, первый выход (2К-1}го триггера 3-(2K-1) соединен с (2К-1)м выходом счетчика 2 (2K-1) и первым информационным входом 2К-го триггера 3-2К, второй выход которого соединен с информационным входом (2К-1)-го триггера

3-(2К-1) второй выход каждого 2Р-го триггера 3-2Р соединен с информационным входом (2Р-1)-го триггера 3-(2Р-1).

Функционирование счетчика поясняется временной диаграммой (фиг.2). Пусть в исходном состоянии все триггера 3-1...,3(3K-1) установлены в состояние логического нуля, Установочные R-входы на фиг,1 не показаны, но могут быть при необходимости введены в счетчик. Каждый триггер

3-1,...,3-(ЗК-1) переключается по фронту импульса на его синхровходе. На диаграмме показан сигнал на входе 1, состоящий из импульсов: 1, 2, 3, 4,...,8, 9 ....2" 2", ...3 2",....2",...,2". (п = 2К). Приведены осциллограммы выходов счетчика и первых выходов всех триггеров (фиг.1).

Таким образом, предложенный 2К-разрядный счетчик содержит (ЗК-1) D-триггеров что на К (на 25 ) меньше, чем в известном. В управляющем режиме работы минимальный период следования импульсов по входу 1 определяется задержкой (К-1)-го триггера, что в два раза меньше, чем у известного. Предложенный счетчик обладает более высоким быстродействием в делительном режиме, характеризуется регулярностью структуры. что при построении на библиотечных элементах КМОП БИС обеспечивает меньшие аппаратурные затраты.

Формула изобретения

2К-разрядный счетчик в коде Грея. содержащий вход, 2К выходов, где К = 1, 2...,(ÇK-1) триггеров, вход счетчика соединен с синхровходом первого триггера, первый выход каждого 2Р-го, где P = 1. 2...,(К-1)-го триггера соединен ссинхровходом(2К+Р}го триггера, второй выход каждого 2Р-го триггера соединен с синхровходом (2Р+1)го триггера. первый и второй выходы каждого (2К+Р)го триггера соединены попарно соот1707761 ветственно с 2Р-м выходом счетчика и информационным входом (2К+Р)-го триггера, а первый выход 2К-го триггера соединен с

2К-м выходом счетчика, о т л и ч а ю щ и йс я тем, что, целью упрощения и повышения быстродействия, синхровход каждого (2Р-1)-го триггера соединен с синхровходом 2Р-lO триггера, синхровход (2 К-1)-го триггера соединен с синхровходом

2К-го триггера. первый выход каждого (2PФиг1

2-1,3бог. 2

Техред М.Моргентал Корректор С. Черни

Редактор Г, Гербер

Заказ 275 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

22,3(23

Д-

2-4

5-(2-(2

2Ф

2 2К

1)-го триггера соединен с (2P-1)-м выходом счетчика и с информационным входом 2Рго триггера, первый выход (2К-1)-го триггера соединен с (2К-1)-м выходом счетчика и

5 информационным входом 2К-ro триггера, второй выход которого соединен с информационным входом (2К-1)-го триггера, второй выход каждого 2Р-го триггера соединен с информационным входом (2P-1)10 ro триггера,

Похожие патенты:

Счетное устройство // 1707760

Изобретение относится к устройствам разностного счета и может быть использовано для разностного счета предметов (обьектов

Двоичный счетчик // 1684927

Изобретение относится к импульсной технике и может быть использовано в качестве базового элемента в устройствах автоматики и вычислительной техники с повышенными требованиями к достоверности функционирования и эксплуатационной отказоустойчивости

Счетное устройство // 1667243

Изобретение относится к цифровой и вычислительной технике и может быть использовано в устройствах обработки цифровой информации

Последовательный счетчик // 1647891

Изобретение относится к импульсной технике и может быть использовано при построении счетных устройств и делителей ча2 стоты Цель изобретения расширение функциональных возмоя ностей Цель достигается путем обеспечения параллельной установки произвольного ьэ (зтьнгго кода и ее индикации Последовательный счетчик состоит из счетных триггеров 1, каждый из которых выполнен на элементах И-НЕ 2-7 Элементы И- НЕ 2 и 3 образуют RS-триггер, выходы которого являются информационными выходами счетного триггера 1

Декадное счетное устройство // 1647890

Двоичный счетчик // 1644374

Двоичный п-разрядный счетчик // 1628202

Двоичный счетчик // 1599988

Изобретение относится к импульсной технике и может быть использовано в качестве базового счетного элемента в устройствах с повышенной эксплуатационной отказоустойчивостью

Двоичный счетчик // 1598170

Изобретение относится к импульсной и вычислительной технике, в частности к импульсным счетчикам, и может быть использовано в устройствах промышленной автоматики и вычислительной техники

Многофункциональный счетчик // 1569977

Изобретение относится к цифровым устройствам, в частности к устройствам для счета импульсов, сдвига информации и сигнатурной обработки сигналов

Асинхронный двоичный счетчик // 2452084

Изобретение относится к цифровой вычислительной технике

Двоичный счетчик // 2040855

Изобретение относится к импульсной технике и обеспечивает контроль помехоустойчивого счетчика

(2к+1)-разрядный счетчик в коде грея // 1725391

Реверсивное счетное устройство // 1802409

Изобретение относится к устройствам для разностного счета и может быть использовано , например, для подсчета разности предметов, перемещающихся в противоположных направлениях

Счетчик импульсов // 1817241

Счетчик в коде грея // 1824674