Реверсивное счетное устройство
Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов. Цель изобретения - упрощение устройства - достигается введением новых функциональных связей междусхемными элементами. Устройство содержит тактовую шину 1, К-разрядный реверсивный счетчик 2 и счетные разряды 3, каждый из которых, кроме .М-го разряда, содержит два элемента И-НЕ 4 и 5, два коммутационных триггера 6 и 7 и т|эиггер 8 памяти, а М-й разряд содержит несимметричный Т-триггер 9, выполненный на двух коммутационных триггерах 6 и 7 и одном триггере 8 памяти, шины 10 сложения и 11 вычитания. Первый коммутационный триггер 6 выполнен на элементах И-НЕ 12 и 13, второй коммутационный триггер 7 выполнен на элементах И-НЕ 14 и 15, а триггер 8 памяти выполнен на элементах И-^НЕ 16 и 17. Устройство может быть реализовано и в базисе ИЛ И-НЕ. 1 ил.
! (19) (11) СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)з H 03 К 23/56
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4764646/21 (22) 30.11.89 (46) 15.02.92. Бюл. М 6 . (72) В.Ф.Мочалов и В.H.Николаев (53) 621 ;374.32 (088.8) (56) Авторское свидетельство СССР
N. 1228268, кл. Н 03 К 23/40, 1985.
Авторское свидетельство СССР
В 1257839, кл. Н 03 К 23/56,: 1986. (54) РЕВЕРСИВНОЕ СЧЕТНОЕ УСТРОЙСТВО (57) Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов. Цель изобретения— упрощение устройства — достигается введением новых функциональных связей между схемными элементами. Устройство содержит тактовую шину 1, К-разрядный реверсивный счетчик 2 и счетные разряды 3, .каждый из которых, кроме.М-го разряда, содержит два элемента И-НЕ 4 и 5, два коммутационных триггера 6 и 7 и триггер 8 памяти, а М-й разряд содержит несимметричный Т-триггер 9, выполненный на двух коммутационных триггерах 6 и 7 и одном триггере 8 памяти, шины 10 сложения и 11 вычитания. Первый коммутационный триггер 6 выполнен на элементах И-HE 12 и 13, второй коммутационный триггер 7 выполнен на элементах И-НЕ 14 и 15. s триггер 8 памяти выполнен на элементах И-НЕ 16 и
17, Устройство может быть реализовано и s базисе ИЛИ-НЕ, 1 ил.
1713100
-Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов, Цель изобретения — упрощение устройства.
На чертеже изображено предлагаемое устройство, структурная схема.
Устройство содержит тактовую шину 1, К-разрядный реверсивный счетчик 2 и счетные разряды 3=1-3=M, каждый из которых, кроме М-го (Ç=M), содержит первый 4 и второй 5 элементы И вЂ” НЕ, первый 6 и второй 7 коммутационные триггеры и триггер
8 памяти, которые выполнены в базисе ИНЕ, а М-й (З=М) разряд содержит несимметричный Т-триггер 9, который выполнен на двух коммутационных триггерах 6 и 7 и одном триггере 8 памяти в базисе И-H E, с входами первого элемента И вЂ” HE 4 разряда соединены шина 10 сложения, прямой выход первого коммутационного триггера 6 и инверсный выход второго коммутационного триггера 6 и инверсный выход второго коммутационного триггера 7 этого же разряда, а с входами второго элемента И-HE 5 разряда соединены шина 11 вычитания и прямой выход второго коммутационного триггера 7 этого же разряда, выход первого элемента И-HE 4 каждого разряда, кроме (М-1)-го (З=M-1) разряда, соединен с входами сброса и установки первого коммутационного триггера 6 последующего разряда, а выход второго элемента И-HE 5 каждого разряда, кроме (M-1)-го (З=М-1), соединен с входом установки второго коммутационного триггера 7 и с входами сброса обоих коммутационных триггеров 6 и 7 последующего разряда, выходы обоих элементов
И-HE 4 и 5 (M — 1)-ro (З=М вЂ” 1) разряда соединены с входами сброса коммутационных триггеров 6 и 7 M-ro (3-M) разряда. а в каждом из,разрядов инверсный выход второго коммутационного триггера 7 соединен с входами сброса триггера 8 памяти и первого коммутационного триггера 6, инверсный выход которого соединен с ,входом установки триггера 8 памяти, прямой выход которого соединен с входом установки первого коммутационного триггера
6, а в M-м (З=М) разряде прямой выход первого коммутационного триггера 6 соединен с входом установки второго коммутационного триггера 7, шины 10 сложения и 11 вычитания соединены с соответствующими входами (+ и -) К-разрядного реверсивного счетчика 2, выходы переносов (Р+ и Р-) которого соединены с входами сброса всех коммутационных триггеров 6 и 7 счетных разрядов 3-1-3-М, тактовая шина 1 соединена с синхровходом сСК-разрядного ре10
15 зом.
50
30 версивного счетчика 2 и с входами сброса всех коммутационных триггеров 6 и 7 счетных разрядов 3=1-3=М, а в каждом из счетных разрядов 3=1 — Ç=M — 1 прямой выход первого коммутационного триггера 6 соединен с входом установки второго коммутационного триггера 7 этого же разряда.
Первый коммутационный триггер 6 выполнен на логических элементах И-HE 12 и
13, второй коммутационный триггер 7 выполнен на логических элементах И вЂ” НЕ 14 и
15, а триггер 8 памяти выполнен на логических элементах И-НЕ 16 и 17.
Устройство работает следующим обраПрямой код состояния реверсивного счетного устройства снимается в первых Кразрядах с прямых выходов реверсивного счетчика 2, а в разрядах 3=1-3--M — с прямых выходов триггеров 8 памяти (К вЂ” число разрядов реверсивного счетчика 2).
Реверсивный счетчик 2 формирует сигнал переноса Р+ = 1 (P — = 1) для каждого
2 -го импульса на шине 1 в зависимости от режима работы устройства. Причем сигнал переноса Р+(Р-) переключается в паузе между импульсами на шине 1.
Пусть имеем режим сложения, т.е. на шине 10 присутствует "Лог,1", а на шине 11 — "Лог.О". Рассмотрим работу реверсивного счетного устройства из исходного состояния "Лог.1" на прямых выходах К-разрядного реверсивного счетчика 2 и триггеров 8 памяти счетных разрядов 3=2 — Ç=M — 1. При этих условиях сигнал на выходе переноса Р+ равен "Лог.1".
Фронт первого импульса на шине 1 переключает в "Лог.0" сигналы на прямых выходах К-разрядного реверсивного счетчика
2 и в "Лог.1" сигнал на прямом выходе триггера 8 памяти разряда 3=1. По срезу первого импульса на шине 1 переключаются в
"Лог.О" сигналы на выходе переноса Р+ реверсивного счетчика 2 и на прямом выходе первого коммутационного триггера 6 разряда 3 1, после чего переключается в
"Лог.1" сигнал на выходе первого логического элемента И-НЕ 4 разряда 3-1, затем— в "Лог.О" сигнал на прямом выходе первоro коммутационного триггера 6 разряда
3=2, после чего переключается в "Лог.1" сигнал на выходе первого логического элемента И-НЕ 4 разряда 3=2, и т.д. Затем последовательно переключаются сигналы на прямом выходе первого коммутационного триггера,6 разряда З=М вЂ” 1 в "Лог,О" и на выходе первого логического элемента ИНЕ 4 этого же разряда в "Лог.1". Для правильной работы реверсивного счетного устройства в управляющем режиме с макси1713100
Составитель B. Мочалов
Редактор Н. Кобылянская Техред М.Моргентал Корректор Т. Палий
Заказ 544 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35,. Раушская наб., 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 мальным быстродействием необходимо, чтобы последнее переключение произошло до фронта К 2 -ro импульса на шине 1. Это . возможно лишь при выполнении условия
М <3 2 — 2, из которого следует выбирать 5
К параметры М:. К. Так, например, если К будет принимать значения 1, 2, 3 ..., то М будет принимать значения 4, 10, 22...,.т.е. при этих значениях К можно построить реверсивное счетное устройство 10 максимально на 5, 12, 25 и т,д. разрядов.
Несмотря на то, что в разрядах 3-1-3=M организован сквозной перенос межразрядной информации, реверсивное счетное устройство работает в управляющем режиме с 15 минимальным периодом следования тактовых импульсов, равным 6 тз, где тэ — максимальное время задержки логического . элемента И вЂ” HE.
Аналогичным образом работает ревер- 20 сивное счетное устройство в режиме вычитания при условий, что на шине 10 присутствует "Лог,О", а на шине 11- "Лог.1".
Таким образом, при сохранении максимального быстродействия устройства до- 25 стигается упрощение его структуры за счет сокращения числа связей на величину, равную ЗМ-4, и применения элементов с меньшим коэффициентом объединения по входу.
Реверсивное счетное устройство может 30 быть реализовано и в базисе ИЛИ-НЕ.
Формула изобретения
Реверсивное счетное устройство, содержащее тактовую шину, К-разрядный ре- 35 версивный счетчик и счетные разряды, каждый из которых, кроме М-го разряда, содержит два элемента И-НЕ, два коммутационных триггера и триггер памяти, которые выполнены в базисе И-НЕ, а M-й 40 разряд содержит несимметричный Т-триггер, который выполнен на двух коммутационных триггерах и одном триггере памяти в базисе И вЂ” HE, с входами первого элемента
И-НЕ разряда соединены шина сложения, 45 прямой выход первого коммутационного триггера и инверсный выход второго коммутационного триггера этого же разряда, а с входами второго элемента И-НЕ разряда соединены шина вычитания и прямой выход второго коммутационного триггера этого же разряда, выход первого элемента
И вЂ” НЕ каждого разряда, кроме (М-1)-го разряда, соединен с входами сброса и установки первого коммутационного триггера последующего разряда, а выход второго элемента И-НЕ каждого разряда, кроме (M-1)-го разряда, соединен с входом установкй второго коммутационного триггера и с входами сброса обоих коммутационных триггеров последующего разряда, выходы оооих элементов И вЂ” НЕ (М вЂ” 1}-ro разряда соединены с входами сброса коммутационных триггеров М-го разряда, в каждом из разрядов нулевой выход второго коммутационного триггера соединен с входами сброса триггера памяти и первого коммутационного триггера, инверсный выход которого соединен с входом установки триггера памяти, прямой выход которого соединен с входом установки первого коммутационного триггера, а в М-м разряде прямой выход первого коммутационного триггера соединен с входом установки второго коммутационного триггера, шины сложения и вычитания соединены с соответствующими входами К-разрядного реверсивного счетчи-. ка, выходы переносов которого соединены с входами сброса всех коммутационных триггеров счетных разрядов, тактовая шина соединена с синхровходом К-разрядного реверсивного счетчика и входами сброса всех коммутационных триггеров счетных разрядов, о т л и ч а ю щ е е с я тем, что, с целью его упрощения, в каждом из счетных разрядов, кроме M-го разряда, прямой выход первого коммутационного триггера соединен с входом установки второго коммутационного триггера этого же разряда.
