Цифровой демодулятор сигналов фазоразностной модуляции второго порядка

 

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при отклонении частоты сигнала от номинального значения. Цифровой демодулятор содержит ограничитель-формирователь 1, генератор 2, фазоцифровой преобразователь 3, формирователь 4 тактовых импульсов, компенсирующий сумматор 5, многоканальную линию 6 задержки, фазоцифровой дискриминатор 7, решающий блок 8, усреднитель 9, состоящий из датчика 10 импульсов и реверсивного счетчика 11, фильтр 12 нижних частот и блок 13 вычисления второй разности фаз. Цель достигается за счет осуществления автоматической компенсации паразитного фазового сдвига с помощью кольца фазовой автоподстройки, содержащего сумматор 5, дискриминатор 7 и усреднитель 9. 3 ил. .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 04 L 27/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4721830/09 (22) 19.07.89 (46) 29;02,92. Бюл. Nã 8 (71) Омский научно-исследовательский институт приборостроения (72) A.Е.Тримайлов, М.И.Крутов и В.А.Горляковский (53) 621,394.6(088.8) (56) Авторское свидетельство СССР

N 1570021, кл. Н 04 (27/22, 07.00,1988. (54) ЦИФРОВОЙ ДЕМОДУЛЯТОР СИГНАЛОВ ФАЗ ОРАЗ НОСТНОЙ МОДУЛЯЦИИ

ВТОРОГО ПОРЯДКА (57) Изобретение относится к радиотехнике.

Цель изобретения — повышение помехоустойчивости при отклонении частоты сиг-, „„ Ы„„1716616 А1 нала от номинального значения. Цифровой демодулятор содержит ограничитель-формирователь 1, генератор 2, фазоцифровой преобразователь 3, формирователь 4 тактовых импульсов, компенсирующий сумматор

5, многоканальную линию 6 задержки, фазоцифровой дискриминатор 7, решающий блок 8, усреднитель 9, состоящий из датчика

10 импульсов и реверсивного счетчика 11, фильтр 12 нижних частот и блок 13 вычисления второй разности фаз. Цель достигается за счет осуществления автоматической компенсации паразитного фазового сдвига с помощью кольца фазовой автоподстройки, содержащего сумматор 5, дискриминатор 7 и усреднитель 9. 3 ил, 1716616

360 и !ОЯ2 -д — —, Изобретение относится к радиотехнике Максимальному значению двоичного и может использоваться в выходных ходныхустрой- числа, равному 2", соответствует максиствах для демодуляции сигналов. мальное значение фазы сигнзла, равное 2л

Цель изобретения — повышение поме- (360О). Следовательно, точность h,о измехоустойчивости при отклонени онении частоты 5 нения мгновенного значения фазы сигнала сигнала от номинального значения. равна

На фиг. 1 изображена структурная электрическая сХема предложенного цифрового 360 демодулятора; на фиг. 2 и 3 — таблицы, по2" ясняющие работу цифрового дискримина- 10 тора и компенсирующего сумматора. Количество и разрядов двоичного числа, выбранное из. условия необходимой раничитель-формирователь 1, генератор 2, фазоцифровой преобразователь 3, формирователь 4 тактовых импульсов, компенси- 15 рующий сумматор 5, многоканальную линию задержки 6, фазоцифровой дискриминатор 7, решающий блок 8, усреднитель

9, состоящий из датчика 10 импульсов и реверсивного счетчика 11, фильтр 12 ниж- 0 них частот, блок 13 вычисления второй разности фаз. л женная в градусах.

Цифровой демодулятор работает следуЧастота fp генератора 2 определяется ющим Образом, из соотношения

Входной синусоидальный сигнал с фа- 25 зоразностной модуляцией второго порядка

1о = 2" fñHoч, (ФРМ-2) поступает на вход ограничителяформирователя 1, где происходит его ограничение и формирование импульсной последовательности. Во время положите ложитель- 30

Выбор тактовой частоты fT определяетных полупериодов сигнала амплитуда им пульсОВ станОВится раВнОи лОгичес единице, а ВО ВР8мя Отрицательных логическому нулю. С выхода ограничителяла формирователя 1 ограниченный и 35 сформированный сигнал поступает на один

100 f

У СНОН вход фазоцифрового преобразователя 3, на Е другой вход этого же фазоцифрового преобразователя 3 поступают импульсы с генератора 2 с частотой 10, а на управляющии 40 вход поступают тактовые импульсы с форь ов. На вы- ки с мирователя 4 тактовых импульсов.

При номинальной частоте сигнала и отсутствии фазовой манипуляции м нове ное значение текущей фазы сигнала на выходе фазоцифрового преобразователя принималучайную 88llN4Hù которая Н8 изм равное количеству периодов частоты 10, Текущее Ml HoB8HH08 з ачение фазы зова е ь 3 в е ение нтерва а реме, начавше ося о в устано новления за- 50 днего фронта предыдущего тактового им которой Осуществляется задержка соответствующего разряда двоичного чис а íà веп у, равную pлительности Т од ой элементарной посылки

При номинальной частоте 1 сигнала и равенстве фаз колебаний cpBBHYIB38Mblx г и с о ми ованного (соседних) посылок паразитный фазовый сдви Ьр, равный раз ост мгновенны значений текущих и задержанных фаз сигтактового импульса.

1716616 нала, равен нулю, а мгновенные значения этих фаз одинаковы и неизменны. Если отклонение Л f частоты сигнала от номинального значения отличается от нуля, то

10 мгновенные значение текущих и задержанных фаз сигнала начнут медленно изменяться с частотой повторения, равной h,f, а паразитный фазовый сдвиг Ь р будет оставаться неизменным и определяться соотношением

Ьр=2к hf Т, где Л f — отклонение частоты сигнала от номинального значения, Гц;

Т вЂ” длительность элементарной посылки.

Наличие паразитного фазового сдвига

Л р между текущими и задержанными значениями фаз сигнала приводит к значитель15

20 ному ухудшению помехоустойчивости автокоррепя цион ного демодулятора.

Поэтому с целью повышения помехоустойчивости цифрового демодулятора сигналов фазоразностной модуляции второго 2 порядка в нем осуществляется автоматическая компенсации паразитного фазового

Текущее значение фазы сигнала с pblxo да фазоцифрового преобразователя 3 поступает на первые входы компенсирующего 40 сумматора 5, На вторые входы этого же сумматора 5 поступает корректирующий код, вы рабаты ваем ый посл едовател ьно включенными фазоцифровым дискриминатором

7 и усреднителем 9. При сложении двоично- 45 го числа, соответствующего текущему значению фазы сигнала и двоичного числа,. соответствующего корректирующему коду,текущее значение фазы сигнала получает такое приращение фазы, при котором про- 50 исходит компенсация паразитного фазово- " го сдвига Лр.

Скорректированное значение А текущей фазы сигнала с выходов компенсирую- . щего сумматора 5 поступает на одни входы фазоцифрового дискриминатора 7 и решающего блока 8, на другие входы фазоцифрового дискриминатора 7 и решающего блока

8 подается задержанное значение В фазы сдвига Лр с помощью кольца фазовой автоподстройки, содержащего компенсирующий сумматор 5, фазоцифровой З0 дискриминатор 7 и усреднитель 9, состоящий из последовательно соединенных датчика 10 импульсов и реверсивного счетчика

11.

Кольцо фазовой автоподстройки рабо- З5 тает следующим образом. сигнала с выходов многоканальной линии 6 задержки.

Фазоцифровой дискриминатор 7 представляет собой устройство, в котором каждой паре двоичных п-разрядных чисел А и В, поступающих на его входы, соответствует определенное (и-1)-разрядное двоичное число 2 на его выходе. Это число 2 остается неизменным в течение промежутка времени, равного периоду тактовой частоты FT, и может изменяться только в момент действия тактовых импульсов. Старший (и-1) разряд этого числа 2 является знакоуправляющим разрядом, показывающим необходимость увеличения или уменьшения корректирующего кода. Остальные разряды (Q1 Q2 ... 0 ....Qn-2) определяют величину фазового рассогласования Л2 в виде (n-2)разрядного двоичного числа. Схемная реализация фазоцифрового дискриминатора 7 может быть представлена в виде программируемого запоминающего устройства или в виде комбинационной схемы, Принцип работы фазоцифрового дискриминатора 7 можно пояснить с помощью таблицы 1, расположенной на фиг. 2, где показано состояние выходов фазоцифрового дискриминатора 7 в зависимости от величины четырехразрядных (n= 4) двоичных чисел А и В. Состояние старшего (п-1) разряда обозначено знаками "+" или "-", причем знаку "+" соответствует состояние "0", а знаку "-" "1". Величина фазового рассогласования Лт представлена в десятичном коде.

Выход фазоцифрового дискриминатора

7 соединен с входом усреднителя 9, состоящего из датчика 10 импульсов и реверсивного счетчика 11, Датчик 10 импульсов в момент прихода каждого тактового импульса формирует импульсную последовательность ("пачку"), состоящую из импульсов, количество которых численно равно величине фазового рассогласования ЛZ. При этом частота повторения импульсов должна быть такой, чтобы максимальное количество импульсов в "пачке", равное (2" -1),. могло сформироваться и поступить на счетный вход реверсивного счетчика 11 в течение промежутка времени, равного длительности одного периода частоты FT тактовых импульсов.

С выхода знакоуправляющего (n-1) разряда фазоцифрового дискриминатора 7 на управляющий вход реверсивного счетчика

11 поступает сигнал ("0" или "1"), определяющий направление счета в реверсивном счетчике 11. При сигнале "0", который соответствует знаку "+", записанное в реверсив1716616 ном счетчике 11 число будет складываться с числом импульсов, поступивших на его счетный вход, а при "1", соответствующей знаку

"-", из числа, записанного в реверсивном счетчике 11, будет вычитаться число импульсов, поступивших на счетный вход реверсивного счетчика 11. Следовательно, число, записанное в реверсивном счетчике 11, будет увеличиваться или уменьшаться в зависимости от того, требуется ли увеличение или уменьшение корректирующего кода, чтобы скомпенсировать паразитный фазоВый СДВиг.

Старшие разряды многоразрядного выхода реверсивного счетчика 11, на которых формируется корректирующий код, соединены соответственно со вторыми входами компенсирующего сумматора 5. Чем больше разрядов в реверсивном счетчике 11, тем большее двоичное число можно записать на его выходе, реже будут меняться потенциалы старших разрядов, а следовательно, большее усреднение можно получить при формировании корректирующего кода, но при этом кольцо фазовой автоподстройки будет более инерционным. Следовательно, количество разрядов реверсивного счетчика 11 определяется предельно допустимым временем вхождения в синхронизм кольца фазовой автоподстройки.

При работе кольца фазовой автоподстройки на одних входах компенсирующего сумматора 5 автоматически устанавливается такой корректирующий код, при котором фазовый сдвиг Ьф между значениями фазы А и B стремится к 0 или 7г. При достижении одной из этих двух точек устойчивого равновесия фазоцифровой дискриминатор

7 начнет выдавать нулевые значения фазового рассогласования Л Z, а корректирующий код будет оставаться неизменным, следовательно, кольцо фазовой автоподстройки войдет в синхронизм.

На одни входы решающего блока 8 поступает скорректированное значение А текущей фазы сигнала, на другие входы— задержанное значение В фазы этого же сигнала.

Решающий блок 8 производит действия над двоичными и-разрядными числами А и

В, в результате которых каждой паре двоичных чисел соответствует определенное состояние "0" или "1" выхода. решающего блока 8. Принципы работы решающего блока 8 можно пояснить с помощью таблицы 2, расположенной на фиг. 3, где показано со. стояние его выхода в зависимости от величин четырехразрядных двоичных чисел А и

В, поступающих на его входы.

- Схемная реализация решающего блока

8 может быть представлена в виде програм-

5 мируемого запоминающего устройства или в виде комбинационной схемы.

Выход решающего блока 8 через фильтр

12 нижних частот, обеспечивающий фильтрацию высокочастотнных составляющих, 10 соединен со входом блока 13 вычисления

Второй разности фаз, которая устраняет неоднозначность решений в выходном предмодулированном сигнале и обеспечивает формирование выходных импульсов.

15 Применение кольца фазовой автоподстройки, содержащего компенсирующий сумматор 5, фазоцифровой дискриминатор 7 и усреднитель 9, состоящий из последовательно соединенных датчика 10 импульсов

20 и реверсивного счетчика 11, обеспечивает. повышение помехоустойчивости цифрового демодулятора сигналов фазоразностной модуляции второго порядка при отклонении частоты сигнала от номинального значения

25 и снижает требование к стабильности длительности задержки сигнала за счет автоматической компенсации паразитного фазового сдвига Лp, возникающего между текущими и задержанными значениями фа30 зы сигнала.

Формула изобретения

Цифровой демодулятор сигналов фазоразностной модуляции второго порядка, со35 держащий ограничитель-формирователь, генератор, формирователь тактовых импульсов, вход которого подключен к выходу генератора, фазоцифровой преобразователь, первый вход которого соединен с вы40 ходом ограничителя-формирователя, второй вход соединен с выходом генератора, а управляющий вход соединен с выходом формирователя тактовых импульсов, многоканальная линия задержки, входы ко45 торой соединены с соответствующими выходами фазоцифрового преобразователя, а управляющий вход соединен с выходом формирователя тактовых импульсов, решающий блок, первые входы которо50 го соединены с соответствующими выходами многоканальной линии задержки, блок вычисления второй разности фаз, вход которой соединен с выходом фильтра нижних частот, вход ко55 торого соединен с выходом решающего блока, отличающийся тем, что, с целью повышения помехоустойчивости при отклонении частоты сигнала от номинального значения, введены фазоцифровой дискри1716616

15 фиу минатор, усреднитель, компенсирующий сумматор, первые входы которого соединены с соответствующими выходами фазоцифрового преобразователя, первые входы фазоцифрового дискриминатора соедине- 5 ны с соответствующими выходами компенсирующего сумматора и с вторыми входами решающего блока, вторые входы фазоциф-, рового дискриминатора соединены с соот-. ветствующими выходами многоканальной 10 . линии задержки, усреднитель состоит из датчика импульсов и реверсивного счетчика, причем входы датчика импульсов соединены с соответствующими выходами фазоцифрового дискриминатора, управляющий вход датчика импульсов соединен с выходом формирователя тактовых импульсов, а выход соединен со счетным входом реверсивного счетчика; управляющий вход которого соединен со знакоуправляющим выходом фазоцифрового дискриминатора, а . выходы старших разрядов реверсивного счетчика соединенй с вторыми входами компенсирующего сумматора.

1716616

ФигЯ

50

Составитель НЛазарева

Техред М.Моргентал Корректор Т.Малец

Редактор Н.Горват

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 618 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5