Четырехпороговый экстраполяционный способ определения временного положения видеоимпульсов и устройство для его осуществления

 

Изобретение относится к измерительной технике и может быть использовано в системах обработки информации. Целью изобретения является повышение точности определения временного положения несимметричных видеоимпульсов с нелинейными фронтами и спадами. Способ предусматривает формирование шкалы времени и фиксацию максимального значения видеоимпульса . Способ обеспечивается путем линейной аппроксимации фронта по двум точкам пересечения фронтом первого и второго следящих порогов, линейной аппроксимации спада по двум точкам пересечения спадом третьего и четвертого следящих порогов , экстраполяции полученных прямых до пересечения с осью абсцисс и выбором в качестве временного положения видеоимпульса среднего арифметического значения точек пересечения/Описание устройства, реализующего способ, приводится в описании изобретения. 2 с и 1 з.п.ф-лы, 2 ил. ел С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 6 04 F 10/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Лгц -Л1 тг Лз ь -Лабаз

2 (Лг - Л1) 2 (Лз - Л4) 1 (21) 4738503/21 (22) 18.09.89 (46) 30.03.92. Бюл. М 12 (72) В.П.Конищев, Н.П.Конищева и А;А.Худанов (53) 681.317(088.8) (56) Данилевич В,В. и Чернявский А.Ф. Вре. менные измерения в физическом эксперименте. М.: Энергоатомиздат, 1984, с,73.

Авторское свидетельство СССР

М 1596300, кл. G 04 F 10/04; 1989. (54) ЧЕТЫРЕХПОРОГОВЫЙ ЭКСТРАПОЛЯЦИОННЫЙ СПОСОБ ОПРЕДЕЛЕНИЯ

ВРЕМЕННОГО ПОЛОЖЕНИЯ ВИДЕОИМПУЛЪСОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к измерительной технике и может быть использовано в системах обработки информации, Целью

Изобретение относится к измерительной технике и может быть использовано в системах обработки информации;

Цель изобретения — повышение точности определения временного положения несимметричных видеоимпульсов с нелинейными фронтами и спадами.

Техническая сущность способа заключается в том, что формируют шкалу времени, фиксируют максимальное значение видеоимпульса Am, формируют четыре следящих . порога U1 Л1 Am, U2= Л2Ат, 0з= AaAmu

U4 - А Am, причем 0 < Л1 (Лг < 1 и 0 <

С4 < 5 < 1, гдеЛ1 -Л4-относительные уровни измерения, сдвигают видеоимпульс на время t< не меньшее, чем время достижения вищеоимпульсом максимального значения, 5U«1723561 А1 изобретения является повышение точности определения временного положения несимметричных видеоимпульсов с нелинейными фронтами и спадами. Способ предусматривает формирование шкалы времени и фиксацию максимального значения видеоимпульса. Способ обеспечивается путем линейной аппроксимации фронта по двум точкам пересечения фронтом первого и второго следящих порогов, линейной аппроксимации спада по двум тачкам пересечения спадом третьего и четвертого следящих порогов, экстраполяции полученных прямых до пересечения с осью абсцисс и выбором в . качестве временного положения видеоимпульса среднего арифметического значения точек пересечения. Описание устройства, реализующего способ, приводится в описании изобретения, 2 с и .1 з.п.ф-лы, 2 ил. последовательно сравнивают значения фронта сдвинутого видеоимпульса с первым и вторым следящими порогами, в моменты совпадения формируют первый и второй сигналы совпадения, которыми фиксируют значения времен t1 и t2 по шкале времени соответственно, последовательно сравнивают значения спада сдвинутого видеоимпульса с третьим и четвертым следящими порогами, в моменты совпадения формируют третий и четвертый сигналы совпадения, которыми фиксируют значения времен тз и т4 по шкале времени соответственно, и определяют временное положение видеоимпульса из зависимости

1723561 где 4, 4, ib, Ь вЂ” относительные уровни измерения; ц — время пересечения фронтом сдвинутого видеоимпульса первого следящего порога; 5

tz — время пересечения фронтом сдвинутого видеоимпульса второго следящего порога; тз — время пересечения спадом сдвинутого видеоимпульса третьего следящего по- 10 рога;

М вЂ” время пересечения спадом сдвинутого видеоимпульса четвертого следящего порога;

tc — время смещения видеоимпульса. 15

Способ обеспечивается путем линейной аппроксимации фронта по двум точкам пересечения фронтом первого и второго следящих порогов, линейной аппроксимации спада по двум точкам пересечения спа- 20 дом третьего и четвертого следящих порогов, экстраполяции полученных прямых до пересечения с осью абсцисс и выбором в качестве временного положения видеоимпульса среднего арифметического 25 значения точек пересечения.

Целью устройства для осуществления способа является повышение точности определения временного положения видеоимпульсов. 30

Функциональная схема устройства для осуществления способа приведена на фиг.1; на фиг.2 представлена функциональная схема блока памяти.

Устройство (фиг.1) содержит вход 1 под- 35 ачи напряжения порога обнаружения, вход

2 подачи напряжения видеоимпульса, входную шину "Пуск" и входную шину "Стоп", компаратор 3, элемент 4 дифференцирования, элемент 5 задержки. триггер 6, генера- 40 тор 7 импульсов, триггер 8, ключ 9, пиковый детектор 10, амплитудный квантователь 11, содержащий делители 12 и 13 напряжения, состоящие из последовательно соединенных резисторов 12.1-12.3 и 13.1-13.3 (R>,Яр, 45

Яз и R4, Rs, Яв) соответственно, значения которых связаны системами уравнений:

Я1 «, Я4 Д4

R1 +Ra+ßç R4+Яв+Яв

Я2 Я5

Я1 + R2 + ЯЗ R4 + RB + R6 где k,ib,Q и4 — относительные уровни измерения, и компараторы 14 — 17, элемент

И 18, элементы 19, 20 задержки, элементы

И 21-24, счетчик 25 импульсов, блок 26 памяти, элементы 27 — 30 дифференцирования, элементы НЕ 31 — 32, элемент 33 задержки. элемент ИЛИ 34, элементы И 35 — 39, регистр

40, группу элементов И 41, сумматор 42, триггеры 43 — 46, элемент 47 задержки, группу элементов И 48, элемент ИЛИ 49, группу выходов 50.1-50,m. где m — число разрядов сумматора 42.

Вход 1 подачи напряжения порога обнаружения соединен с первым входом компа-. ратора 3.

Вход 2 подачи напряжения видеоимпульса подключен к второму входу компаратора 3 и к сигнальному входу ключа 9, Выход компаратора 3 соединен с входом элемента

4 дифференцирования и с управляющим входом ключа 9, выход которого подключен к сигнальному входу пикового детектора 10 и к входу элемента 19 задержки, выход которого соединен с вторым входом амплитудного квантователя 11, выход пикового детектора 10 соединен с первым входом амплитудного квантователя 11, первый выход которого подключен к входу элемента 27 дифференцирования, второй выход — к входу элемента 28 дифференцирования, третий выход — к входу элемента 29 дифференцирования, а четвертый выход подключен к входу элемента 30 дифференцирования.

Выход элемента 4 дифференцирования через элемент 5 задержки соединен с единичным входом триггера 6, прямой выход которого подключен к первым входам элементов И 35-39, Выходы элементов 27 и 28 дифференцирования соединены с вторыми входами соответственно элементов И 35 и И 36, а выходы элементов 29 и 30 дифференцирования подключены соответственно к вторым входам элементов И 37 и И 38 через элементы НЕ

31 и НЕ 32. Выход элемента НЕ 32 соединен с вторым входом элемента И 39.

Выходы элементов И 35 — 38 соединены с единичными входами триггеров 43 — 46 еоответственно, нулевые входы которых объединены и подключены к выходу элемента

ИЛИ 34, а прямые выходы триггеров соединены с вторыми. входами соответственно элементов И 21-24, первые входы которых объединены и подключены к выходу элемента И 18.

Выход элемента И 39 соединен с входом элемента 47 задержки, отвод которого соединен с нулевым входом триггера 6, а выход подключен к обнуляющему входу пикового детектора 10 и объединенным первым входам элементов группы элементов И 48.

Входная шина "Стоп" устройства соединена с входом элемента 33 задержки и нулевым входом триггера 8. прямой выход

1723561 элементов И 64 в каждой группе,. группу из соединены с входами элемента ИЛИ 34 и 15

m элементов ИЛИ 65 и группу информационных выходов 66.1-66лп блока памяти. ..Адресные входы 51.1-51.k блока памяти соединены с соответствующими .входами первой группой входов сумматора 42, информационные выходы которого соединены с вторыми входами соответствующих элементов группы элементов И 48, выходы которых соединены с выходами 50 1-50.m 20 дешифратора 56,.входы 52 — 55 считывания устройства и подключены к входам элемен.- соединены со всеми первыми входами элета ИЛИ 49. выход которого соединен с обну- ментов И 61 — 64 соответственно, каждый l-й выход дешифратора 56 подключен ко всем вторым входам всех элементов И 61-64 I-й ляющим входом сумматора 42, и с вторыми входами группы элементов И 41, первые, группы элементов, j-й (j =. 1„.m). разрядный выход I-го регистра 57 соединен с третьим входом J-го элемента И 61 i-й группы элементов, j-й разрядный выход I-ro регистра

58 соединен с третьим входом j-ro элемента входы которых подключены к соответствую- 25 щим информационным. выходам регистра

40, а выходы соединены с второй группой входов сумматора 42.

Входная шина "Пуск" устройства соеди- - .

И 62 I-й группы элементов, j-й разрядный нена с единичным входом триггера 8. 30

Амплитудный квантователь 11 содержит два резистивных делителя 12 и 13 напряжения и четыре компаратора 14-17.

Делители напряжения состоят из последовыход i-ro регистра 59 соединен с третьим входом j-го элемента И 63 I-й группы элементов, j-й разрядный выход i-ro регистра

60 соединен с третьим входом.j-го элемента вательно соединенных резисторов 12.1-.35 И 64 i-й группы, одноименные элементы И

12.3 и 13.1 — 13,3 (Я1, Rz, Яз и R4, Rs, Re).

Резисторы Яз и Rg соединены с первым вхо-. дом амплитудного квантователя. Общая точка резисторов Rz и Яз соединена с

61-64 всех групп объединены соответствующим элементом ИЛИ 65 группы, выходы элементов ИЛИ 65 группы служат информационными выходами 66.1 — 66.m блока памяпервым входом компаратора 14, выход .40 ти

Входы 52 — 55 являются первым, вторым, третьим и четвертым входами блока 26 памяти, Устройство работает следующим образом. которого подключен к первому выходу амплитудного квантователя.

Общая точка резисторов R4 и Rz соединена с первым входом компаратора 15, выход которого подключен к второму выходу 45

В исходном состоянии на вход 1 подается напряжение порога обнаружения. На выамплитудного квантователя.

Общая точка резисторов Rg и ЯБ соединена с первым входом компаратора 16, вы- хбде компаратора 3 — нулевой уровень, ход которого подключен к третьему выходу который запирает ключ 9. На выходе пикоамплитудного квантователя. 50 вого детектора 10 — нулевой уровень напряжения, Триггеры 6,8 43 — 46 — в нулевом состоянии.

Нулевые уровни напряжения с прямых выходов триггеров 43 — 46 запирают по вторым входам соответственно элементы И 21Общая точка резисторов R4 и Яь соеди-кена с первым входом компаратора 17, выход которого .подключен к четвертому выходу амплитудного квантователя.: 55

Вторые входы компараторов 14-17 объ-:

24.

Счетчик 25 импульсов обнулен и предединены и подключены к второму входу амплитудного квантователя.

Резисторы R1 и R4 соединены с нулевой шиной устройства. назначен для выполнения функции счетчика адреса блока 26 памяти, в котором: в 1-й которого подключен к первому входу эле- Блок 26 памяти (фиг.2) содержит адресмента И 18. ные входы 51,1 — 51,К где k — разрядность

Выход генератора 7 импульсов соеди- счетчика 25 импульсов, входы 52 — 55 считынен с вторым входом элемента И 18, выход вания, дешифратор 56; первую группу из 2

k которого через элемент 20 задержки под- 5 регистров 57, вторую группу из 2 регистров ключен к счетному входу счетчика 25. им- 58, третью группу из 2. регистров 59 и чегk пульсов, обнуляющий вход которого вертую группу из 2 регистров 60, первое соединен с выходом элемента 33 задержки, объединение из 2 групп элементов И по m

k а информационные выходы подключены к элементов И, 61 в каждой группе, второе адресным входам блока 26 памяти. . 10 объединение из 2 групп элементов по m

Выходы элементов И 21-24 соединены элементов И 62 в каждой группе, третье соответственно с вторым, первым, третьим объединение из 2 групп элементов И по m

k и четвертым входами считывания блока 26 элементов И 63 в каждой группе, четвертое памяти, информационные выходы которого объединение из 2 групп элементов И по m

1723561

50

55 регистр 57 занесен дополнительный код числа;

Л2ЛТ I/ã(Ë -А1), e i-й регистр 58 — дополнительный код числа: (-1) k ЛТ 1/2.(Az -4), 5 в I-й.регистр 59-дополнительный кодчисла: (-1) 5 h, T l/2 (4 - 4), в I-й регистр 60- дополнительный код числа:

Аз ЛТ .!/2 (4-Я4), где l - 1...2; 10

k — разрядность счетчика 25 импульсов;

ЬТ вЂ” период следования импульсов генератора 7 импульсов.

В регистр 40 и в сумматор 42 занесен дополнительный код значения числа (-1)tc, где t< — время задержки элемента 19 задержки.

Цепи начальных установок элементов на схемах не показаны, При поступлении на входную шину

"Пуск" запускающего импульса триггер 8 переключается в единичное состояние. Единичным уровнем с его прямого выхода отпирается элемент И 18 и импульсы с выхода генератора 7 импульсов поступают на счетный вход счетчика 25 импульсов.

Каждое значение счетчика 25 импульсов отслеживается формированием единичного уровня на соответствующем выходе дешифратора 56 блока 26 памяти.

При превышении напряжением франта видеоимпульса, поступившего на вход 2, напряжения порога обнаружения, на выходе компаратора 3 формируется единичный уровень. Из единичного перепада напряжения элементом 4 дифференцирования формируется импульс, поступающий на вход элемента 5 задержки.

Единичный уровень с выхода компаратора 3 замыкает ключ 9, что обеспечивает 40 поступление напряжения видеоимпульса на входы элемента 19 задержки и пикового детектора 10.

Пиковый детектор 10 фиксирует максимальное значение видеоимпульсав Ап и по- 45 дцет его на первый вход амплитудного квантователя 11. При этом в общей точке резисторов R> и Rz формируется напряжение первого следящего порога U> = .44 Am, которое подается на первый вход кампаратора 15, в общей точке резисторов Rz и йз формируется напряжение вто }ого следящего порога Uz = Az Am, которое подается на первый вход компаратора 14, в общей точке резисторов Rs u Rs формируется напряжеwe третьего следящего порога Оз = Ь Am, которое подается на первый вход компаратора 16; в общей точке резисторов Rs и R4 формируется напряжение четвертого следящего порога U4 = 4 А }, которое поступает на первый вход компаратора 17.

В элементе 19 задержки видеоимпульс задерживается на время tc не меньшее, чем время достижения им максимального значения, измеряемого по уровню порога обнару.жения.

Время задержки элемента 5 задержки меньше времени задержки элемента 19 задержки на время переключения триггера 6.

Импульс с выхода элемента 5 задержки переключает триггер 6 в единичное состояние, единичный уровень с прямог@ выхода которого отпирает элементы И 3539.

Задержанный в элементе 19 задержкц видеоимпульс поступает на вторые входь1 компараторов 14-17.

Устройство в случае, когда il< (Я4 <4 <

< ib. работает следующим образом.

При совпадении напряжения фронта сдвинутого видеоимпульса с напряжением первого следящего порога на выходе компаратора 15 формируется единичный положительный перепад напряжения, из которого элементом 28 дифференцирования формируется импульс положительной полярности, который проходит через элемент И 36 и переключает триггер 44 в единичное состояние. Единичный уровень с прямого выхода триггера 44 отпирает элемент И 22. Очередной ближайший импульс с выхода генератора 7 импульсов проходит через элементы И

18, И 22 и через первый вход поступает на вход 52 считывания блока 26 памяти, считывает дополнительный код из 1 -ro регистра

57, где I> — текущее значение счетчика 25 импульсов, который через Ii-ю группу элементов И 61 и элементы ИЛИ 65 поступает на входы сумматора 42, в котором формируется значение

kz hT l> г

2 (г2 Х } 2 (Х2 -2 } при этом ЛТ 1 = tI.

Импульс с выхода элемента И 18 задерживается элементом 20 задержки на время выборки информации из блока 26 памяти, после чего увеличивает значение счетчика

25 импульсов на единицу, При этом на (1+1)-м выходе дешифратора 56 устанавливается единичный уровень.

Импульсы с информационных выходов

66.1-66.m блока 26 памяти обьединяются элементом ИЛИ 34, и сформированный импульс обнуляет триггер 44, нулевой уровень с прямого выхода которого запирает элемент И 22.

1723561

При совпадении напряжения фронта сдвинутого видеоимпульса с напряжением четвертого следящего порога на выходе компаратора 17 формируется единичный положительный перепад напряжения, из которого элементом 30 дифференцирования формируется импульс положительной, полярности. Проинвертированный в элементе

KE 32 импульс гасится цепями диодной развязки элементов И 38-39, При совпадении напряжения. фронта сдвинутого видеоимпульса с напряжением второго следящего порога на выходе компаратора 14 формируется единичный положительный перепад напряжения, из которого элементом 27 дифференцирования формируется импульс положительной полярности, который, проходя через элемент И 35, переключает триггер 43 в единичное состояние, Единичный уровень с прямого выхода триггера 43 отпирает элемент.И 21..

Очередной ближайший импульс с выхода генератора 7 импульсов через элементы

И 18 и 21 через второй вход поступает на вход 53 считывания блока 26 памяти, считы- вает дополнительный код из Iг-го регистра

58, где 1г — текущее значение счетчика 25 импульсов, и выдает его через 1г-ю.группу элементов И 62 и элементы ИЛИ 65 на входы сумматора 42, в котором фиксируется значение 2 t1 Й ЬТ 1г

2 (Аг - k) 2 (4г - k)

Lz t< -k тг

2 (Лг -Л ) где 1г Ь Т = тг.

Импульсы с информационных выходов

66,1 — 66.m блока 26 памяти объединяются элементом ИЛИ 34, и сформированный импульс обнуляет триггер 43, нулевой уровень с прямого выхода которого запирает элемент И 21, При совпадении напряжения фронта сдвинутого видеоимпульса с напряжением третьего следящего порога на выходе компаратора 16 формируется единичный положи тельный перепад напряжения, йз которого элементом 29 дифференцирования формируется импульс положительной полярности, который инвертируется элементом НЕ 31 и гасится цепями диодной развязки элемента И 37.

При совпадении напряжения спада сдвинутого видеоимпульса с напряжением третьего следящего порога на выходе компаратора 16 формируется единичный отрицательный перепад напряжения, .из которого элементом 29 дифференцирования формируется импульс отрицательной полярности. Проинвертированный элементом KE 31 этот импульс через элемент И 37 переключает триггер 45 в единичное состояние. Единичный уровень с прямого выхода триггера 45 отпирает. элемент И 23, Очередной ближайший импульс с выхода генератора 7 импульсов через элементы г — ki тг Л4 ЬT 1З Лг t> — А тг

2(Л -Х) 2(Л -Л.) " 2(Л,-Л) М тз

2 (Яз — Л4) 20 где 1з ЬТ=. сз.

Импульсы с информационных выходов

66,1 — 66.m блока 26 памяти объединяются элементом ИЛИ 34, и сформированный импульс обнуляет триггер 45, нулевой уровень с прямого выхода которого запирает элемент И 23, 30

При совпадении напряжения спада сдвинутого видеоимпульса с напряжением второго следящего порога на выходе компаратора 14-формируется единичный отрицательный перепад напряжения, из которого злементом 27 дифференцирования формируется импульс отрицательной полярности, 35 дальнейшее распространение которого бло- кируется цепями диодной развязки элемен40 та И 35.

При совпадении напряжения спада сдвинутого видеоимпульса с напряжением четвертого следящего порога на выходе компаратора 17 формируется единичный отрицательный перепад напряжения, иэ которого элемент 30 дифференцирования формирует. импульс отрицательной поляр45 ности, который инвертируется элементом

НЕ 32 и через элемент И 39 поступает на вход элемента 47 задержки и через элемент

И 38 переключает триггер 46 в единичное

50 состояние.

Единичный уровень с прямого выхода триггера 46 отпирает элемент И 24.

Очередной ближайший импульс с выхода генератора 7 импульсов через элементы

И 18 и 24 и через четвертый вход поступает на вход 55 считывания блока 26 памяти, считывает дополнительный код иэ 14-ro реги10 И 18 и 23 и через третий вход поступает на вход 54 считывания блока 26 памяти, считывает дополнительный код из 1з-го регистра

59, где 1з — текущее. значение счетчика 25 импульсов, и выдает его через 1з-ю группу

15 элементов И 63 и элемент ИЛИ 65 на входы сумматора 42, в котором формируется значение

1723561 стра 60, где 14 — текущее значение СчЕтчика

25 импульсов., и подает его через!4-ю группу элементов И 64 и элемент ИЛИ 65 на входы сумматора 42, в котором формируется значение временного положения видеоимпуль- 5 са

441 Л4тз Лз т 4

2 (ilz — Л1 2 (Лз — Л4) 2 (Лз — Л4)

Л2 t1 А.1 т2 ЛЗ t4 Л4 t3 10

2 (ib - Л1) 2 (ЯЗ -4) гДе ЬТ14= t4.

Импульсы с информационных выходов

66.1-66.m блока 26 памяти объединяются 15 элементом ИЛИ 34, и сформированный импульс обнуляет триггер 46, нулевой уровень с прямого выхода которого запирает элемент И 24.

Импульс с отвода элемента 47 задерж- 20 ки, задержанный на время срабатывания триггера 46, обнуляет триггер 6.

Нулевой уровень с его прямого выхода запирает элементы И 35-39.

При совпадении напряжения спада 25 сдвинутого видеоимпульса с найряжением первого следящего порога на выходе компаратора 15 формируется единичный отрицательный перепад напряжения, из которого элементом 28 дифференцирования форми- 30 руется импульс отрицательной полярности, дальнейшее распространение которого блокируется запертым элементом И 36.

Импульс с выхода элемента 47 задержки, суммарно задержанный на период сле- 35 дования импульса генератора 7 импульсов, плюс время выполнения операции сложения в сумматоре 42 обнуляет пиковый детектор 10, считывает код временного положения видеоимпульса с информацион- 40 ных выходов сумматора 42 и через группу элементов И 48 выдает на выходы 50.1-50.m устройства.

Импульсы с выходов группы элементов

И 48 объединяются элементом-ИЛИ 49, и 45 сформированный импульс обнуляет сумматор 42, считывает дополнительный код значения -1)t из регистра 40 и через группу элементов И 41 заносит его в сумматор 42.

В момент совпадения напряжения спа- 50 да видеоимпульса с напряжением порога обнаружения на выходе компаратора 3 формируется единичный отрицательный. перепад напряжения, из которого элементом 4 дифференцирования формируется импульс 55 отрицательной полярности, поступающий на вход элемента 5 задержки.

Установившийся нулевой уровень на выходе компаратора 3 запирает ключ 9.

Импульс отрицательной полярности с выхода элемента 5 задержки гасится диодной развязкой во входной цепи триггера 6.

Устройство оказывается подготовленным к определению временного положения очередного видеоимпульсэ.

Ilo завершении измерений на входную шину "Стоп" устройства поступает сигнал, обнуляющий триггер 8 и поступающий нэ вход элемента 33 задержки.

Нулевой уровень с прямого выхода триггера 8 запирает элемент И 18.

Сигнал с выхода элемента 33 задержки, время задержки которого больше времени задержки элемента 20 на время переходного процесса в счетчике 25 импульсов, обнуляет последний.

В результате устройство оказывается в

ИСХОДНОМ СОСТОЯНИИ.

Изобретение позволяет уменьшить погpBLUHocTb определения временного положения видеоимпул ьса.

Формула изобретения

1, Четырехпороговый экстраполяционный способ определения временного положения видеоимпульсов, в котором формируют шкалу времени, осуществляют сравнение уровней видеоимпульса. формируют сигналы сравнения и фиксируют значение времен по шкале времени, при этом, формируют максимальное значение видеоимпульса Am, формируют первый U1 = Л1 Am u второй 02 = Л2 Am следящие пороги, причем

0 < Л1 < i4 < 1, где Л1, Л вЂ” первый и второй относительные уровни измерения, сдвигают видеоимпульс на время т не меньшее, чем время достижения видеоимпульсом максимального значения, сравнивают значение фронта сдвинутого видеоимпульса с первым следящим порогом, в момент совпадения уровней формируют первый сигнал сравнения, которым фиксируют значение времени t1 по шкале времени, сравнивают значение фронта сдвинутого видеоимпульса с вторым следящим порогом, в момент сравнения формируют второй сигнал сравнения, которым фиксируют значение временит2на шкале времени, отл ич а ю щи йс я тем, что, с целью повышения точности определения временного положения несимметричных видеоимпульсов с нелинейными фронтами и спадами, формируют третий

U3 = 4 Am И ЧЕтВЕРтЫй U4 = 5Am СЛЕДЯЩИЕ пороги, причем 0 < Л4 < Ь < 1, где з и i4— третий и четвертый относительные уровни измерения, сравнивают значение спада сдвинутого видеоимпульса с третьим следящим порОгом, в момент сравнения формируют третий сигнал сравнения. которым

1723561

10

25

35

45

50 фиксируют значение времени тз по шкале времени, сравнивают значение спада сдвинутого видеоимпульса с четвертым следящим порогом, в .момент сравнения формируют четвертый сигнал сравнения, которым фиксируют значение времени М по шкале времени, и определяют временное положение видеоимпульса из зависимости

4 t1 — Л1 тг Лз t4 — Й 1з

2 (iL - Àt) 2 (Лз - i4)

2. Устройство для определения временного положения видеоимпульсов, содержащее компаратор, три элемента дифференцирования, пять элементов задержки, четыре триггера, ключ, пиковь1й детектор, генератор импульсов, амплитудный квантователь, шесть элементов И, два элемента ИЛИ, два элемента НЕ, группу элементов И, счетчик импульсов, блок памяти, сумматор, вход подачи напряжения порога обнаружения, вход подачи напряжения ви.— деоимпульса, шину "Пуск" и шину "Стоп", причем вход подачи напря>кения порога обнаружения соединен с первым входОм компаратора, второй вход которого подключен к входу подачи напряжения видеоимпульса и к сигнальному входу ключа, выход которого соединен с входом пикового детектора, выход которого соединен с первым входом амплитудного квантователя, второй вход которого через первый элемент задержки подключен к выходу ключа, вход управления которым соединен с выходом компаратора и входом первого элемента дифференцирования, выход которого через второй элемент задержки подключен к единичному входу первого триггера, прямой выход которого соединен с первыми входами первого, второго и третьего элементов И, второй вход последнего из которых подключен к выходу первого элемента НЕ, первый и второй выходы амплитудного квантователя соединены с входами второго и третьего элементов дифференцирования соответственно, выходы первого и второго элементов И подключены к единичным входам соответственно второго и третьего триггеров, входы обнуления которых объединены и соединены с Выходом первого элемента ИЛИ, а прямые выходы подключены к вторым входам соответственно пятого и шестого элементов:И, первые входы которых объединены и соединены через пятый элемент задержки со счетным входом счетчика и с выходом четвертого элемента И, первый вход котОрого подключен к прямому выходу четвертого триггера, единичный вход которого соединен с шиной "Пуск", а нулевой вход подключен к шине "Стоп" устройства и через четвертый элемент задержки — к входу обнуления счетчика, информационные выходы которого соединены с адресными входами блока памяти, выходы которого соединены с входами первого элемента ИЛИ и первой группой информационных входов сумматора, выходы которого подключены к вторым входам первой. группы элементов И, первые входы которых объединены и соединены через третий элемент задержки с выходом третьего элемента И, а выходы подключены к выходным шинам устройства и через второй элемент ИЛИ к входу обнуления сумматора, выход генератора соединен с вторым .входом четвертого элемента И, выходы пятого и шестого элемейтов И подключены соответственно к первому и второму входам блока памяти, отл ича ю щееся тем, что, с целью повышения точности определения временного положения выидеоимпульса, в него дополнительно введены два элемента дифференцирования; четыре элемента И, два триггера, вторая группа элементов И и регистр, причем третий выход амплитудного квантователя через четвертый элемент дифференцированля соединен с входом второго элемента НЕ, выход которого подключен к второму входу седьмого элемента И, выход которого соединен с единичным входом пятого триггера, нулевой вход-которого подключен к выходу первого элемента ИЛИ, а прямой выход соединен с вторым входом девятого элемента И, выход которого подключен к третьему входу блока памяти, четвертый выход амплитудного квантователя через пятый элемент дифференцирования соединен с входом первого элемента НЕ, выход которого подключен к второму входу восьмого элемента И, выход которого соединен с единичным входом шестого триггера, нулевой вход которого подключен к выходу первого элемента ИЛИ, а прямой выход соединен с вторым входом десятого элемента И, выход которого подкл.очен к четвертому входу блока памяти, выход второго элемента дифференцирования соединен с вторым входом второго элемента И, второй вход первого элемента И подключен к выходу третьего элемента дифференцирования, вывод третьего элемента задержки соединен с нулевым входом первого триггера, а выход подключен к входу обнуления пикового детектора, первые входы девятого и десятого элементов И объединены и соединены с выходом четвертого элемента И, первые входы седьмого и восьмого элементов И объединены и подключены к прямому выходу первого триггера, информационые выходы регистра соедине1723561

15 абдт ны с первыми входами второй группы элементов И, выходы которых подключены к второй группе входов сумматора, а вторые входы объединены и соединены с выходом второго элемента ИЛИ, 3. Устройство по п,2, о т л и ч а ю щ е ес я тем, что в амплитудный квантователь, .содержащий первый резистивный делитель напряжения из последовательно соединенных резисторов R1, R2, Яз, значения которых связаны системой уравнений;

R1/(R1+ R2+ Яз) = 4, R2/(R1+ R2+ Яз) = 2- 1, ЯЗ/(R1+ R2 + ЯЗ) = "— Л2, и два компаратора, причем свободный вывод резистора R1 соединен с общей шиной, общая точка резисторов R1 и R2 соединена с первым входом первого компаратора, общая точка резисторов Я2 и Яз соединена с первым входом второго компаратора, вторые входы компараторов объединены и со.единены с вторым входом амплитудного квантователя, первый вход которого соединен со свободным выводом резистора Яз. выходы первого и второго компараторов соединены с первым и вторым выходами амплитудного квантователя, введены второй резистивный делитель из последовательно

5 соединенных резисторов R4, Я6, Я6. значения которых связаны системой уравнений;

R4/(R4+ Я5+ R6) = i4

Я5/(R4+ R6+ R6) = Ь i4

Я6/ (R4+ Я5+ Я6) = 1-i4, "О а также третий- и четвертый компараторй, причем, свободный вывод резистора R6 соединен с первым входом амплитудного квантователя, общая точка резисторов R6 и

Я6 соединена с первым входом третьего

"5 компаратора, общая точка резисторов Я6 и

R4 соединена с первым входом четвертого компаратора, свободный вывод резистора

R4 соединен С общей шиной, вторые входы третьего и четвертого компараторов объе20 динены и соединены с вторым входом амплитудного ква нтователя, а выходы соединены соответственно с третьим и четвертым выходами амплитудного квантователя.

1723561

Составитель Ю;Шишкин

Редактор Т.Лошкарева Техред М,Моргентал Корректор О.Кравцова

Заказ 1064 Тираж Подписное

ВНИИПИ Государственного комитета.по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101