Устройство для управления вводом-выводом

 

Изобретение относится к вычислительной технике и может быть использовано при конструировании вычислительных машин. Цель изобретения - повышение быстродействия устройства путем введения выделенных селекторных каналов и организации непосредственных обращений по данным с блоков синхронизации обмена Изобретение относится к вычислительной технике и может быть использовано при конструировании вычислительных систем, в частности для обеспечения обмена между оперативной памятью вычислительной машины и внешними устройствами независимо от работы центрального процессора. Известно устройство для управления вводом-выводом, содержащее три блока синхронизации обмена, блок управлеэтих каналов в узел связи с памятью, минуя блок управления. В устройство для управления вводом-выводом, содержащее m блоков синхронизации обмена, блок памяти, исполнительный регистр, узел модификации, регистр ввода, первый блок приоритета, два буферных регистра, узел запуска каналов, блок управления,блок связи с памятью, введены второй блок приоритета , коммутатор памяти и п селекторных каналов. Каждый канал состоит из блока синхронизации обмена , коммутатора данных, блока развязки , регистра адреса, регистра количества байтов, счетчика адреса , счетчика количества байтов. Устройство обеспечивает взаимодействие с высокоскоростными внешними устройствами. Его применение в составе вычислительной машины позволяет существенно увеличить объем внешней памяти за счет подключения накопителей на магнитных дисках больиой емкости. 13 ил., 2 табл. ния, блок сопряжения с памятью, узел приоритетного обслуживания и три буферные памяти. Недостатками известного устройства являются дублирование в каждой секции обслуживания данных аппаратуры , модификации дескрипторов обмена и ориориентация на внешние устройства, несовместимые по интерфейсу с внешними устройствами ЕС ЭВМ. о о «SS | со ел 00 ел СО

(19) (И) СВОЗ СОВЕТСКИХ социллистических

РЕСПУБЛИК (gg) C 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБ ЕТЕНИИМ И ОТКРЫТИИМ

ПРИ ГКНТ СССР

1 (21) 4721064/24 (22) 08,08.89 (46) 23,05.92. Бюл, 0 19 (71) Институт точной механики и вычислительной техники им, С,А.Лебедева (72) И.Н.Голиков, В.Н.Гришина, А.А.Константинов, В.В;Корнеев и В.B.Писарев. (53) 681.3 (088,8) . (56) Патент США l. 3675209, кл. 340-172.5, 1972, Авторское свидетельство СССР

t " 641439, кл. C 06 F 13/00, 1978, (54) УСТРОИСТВО !JlR УПРАВЛЕНИЯ ВВОДОИ-BblBOPOM (57) Изобретение относится к вычис.лительной технике и может быть использовано при конструировании вычислительных машин. Цель изобретения — повышение быстродействия устройства путем введения выделенных селекторных каналов и организации непосредственных обращений по данным с блоков синхронизации обмена

Йэобретение относится к вычислительной технике и может быть использовано при конструировании вычислительных систем, в частности для обес" печения обмена между оперативной памятью вычислительной машины и внеш" ними устройствами независимо от работы центрального процессора.

Известно устооиство для управления вводом"выводом, содержащее три блока синхронизации обмена, блок управле"

5859 А1

2 этих каналов в узел связи с памятью, минуя блок управления. В устройство для управления вводом-выводом, содержащее m блоков синхронизации обмена, блок памяти, исполнительный регистр, узел модификации, регистр ввода, первый блок приоритета, два буферных. регистра, узел запуска каналов, блок управления, блок связи с памятью, введены второй блок приоритета, коммутатор памяти и п селекторных каналов. Каждый канал состоит из блока синхронизации обмена, коммутатора данных, блока развязки, регистра адреса, регистра количества байтов, счетчика адреса, счетчика количества байтов.

Устройство обеспечивает взаимодействие с высокоскоростными внешними устройствами. Его применение в составе вычислительной машины позволяет существенно увеличить объем внешней памяти за счет подключения накопителей на магнитных дисках большой емкости. 13 ил., 2 табл, ния, блок сопряжения с памятью узел приоритетного .обслуживания и три буферные памяти, Ф

Недостатками известного устройства являются дублирование в каждой секции обслуживания данных аппаратуры, модификации дескрипторов. обмена и ориориентация на внешние устройства, несовместимые по интерфейсу с внешними устройствами ЕС ЭВМ.

Э 173

Наиболее близким к изобретению по, технической сущности является устрой- 1 ство для управления вводом-вьеодом, содержащее три блока синхронизации обмена, блок памяти, исполнительный регистр, узел модификации, регистр ввода, первый блок приоритета, первый и второй буферы, узел запуска, блок управления, блок связи с памятью, входные и выходные интерфейсные шины, входные шины данных, шину строба, шину команды, выходные шины адреса-данных, шины запросов в оперативную память и шины запросов в центральный процессор, информацион- ные входы блоков синхронизации обме.на соединены с информационным: выходом первого буфера, интерфейсные входы блоков синхронизации обмена являют" ся входными интерфейсными шинами, информационные выходы блоков синхронизации обмена соединены с информационным входом регистра ввода и входом запросов первого блока прио" ритета, управляющие выходы блоков синхронизации обмена соединены с вхо. дом состояния блока управления, интерфейсные выходы блоков синхронизации обмена соединены с выходными интерфейсными шинами, третьи информационные входы блока памяти и вторые информационные входы узла модификации подключены к выходу регист:ра ввода, выход первого блока приоритета подключен к управляющему входу . .регистра ввода, адресному входу блока ,"памяти и входу подтверждения блоков синхронизации обмена, информационный выход блока памяти соединен с первым информационным входом исполнительного регистра, выход которого соединен с первыми информационными вхо.,дами блока памяти и узла модификации, выход которого подключен к второму информационному входу блока памяти,.первый управляющий выход блока управления соединен с управляющи" ми входами первого, второго и треть", .его блоков синхронизации обмена, вы ход запросов блока управления явля" .ется выходной шиной запроса в цент ральный процессор, командно"запросный выход блока управления соединен с вторым входом запроса первого блока приоритета, первым командным входом регистра ввода, установочный выход блока управления подключен к установочному входу узла запуска ка

5859 Д налов, управляющий выход которого ., подключен к установочному входу бло" ка управления, второй информационный вход которого и второй командный вход регистра ввода соединены с информационным выходом первого буфе:,ра, информационный выход которого со" единен с входной шиной данных, вход,ная шина строба от центрального процессора соединена с входом стробирования блоив управления, а входная шина команды " с командным входом блока управления, информационный выход блока связи с памятью соединен с выходной шиной адреса-данных, выход запроса блока связи с памятью подключен к шине запроса в оперативную память, $

Ю синхронизации обмена соединены с информационным выходом первого буфера, интерфейсные входы блоков син- хронизации обмена соединены с входными интерфейсными шинами, информаЯ ционные выходы блоков синхронизации обмена соединены с информационным входом регистра ввода и входом запро.сов первого блока приоритета, уп20

Однако в известном устройстве мо. дификация адресов и данных при пере" даче информации с внешних устройств в оперативную память выполняется в 5 узле модификации, который является общим для всех каналов и используется в разделении времени. При эффективном использовании оборудования это не позволяет обслуживать внешние устройства с высокой скоростью обме" на, например накопители на магнитных . дисках емкостью 100, 200 и 317 Мбайт, Цель изобретения - повышение быстродействия устройства для управления вводом-выводом, 35 Поставленная цель достигается тем, что в устройство, содержащее m блоков синхронизации обмена, блок памяти, исполнительный регистр, узел модификации, регистр ввода, первый

"© блок приоритета, первый и второй бу" феры,,узел запуска каналов, блок управления, блок связи с памятью, вход" ные и выходные интерфейсные шины, входные шины данных, шины строба от

4% центрального процессора, вины команды, выходные шины адреса"данных, шину запросов в. оперативную память и шину запросов в центральный процессор, информационные входы блоков

> 735F равляющие выходы блоков синхронизации обмена соединены с входом состояния блока управления, интерфейсные выходы блоков синхронизации обмена соединены с выходными интерфейсными

5 шинами, третьи информационные входы блоков памяти и вторые информационные входы узла модификации подключены к выходу регистра ввода, выход первого блока приоритета подключен к управляющему входу регистра ввода, адресному входу блока памяти и входу, подтверждения блоков синхронизации обмена, информационный выход блока памяти соединен с первым информа" ционным входом исполнительного регистра, выход которого соединен с первыми информационными входами бло-. ка памяти и узла модификации, выход которого подключен к второму информационному входу блока памяти, первый управляющий выход блока управления соединен с управляющими входами блоков синхронизации Обмена выход 25 запроса блока управления соединен с выходной шиной запроса в центральный процессор, командно-запросный выход блока управления соединен с вторым входом запроса первого блока приоритета, первым командным входом регистра ввода, установочный выход блока управления подключен,к установочному входу узла запуска каналов, управляющий выход которого соединен с установочным входом блока я5 управления, второй информационный вход которого и второй командный вход регистра ввода соединены с информа-. ционным выходом первого буфера, информационный вход которого подклю- 40 чен к входной шине даннь х, входная шина строба от центрального процессора соединена с входом стробирования блока управления, а входная щина команды подключена к командному вхо- 45 .ду блока управления, информационный выход блока связи с памятью соединен с выходной шиной адреса"данных, выход запроса блока связи с памятью соединен с шиной запроса в one" 50 ративную память, введены коммутатор памяти, второй блок приоритета и и селекторных каналов с и входными и и выходными интерфейсными шинами, причем адресный вход второго буфера 3 N подключен к выходу исполнительного регистра, информационный вход " к вы, ходу регистра ввода, адресный и ин"

59 формационный выходы второго буфера соединены с первыми адресными и информационными входами коммутатора. памяти, к вторым информационному и, адресному входам которого подключены адресные и информационные выходы и селекторных каналов соответственно, к установочному входу коммутатора памяти и к второму входу запроса блока связи с памятью под" ключен выход подтверждения второго блока приоритета, а выход коммутатора памяти соединен с информационным входом блока связи .с памятью, первый вход запроса второго блока приоритета, второй информационный вход исполнительного регистра, вход модификации узла модификации и уп,равляющий вход .блока памяти соединены с командно-запросным выходом блока управления; а второй вход запросов второго блока приоритета подключен к третьим выходам запросов и селекторных каналов, информационные с запросом выходы которых соединены с информационным входом регистра ввода и первым входом запросов первого блока приоритета, выходы состояний и селекторных каналов подключены к входу .состояния блока уп" равления, вход подтверждения соеди" нен с выходом подтверждения второго блока приоритета, командные. входы и селекторных каналов .соединены с вы" ходом регистра ввода, входы подтверждения.и селекторных каналов подключены к выходу первого блока приоритета, информационные входы и селекторных каналов соединены с выходом первого буфера, управляющие входы и селекторных каналов подключены к управляющему выходу блока управления,. интерфейсные входы и выходы и селекторных каналов соединены с входными и выходными интерфейсными шинами, при этом каждый селекторный канал- содер" жит дополнительный блок синхронизации обмена, блок развязки, счетчик адреса, счетчик количества байтов, буферный усилитель, при этом информационный вход дополнительного блока синхронизации обмена соединен с ин" формационным входом селекторного канала, интерфейсный вход дополнительного блока синхронизации обмена подключен к интерфейсному входу селекторного канала, управляющий вход до- полнительного блока синхронизации -.

7 к управляющему входу селекторного канала, вход подтверждения дополни" тельного блока синхронизации:обмена соединен с выходом подтверждения бл ка управления каналом, информацион" ный и управляющий выходы дополнител ного блока синхронизации обмена сое динены соответственно с информацион ным и управляющим входами блока раз вязки, первый вход подтверждения ко торого.подключен к первому входу подтверждения селекторного канала, второй вход подтверждения блока раз вязки соединен с вторым входом подтверждения селекторного канала,. вых ды состояния, информационный с запросом, информационный и запроса бл ка развязки соединены с одноименными выходами селекторного канала соо ветственно, выход сдвига блока разв ки подключен к входам сдвига счетчи ка адреса и счетчика количества бай . тов, информационные входы которых соединены со стробирующим входом селекторного канала, к командному входу которого подключены управляю" щие входы счетчика адреса и счетч ка количества байтов, выход счетчик адреса соединен с адресным входом буферного усилителя, вход подтверждения которого соединен с вторым входом подтверждения селекторного канала, а выход буферного усилите" ля подключен к адресному выходу селекторного канала, выход счетчика количества байтов соединен с управляющим входом дополнительного бл ка синхронизации обмена, Второй блок приоритета, коммута" тор памяти и и селекторных каналов каждый состоит из блока синхронизации обмена., коммутатора данных, бло ка управления каналом, регистра адреса., регистра количества байтов, узла модификации адреса, узла моди" фикации .количества байтов и блока анализа количества байтов.

Введение этих блоков в указанной связи с остальными блоками устрой" ства для управления вводом-выводом обеспечивает обмен информацией меж внешними устройствами и памятью вы числительной машины параллельно .с

O работой центрального процессора.

Устройство состоит из каналов, позволяющих одновременно выполнять обмен с различными. внешними устрой ствами.

1 735859

Предлагаемое устройство является групповым, его оборудование исполь зуется несколькими каналами в разделении времени. Блоки синхрониза" ции обмена являются индивидуальныь" ми для каждого канала. 1

На фиг, 1 и 2 представлена блоксхема устройства для управления ввь1О дом-выводом; на фиг.3 и 4 - блоксхема блока синхронизации обмена; на фиг,5 и 6 - блок-схема блока управления; на Фиг.7 - блок-схема первого блока приоритета; на фиг,8 - блок связи с памятью; на фиг.9 - блок упо равления каналами; на фиг.10 " блок памяти; на фиг.ll - узел модификао- ции; на фиг.l2 - узел запуска кана" лов, на Фиг,13 - регистр ввода. т- 20 Устройство для управления вводомяз- выводом (фиг.1 и 2) содержит блоки

1.1 - l.m синхронизации обмена, блок 2- памяти, исполнительный ре" гистр 3, узел 4 модификации, регистр

5 ввода, первый блок 6 приоритета, первый 7 и второй 8 буферные регист- . ры, узел 9 запуска каналов, блок 10 и- . управления, блок ll связи с памятью, а коммутатор 12 памяти, второй блок 13 приоритета и селекторные каналы

14,1 - 14.и.

Каждый селекторный канал 14 содержит дополнительный блок 15 синхронизации обмена, блок 16 управления каналом, счетчик 17 адреса, счетчик 18

35 количества байтов и буферный усили" тель 19. о. В устройстве имеются: входные интерфейсные шины 20-1 - 20-m входная шина 21 данных, входная шина 22 стро о ба, входная шина 23 команды, входные интерфейсные шины 24"1 - 24ти селекторных каналов, выходные интерфейсные шины 25-1 " 25-m выходная шина

26 адреса данных, выходная шина 27

4$ запросов в оперативную память, выходная шина 28 запросов в центральный процессор, выходные интерфейсные шины

29-1 - 29"п селекторных каналов.

Блок 1. l синхронизации обмена име® ет входы: информационный 30". l инду терфейсный 30-2, управляющий 30ь3, подтверждения 30-4 и выходы: инФормационный 31-1, управляющий 31-2, интерфейсный 31-3, 55 Блок.1.2 синхронизации обмена име1 ет входы: информационный 32-1, интерфейсный 32-2, управляющий 32-3 подтверждения 32-4 и выходы: информационный 33-1, управляющий 33-2, терфейсный 33-3.

Блок l.m синхронизации обмена имеет входы: информационный 34-1, интерфейсный 34-2Ä 34-3, подтверждения 34-4 и выходы: информационный 35-1, управляющий 35-2, интерфейсный 35-3.

Блок 2 памяти имеет входы: первый, второй и третий информационные

36-1 - 36-3, адресный 36-4, управляющий 36-5 и. информационный. вы" ход 37 .

Исполнительный регистр 3 имеет первый и второй информационные.входы 38-1 и 38-2 и выход 39.Узел 4 модификации имеет входы: первый и второй информационные 40-1 и 40-2 и модификации 40-3 и выход 41, Регистр 5 ввода имеет входы: ин-. . формационный 42-1, первый и второй командные 42-2 и 42-3, управляющий

42-4 и выход 43.

Первый блок 6 приоритета имеет первый 44-1 и второй 44"2 входы запроса и выход 45, Первый буферный регистр 7 имеет информационный вход 46 и информационный выход 47, Второй буферный регистр 8 имеет . адресный 48-1 и информационный 48-2 входы и выходы 49-1 и 49-2„

Узел .9 запуска каналов имеет установочный вход 50 и управляющий выход 51.

Блок 10 управления имеет входы: первый 52-1 и второй 52-.2 информационные, командный 52-3, состояния, 52-4, стробирования 52-5, установоч" ный 52-6, подтверждения 52-7 и выходы: управляющий 53-1, запроса 53-2, команднр-запросный 53-3, установочный 53-4.

Блок 11 связи с.памятью имеет входы: информационный 54-1, запроса

54-2 и выходы: информационный 55"1, запроса 55"2.

Коммутатор 12 памяти имеет входы: первый адресный 56-1, первый и вто" рой информационные 56-2 и 56-3, второй адресный 56-4, установочный 56-5 и выход 57.

Второй блок 13 приоритета имеет первый 58-1 и второй 58-2 входы за проса и выход 59 подтверждения..

Селекторные каналы 14,! - 14,п. имеют входы: командные 60-1 - 60тп, первые подтверждения 61-1 - 61-п, ин

1735859 10 формационные 62-1 « 62-п, управляю-..-. щие 63-1 - 63-и интерфейсные 64-1

64-и> стробирующие 65-1 - 65"и, вторые подтверждения 66-1 - бб-и и выходы: информационные с запросом

67-1 - 67-п, адресные 68-1 - 68-п, запросов 69-.1 - 69-п, состояний

70-1 - 70-n,èíòåðÔåéñíûå 71-1

71-п, информационные 72-1 - 72-п.

°

Дополнительный блок 15 синхронизации имеет входы: информационйый

73-1, интерфейсный 73-2, управляющий 73-.3, подтверждения 73-4 и выходы: информационный 74-1 управляющий 74-2, интерфейсный 74-3.

Блок 16 развязки имеет входы: . информационный 75"1, управляющий

75-2, первый 75-3 и второй 75-4 подтверждения, выходы: состояния 76-1 информационный с .запросом 76"2, информационный 76-3, запроса 76-4, сдвига 76-5,подтверждения 76-6, Счетчик 17 адреса имеет информационный 77-1, управляющий 77-2 и сдвиговый 77-3 входы.

Счетчик 18 количества байтов имеет информационный 78-1, управляющий 78-2, сдвиговый 78-3 входы и выход 79.

Буферный усилитель !9 имеет входы: адресный 80-1, подтверждения

80-2 и выход 81., В состав блока 1.1 синхронизации обмена (фиг, 3 и 4) входят счетчик

35 82 байтов, элементы ИЛИ 83, 88у 91

114 и 115, элементы И 85-87, 90, 94 97-99, 101 и » 1 - 113 триггер

84 наличия информации на регистре приема, триггер 89 запроса, .триггер

«О 92 наличия информации на регистре выдачи, элементы НЕ 93 и 100, триггер 96 информации от канала, регистр 102 кода .операции, регистр

103 номера внешнего устройства, схе"

« ма 104 сравнения номеров внешних устройств, формирователь 105 сиг" налов управления интерфейсом, регистр 106 приема, регистр 107 байта состояния, регистр 108 выдачи, буЩ0 ферные усилители 109,1 - 109,11 и

110,1 - 110,37, триггеры »6.t

»6.7 и усилители 117.7 - 117,17, В состав блока !О управления .(фиг, 5 и 6) входят элементы И »8.1 118,36, 119.! - 119,36, 122> !23, 131.1 - 13!.9, 132,! - 132,9, .143,1 1

143.15, 145.1 - 145,15, элементы ИЛИ

120,1-- 120,36, 127, 130, 133,1

735859

30

11 1

133,9, 135 и 146.1 - 146.4, элемен" ты HE 121, 129 и 136, регистр 124 команд, дешифратор 125 байта состояния, формирователь 126 сигналов управления блоком синхронизации обмена, дешифратор 128 кода операции, генератор 134 тактовых импульсов, триггер 137 прерывания, триггер 138 ответа в центральный процессор, триггер 139 запроса во второ". блок приоритета, буферный регистр 140 номера канала, дешифратор 141 номера канала, триггер 142 занятости буферного регистра номера канала и формирователь 144 управляющих сигналов.

В состав первого блока 6 приоритета (фиг. 7) входят элементы НЕ

147,1 - 147.15, элементы И 148,1

148„15, элементы ИЛИ 150 и 151.1

l51.4 и шифратор 149 номера канала.

В состав блока 11 связи с памятью (фиг,8) входят выходно". регистр l52, дешифратор 153 номера куба памяти, элементы И !54.1 - 154.8 и 157, Dтриггер 155 и элементы НЕ 156, В состав блока 16 развязки (фиг,9) входят буферные усилители 1588.1

158„11, 159,1 - 159,16 и 160,1

160 ° 36, элементы И l61, 162 и 165, элементы НЕ 163 и 164, элементы ИЛИ

167 и D-триггер 166.

В состав блока 2 памяти (фиг.10) входят элементы И 168,1 - 168,89, 169,1 - 169.89 и l70.1 - 170„52, элементы ИЛИ 171.1 - 171,89 и память 172, B состав узла 4 модификации (фиг,11) входят элементы И 173,1

173,20, l74,1 - 174,20, 175,1

175.20 и 176.1 - 176,20, элементы

ИЛИ 177,1 - 177,20 и 178) элементы

НЕ 179 и сумматор 180, В состав узла 9 запуска канала (Фиг, 12) входят дешифратор l81 номера канала, элементы И 182.1

182,16, 183,1 - 183,16, 184,1

184,16 и 585,1 - 185.16, триггеры

186,1 - 186,16 работы и триггеры

187,1 - 187,16 прерывания.

В состав регистра 5 ввода (фиг.13) входят элементы И 188,1 - 188,37, l89,1 - 189.37 и 193.1 - 193.37, элементы ИЛИ 190,1 " 190,37 и 191 и регистр 192.

Устройство для управления вводомвыводом (УУВВ) обеспечивает обмен информацлей между внешними устройствами (ВУ) и оперативной памятью . вычислительной машины параллельно с работой центрального процессора.

В состав вычислительной машины входят, например, центральный процессор (ЦП), оперативная память, центральный генератор синхронизации, устройство для управления вводомвыводом, Устройство для управления вводомвыводом состоит из каналов, позволяющих одновременно выполнять обмен с различным ВУ, К каналам подключаются внешние устройства, имеющие стандартный интерфейс и работающие в монопольном режима, Предлагаемое устройство является групповым,. его оборудование используется несколькими каналами в разделении времени, Блоки синхронизации обмена являются индивидуальными для каждого канала.

Система команд устройства включает команды трех типов, Команды первого типа поступают из ЦП и служат для запуска канала на выполнение программы - команда "Адрес программы" или . для опроса состояния канала - команда "Состояние канала", Команды второго и третьего типов считываются в . устроиство самостоятельно независимо от работы центрального процессора, Команды второго типа предназначены для управления работой каналов. Они позволяют начать и остановить работу каналов, провести контроль и выполнить переходы s канале. Команды третьего типа предназначены для управления работой ВУ и указывают, какую операцию ввода-вывода надо выполнить.

Работа устройства по обмену информацией начинается с посылки центральным процессором в устройство команды "Адрес программы", указывающей адрес команды второго типа в оперативной памяти. По этому адресу в устройство считывается команда второго типа "Начать обмен", в которой указан номер запускаемого канала и устройства в канале. Затем считывается команда третьего типа, указывающая код операции, выполняемой внешним устройством, адрес массива обмена и его размер, После оконча", ния операции обмена считывается команда второго типа "Остановить обмен", после выполнения которой дальнейшее считывание команд из оперативной памяти прекращается. 0 резуль13 1735859 14 тате выполнения обмена можно судить по слову состояния канала, записыва" емоМу в фиксированные ячейки оперативной памяти после завершения обме- на, Слово состояния записывается при . наличии в команде указателя о необходимости такой записи или при возникновении аварийной ситуации в канале, например при несовпадении номеров устройств в начальной выборке, В качестве примера реализации рассмотрим устройство для управления вводом-выводом, содержащее 16 каналов. Четыре канала являются выделенными селекторными, остальные каналы реализуют монопольный режим работы, Работа устройства состоит в выполнении процедур запуска каналов и дальнейшего обмена данными, При запуске канала выполняется последовательность команд первого, второго и третьего типов, Обмен данными выполняется по командам третьего типа, Команды первого типа поступают в устройство из центрального процессора.

Через .входную шину 23 команда, сопровождаемая сигналом записи, поступает в блок 10 управления на командный вход 52-3 на входной коммутатор, образованный элементами И

118,1- - 118.36, 119,1 - 119.36.и

ИЛИ 120,1 " 120,36, С выхода коммутатора команда поступает на регистр 124, Сигнал записи поступает на схему приоритета, образованную элементами

И 122, 123, НЕ 121 и ИЛИ 127. Схема приоритета предназначена для выборки одного запросчика при одновре" менном поступлении команд из ЦП и из первого буферного регистра 7, причем процессор имеет более высокий приоритет. Для предотвращения приема коман- ды в блок управления, занятый от" работкой текущей команды или запроса блока синхронизации обмена, сигнал записи через элемент НЕ 121 блокирует на элементе И 122 запрос первого буферного регистра 7, Прием команды в работающий блок 10 запрещается сигналом с выхода генератора

134 тактовых импульсов через элементы ИЛИ 135 и НЕ 136, Этот же сигнал блокирует схему приоритета, Генератор 134 тактовых импульсов предстааляет собой синхронный сдвиговый ре-, ния с выхода триггера 137, признак состояния и запрос от блока синхронизации обмена с входа 52-4 блока .10, дешифрированный аварийный байт.

50 состояния с дешифратора 125, Ив .этих входных сигналов на формирователе 144 вырабатываются сигналы установки и сброса триггеров работы и прерывания в узле 9 эапус55 ка, сигналы управления приемом в pe" гистры ввода 5 и исполнительныи 3, сигналы управления входными комму" таторами в узле 4 модификации и блг

Ю

Ý5

40 гистр разрядности К, Сдвиг произво- =., дится каждый такт синхронизации. Импульсы синхронизации поступают в блок 10 управления от центрального генератора синхронизации вычисли- тельной машины через входную шину 22 строба на вход 52"5 блока 10. Тактовые импульсы с выхода генератора 134 поступают на формирователи 126 и 144 и на входы сброса триггеров 137 и 138.

Пока генератор 134 вырабатывает тактовые импульсы, на выходе элемента

ИЛИ 135. поддерживается высокий уро" вень сигнала, означающий, что блок 10 занят отработкой запроса. Пуск генератора 134 выполняется при каждом обращении к блоку l0 с выходов эле" ментов И 122 и 123 через элементы

ИЛИ 127 и 130, На второй вход элемен" та ИЛИ 130 поступает запрос от блока

1„i синхронизации обмена через вход

52-4 состояния блока 10, Одновременно с пуском генератора 134 сигналом с элемента ИЛИ 127 производится прием команды на регистр 124 через группу элементов И 119.1 " 1l9.36, открытых сигналом с выхода элемента И 123, и элементы ИЛИ 1.20.1

120,36, С регистра 124 команда поступает на дешифратор 128, выходы которого связаны с входами формирователя 144, Формирователь 144 представляет собой схему, выполненную на элементах И, ИЛИ, НЕ.

Йа Формирователь 144 поступают, . дешифрированный код команды с дешифратора 128, управляющие признаки и номер канала с регистра 124 команд или с первого информационного вхо" да 52-1 через элементы И 131.1

131.9» 132.1 - 132.9 и ИЛИ 133.1 °

133.9, тактовые импульсы с генератора 134, признак занятости с элемента ИЛИ 135, признак прерыва"

15 1735859 ке 2 памяти, а также инкремент для узла 4 и номер канала для блока 2 памяти.

В табл, 1 представлена таблица истинности для Формирователя 144, На входах формирователя вырабатываются сигналы 1-4 - сигналы генератора 134, 5 — сигнал с элемента

ИЛИ 135; 6 - сигнал с триггера -137 lp прерывания, 7-12 - сигналь. с дешифратора 128 о дешифрации кода, 7 команда первого типа; 8 — команда второго типа, 9 — команда третьего типа; 10 — команда "Адрес программы"; 11 - команда "Начать обмен", E2 - команда "Остановить обмен");

13 - номер канала, 14 — признак цепочки команд, 15 — сигнал с выхода дешифратора 125 о поступлении байта 20 состояния с кодом ГГ16; 16 — запрос

БСО; 17 - сигналы с триггеров работы и прерывания канала из .узла 9; 18признак состояния из 6С0, На выходах формирователя 144 вырабатываются сигналы: 1 и 2 — установка триггеров 137 и 138; 3-6 - сигналы управления приемов в узел 4 модификации адреса программы с регистра 5, адреса программы, адреса данных и количества 6айтов с регистра 3; 7 - инкремент; 8. и 9 - стробы записи в регистры 3 и 5; 10-12 сигналы управления приемом в блок 2, памяти из исполнительного регистра 3 узла 4 модификации и регистра 5 вво" 35 да, 13 - номер канала для блока 2 памяти; 14 и 15 — сигналы установки триггеров 186, i и 187, i 16 и 17 сигналы сброса триггеров 186, i u

187.>.

16

Каждый сигнал формируется в определенный момент времени, задаваемый тактовыми сигналами с выхода генератора 134, Отработка временной диаграммы любой команды занимает постоянное число тактов.

Формирователь 126 построен аналогично формирователю 144 и представляет собой комбинационную схему.

На входы формирователя 126 поступают сигнал запроса блока синхронизации обмена.с входа 52-4.блока 10, сигналы с генератора 134, признаки дешифрации команд второго и третьего типов с дешифратора 128, признаки дешифрации нулевого, сбойного, конеч" ного и аварийного байтов состояния и признак состояния с входа 52-4 блока 10, На формирователе 126 вырабатываются стробы записи номера внешнего устройства, кода операции и запуска блоков синхронизации обмена, признаки продолжения команды третьего типа и отключения,. а также строб записи кода в блоки синхронизации обмена, которые поступают на управляющий выход блока 10 управления, В табл, 2 представлена таблица истинности Формирователя 126, Одновременно с взведением триггера 138 на вход 50 узла 9 запуска каналов поступают нулевои номер канала и сигнал установки с выхода формирователя 144, Нулевой номер канала поступает на вход формирователя 144 с регистра 124 через элементы И 131.1-131,9, открытые сигналом с инвертора НЕ 1 9, и элементы ИЛИ 133,1-133,9. Сигнал установки образуется логическим умножением сигналов с генератора 134 и дешифратора 128 в формирователе

144, В узле 9 запуска каналов нулевой номер канала поступает на дешифратор

181, Сигнал с выхода дешифратора 181 и сигнал установки с входа 50 узла

9 логически умножаются на элементе

И 182,1 и устанавливают в единичное состояние триггер 186,1 работы нулевого канала, Команды первого типа всегда выполняются в нулевом канале.

Сигнал с выхода триггера 186 ° 1 работы нулевого канала поступает на выход 51 узла 9 запуска каналов и через установочный вход 52-6 блока

10 управления поступает на вход Формирователя 144, Адрес программы с регистра коg5 манд через командно-запросный выход

53-3 блока 10 управления поступает на управляющий вход 42-4 регистра 5 ввода. В регистре 5 ввода адрес поступает на элементы И 189.1-189.37

gp открытые сигналом с выхода 45 блока 6, и через элементы ИЛИ 190.1190.37 записывается в регистр 192 по сигналу записи, поступающему с выхода элемента ИЛИ 91, На элемент у ИЛИ 91 сигнал записи поступает с пер-

Boro командного входа 42-2 регистра

5, На первый командный вход 42-2 регистра 5 сигнал записи поступает с командно-запросного выхода 53-3 бло18

17 1735859 ка 10, в котором он. вырабатывается на формирователе 144 логическим умножением.сигнала с выхода генератора 134, кода операции "Адрес програм-. мы" и сигнала работы нулевого канала (из узла 9).

На первый командный вход 44-2 блока 6 поступает сигнал с командно-запросного выхода 53-3 блока 10, в ко- 1р тором он формируется на элементе

ИЛИ 135, Если. сигнал равен единице; т,е. блок 10 занят отработкой команды, то запросы блоков 1.1-l,m и каналов 14,1-14,р, поступающие через второй .вход 44-2 первого блока 6 приоритета на элементы И 148,1148.15, блокируются низким уровнем сигнала с выхода элемента НЕ 147,1.. 20

В этом случае на регистр 192 может . поступить только команда с блока 10 управления с командно-запросного выхода 53-3 на первый командный вход

42-2 регистра 5 и элементы И 189,1189.37, открытые сигналом с выхода 45.

Адрес программы с выхода 43 регистра 5 ввода поступает на информационный вход 48-2 .буферного регистра 8 и на второй информационный вход

40-2 «узла 4 модификации, Буферный регистр 8 организован по принципу "первый пришел - первый вышел" и имеет глубину буферизации, равную четырем, Разрядность буфер- 35 ного регистра равна 60, На буферный регистр 8 адрес поступает с исполнительного регистра 3 на адресный вход 48-1 буферного регистра 8 или с регистра 5 ввода на информацион- 40 ный вход 48-2 буферного регистра 8.

С регистра 5 ввода на информаци-,д онный вход 48-2 буферного регистра 8 поступают также и данные, если они бь ли записаны в регистр 5 ввода с блока 1,i синхронизации обмена.

Для того, чтобы отличить адрес, 50 поступающий в буферный регистр 8, от данных, адрес сопровожда@тоя специальным признаком адреса, По призна" ку адрес программы записывается в нужное поле буферного регистра 8, С адресного выхода 49- 1 буферного регистра 8 адрес попадает на первый адресный вход коммутатора 12 и с выхода 57 коммутатора 12 поступает на информационный вход 54-1 блока 11 связи с памятью.

Коммутатор 12 имеет две группы информационных и две группы адресных входов и вход 56-5 управления.

Коммутатор выполнен на двухвходовых элементах И, ИЛИ и пропускает на выход 57 адрес и данные с одной из двух групп входов адреса и данных 56-1, 56-2 или 56-3, 56-4, Управление коммутатором осуществляется сигналом с выхода 59 подтверждения блока 13 приоритета, Блом 13 приоритета аналогичен блоку 6 приоритета. Отличие состоит в том, что запрос блока 10, поступающий на первый запросный вход 58-1 блока 13 с командно-запросного выхода 53-3 блока 10 управления, имеет не высший, а низший приоритет и обслуживается при отсутствии запросов от выделенных.селекторных каналов. В блоке 10 управления запрос выдается с триггера 139 запроса, который взводится по сигналу с формирователя 144, Этот сигнал образуется так же", как и признак адреса, но с задержкой на, такт работы. генератора 134, Триггер 139 запроса сбрасывается по сигналу с выхода 59 блока 13 приоритета, поступающему на вход

52-7 подтверждения блока 10, Одновременно на генераторе 134 образуется нулевой код, так как выданы все тактовые сигналы, На выходе элемента ИЛИ 135 сигнал становится равным нулю и отработка. команды первого типа в блоке 10 заканчивается.

Сигнал с выхода 59 блока 13 приоритета поступает на вход 54-2 запроса блока 11, на первый информационный вход 54-1 которого поступает ад" рес программы с выхода 57 коммутатора

12. По сигналу с входа 54-2 запроса блока 11 производится запись адреса с информационного входа 54-1 блока 11 в регистр 152. Старшие три разряда адреса регистра поступают в .дешифра" тор 153 номера куба памяти, Иладшие разряды адреса с регистра 152 поступают непосредственно на информационный выход 55 1 блока 11 и с него на .шину 26 адреса данных, выходную.

После дешифрации номер куба памя- . ти поступает на первые входы группы элементов И 154,1-.154,8, на вторые входы которых поступает сигнал с вы хода элемента И 157. Этот .сиГнал представляет собой задний фромт сиг"

35859

20. рой информационный вход 36-2 блока 2 и записывается в память 17? через элементы И 169.1-169,52 и ИЛИ 171,15

171,52, Запись в память 172 осуществляется по номеру канала, поступающему на адресный вход .36-4 блока 2 с выхода 45 блока 6, В блоке 6 приоритета номер канала

1О выдается с выходов элементов ИЛИ

151.1-151.4. На входы элементов ИЛИ

l5E,1-151,4 номер канала поступает с входа 44-2 запроса (вход 44-2(1) на фиг.4) блока 6, на который он поступает с. командно-запросного . выхода 53-3 блока 10, где хранится в регистре 124, При отработке запроса блока l.i синхронизации обмена позиционный

2О номер блока E.i синхронизации с выходов элементов И 1 48.1-148,15 на . шифраторе 149 преобразуется в двоич-. ный номер канала и через элементы

ИЛИ 151,1-151,4 поступает на выход

2S 45 блока 6 приоритета (выход 45-1 на фиг,7), По адресу программы, выданному в оперативную память с информационного выхода 55-.1 блока 11 связи с

ЗО памятью по выходной шине 26 адреса данных, в устройство по шине 21 на информационный вход 46 буферного регистра 7 поступает команда второго типа. С выхода 47 буферного регист- ра 7 команда поступает на второй ин-З5 формационный вход 52-2 блока 10 управления, Буферный регистр 7 постро-. ен аналогично буферному регистру 8

В но глубина буферизации равна двум, С второго информационного входа 52-2

40.блока 10 управления команда через элементы И 118.1-118,36 и ИЛИ 120,1120.36 поступает на регистр 124 команд. Команда .сопРовождается сигналом запроса, который с второго ин4$ формационного входа 52-2 блока 10 открывает через элемент И 122 группу элементов И 118,1-118.36. Сигнал с выхода элемента И 122 через элемент ИЛИ 127 стробирует прием команЯ ды в регистр 124 и через элемент:

ИЛИ 130 запускает генератор 134 тактовых импульсов. С "регистра l24 код операции поступает на дешифратор 128.

Информация с выхода 43 регист" ра 5 ввода поступает на третий информационный вход 36-3 блока 2 и записывается в память 172 через элеменxb И 170,1 170.52 ИЛИ l71,1 171,89.

Информация с выхода 39 регистра 3 поступает на первый вход 36-1 блока

2 и записывается в память 172 че" рез элементы И 168,1"168,89 и ИЛИ

171,1-171.89, Модифицированный адрес с выхода 41 узла 4 поступает на вто19 17 нала разрешения, который имеет дли- . тельность один такт и формируется на схеме, состоящей из В-триггера

155 и элементов HE l56 и И 157. По сигналу с выхода элемента И 157 открывается один из элементов И 154,1154.8 и на выход устройства выдается запрос в нужный куб памяти, Адрес программы с выхода 43 реги- . стра 5 ввода через второй вход узла

4 модификации попадает на группу элементов И 176.1-176„20, открытых сигналом разрешения записи адреса, поступающим на третий вход 40-3 узла 4 с командно-запросного выхода

53-3 блока 10, С выходов элементов И !76,1176,20 через элементы ИЛИ 177,f—

177,20 адрес поступает на первый вход сумматора 180. На второй вход сумма-. тора 180 поступает число с блока 10 управления, на которое необходимо увеличить адрес (инкремент), .Сигнал разрешения записи адреса и инкремент выдаются на командно-запросный выход

53-3 блока 10 управления с формирователя 144, где они вырабатываются аналогично. признаку адреса. Сигнал разрешения записи адреса поступает на элементы И 168,1-l68 20 и разрешает прием инкрементированного адреса программы в память через элементы

ИЛИ 171,1-171,20 в поле адреса программы управляющего слова 0-го канала.

Каждому каналу в памяти соответствует управляющее слово канала (УСК), имеющее следующие поля: поле адреса программы — 20 разрядов, поле адреса данных — 20 разрядов,, поле размера массива (количества байтов) - 12 разрядов, поле управляющих признаков - 5 разрядов, поле номера устройства - 9 разрядов, поле кода операции - 9 разрядов, поле байта состояния - 9 разрядов, поле номера канала " 4 разряда.

Разряды команды, содержащие управ." ляющие признаки,.с выхода регистра команд через элементы И 131.1-131.9, открытые сигналом с инвертора 129 указывающим на отсутствие запроса

21

17 блока 1.. i синхронизации обмена, и элементы ИЛИ 133.1-133.9 поступают на формирователь 144 для выГора сигналов управления. блоком 2 памяти, регистром 3 и узлом 4 морификации.

Дешифрированная команда "Начать обмен" может быть с косвенностью и. без косвенности. Если дешифрируется команда, отличная от "Начать обмен", то возникает сигнал программной ошибки в формирователе 144, Если дешифрирована команда без косвенности, то обращение за следующей командой выполняется по адресу, хранящемуся в управляющем слове нулевого канала.

По сигналу с триггера 186.1 работы, поступающему с управляющего выхода 51 узла 9 на установочный вход 52-6 бло ка 10, в формирователе 144- формируется нулевой номер канала.и через ко. мандно"запросный выход 53-3 блока 10 выдается на второй запросный вход

44-. 2 блока 6 приоритета, Далее через элементы ИЛИ 151.1151,4.номер канала поступает на выход 45 блока 6 приоритета и на адресный вход 36-4 блока 2, По нулевому номеру канала из.памяти 172 считывается управляющее слово канала, с выхода 37 поступает на первый информационный вход 38-1 регистра 3 и записывается в регистр 3 по стробу запиби, Строб записи пос" тупает на вторОй информационный вход

38-. 2 регистра 3 с .командно-запросного .выхода 53-3 блока 10 управления, где вырабатывается на формирователе

144 как логическое произведение сиг". налов c дешифратора 128 и генерато" ра 134. С выхода 39 регистра .3 ад" рес поступает на адресный вход 48-1 буферного регистра 8 и с адресного выхода 49- t буферного регистра 8 на первый адресный вход 56-1 коммутато" ра 12.

Одновременно с выдачей адреса с регистра 3 в буферный регистр 8 в блоке 10 управления номер канала .с выхода формирователя 144 поступает на установочный выход 53-4 блока 10. управления и с него на установочныи вход .50 узла 9 запуска каналов., С установочного входа 50 узла g запус-. ка каналов номер канала поступает на вход дешифратора 181 номера ка-. нала и на его выходе появляется сигнал, открывающий элемент И 181,, на другой вход которого пт упает

35859 22 сигнал установки триггера раГоты с входа 50 узла 9. На вход 50 этот сигнал поступает с установочного выхода 53-4 блока 10 управления,где вырабать1вается на формирователе 144 так же, как и строб записи в регистр. 3, но по следующему такту гене» ратора 134, По сигналу с выхода элс -:

10 мента И 182, i устанавливается триггер 186,i работы запускаемого канала. Сигнал с выхода триггера 186, i работы поступает на управляющий выход 51 узла 9 и через установочный вход 52-6 блока 10 заводится на формирователь 144, Номер запущенного канала с выхода формирователя 144, где он образуется логическим умножением номера канала с регистра 124

0 и сигнала работы с триггера 186. i, выдается на командно-запросный. выход

53-3 блока 10, С выхода 53"3 номер канала поступает на второй запросный вход 44-2 блока 6 приоритета. Номер канала с второго запросного входа 44-2 через элементы ИЛИ 151,1151,4 поступает на выход 45 (45-1) блока 6 приоритета и далее на адрес", ный вход 36-4 блока 2 памяти. Адрес с исполнительного регистра через элементы И 174.1-1.74,20, открытые по вторым входам сигналом разрешения записи адреса, и через элементы ИЛИ 177.1-177.20 поступает на вход сумматора 180.è инкрементирует- -.

35 ся. Сигнал разрешения записи адреса и инкремент вырабатываются. так же, как и при выполнейии команды первого типа.

Инкрементированный адрес с выхо40 да 41 узла 4 поступает на второй ин", формационный вход 36-2 блока 2 памя" .ти и с него через элементы И 169,1- .

169,20 и ИЛИ 171.1-171.20 на вход памяти 172 и записывается в поле ад" .45 реса программы управляющего слова за" пускаемого канала, так как на адресном входе 36-4 блока, 2 установлен номер канала, Номер устройства и номер канала:

Ы с регистра 124 поступают на командно-запросный выход 53-3 блока 10, с которого заводятся на второй запросный вход 44-2 блока 6 и с .выхода

45 блока 6 на адресный вход 36-4

Я .блока 2. Сигнал разрешения записи номера устройства с выхода, формирователя 144 поступает на третий выход .

53-3 блока 10 и с него на управляю24

735859

23 1 щий вход 36-5 блока 2. С третьего информационного входа 36-3 блока 2 номер устройства и номер канала через элементы И 169,58;169,70 и ИЛИ

17I,5S-l71.70 записываются в память 172, Номер устройства с регистра 124 команд поступает на управляющий вы" ход 53-1 блока 10 и далее на управляющий вход блока 1 синхронизации обмена, где записывается в регистр

103 номера устройства. Номер устройства сопровождается стробом с формирователя 126, который вырабатывается по сигналу с генератора 134 и коду операции второго типа с дешифратора

128 логическим умножением.

Одновременно с записью адреса в буферный регистр 8 в блоке 10 по сиг" налу с формирователя 144 взводится триггер 139 запроса, сигнал с которого через командно-запросный выход

53-3 блока 10 поступает на. первый запросный вход 58-I блока 13 приоритета.

В случае отсутствия более приоритетных запросов сигнал запроса с бло" ка 10 поступает на выход 59 блока 13 и далее на установочный вход 56-5 коммутатора 12 и на вход 54-2 запро" са блока 11, С выхода 57 коммутатора

12 адрес поступает на информационный вход 54-1 блока 11 и с информационного выхода 55-1 выдается в шину 26 адреса данных, Одновременно на за" просном выходе 55-2 блока 11 появляется сигнал запроса, который выдается в шину 27.

Работа блока 11 связи с памятью при выдаче адре=а ведется так же, как и при выполнении команды первого типа "Адрес программы".

Триггер 139 запроса сбрасывается по сигналу ответа, который с выхо" да 59 блока. 13 поступает на вход 52-7 подтверждения блока 10, Временная диаграмма обработки команды "Начать обмен" заканчивается, выдача тактовых импульсов с генератора 134 прекращается, С формирователя 144 выдается сигнал обнуления триггера 186,1. Сигнал обнуления образуется на формирователе 144 .по отсутствию сигналов с генератора 134 и коду операции с дешифратора 128. Сигнал обнуления с формирователя 144 вместе с. нулевым номером канала, выработанным на формирователе 144 по тем же условиям, что и сигнал обнуления выдаются на установочный выход 53-4 блока 10 и далее через установочный вход 50

5 узла 9 поступают на элемент И 183.1 и дешифратор 181 соответственно, Сигнал с выхода дешифратора 181 поступает на второй вход элемента И 183.1 и сбрасывает триггер 186.1, нулевой сигнал с которого поступает на управляющий выход 51 блока 9. С выхода

5I сигнал поступает на установочный вход 52-6 блока l0, где принимается в формирователь 144 и блокирует выда15 чу сигнала обнуления и нулевого номера канала.

В случае, если дешифрирована команда "Начать обмен" с косвенностью., необходимо произвести обращение .в onоперативную память за косвенным словом по адресу из полученной команды, Выполнение команды "Начать обмен" с косвенностью состоит иэ двух фаз.

В первой фазе принимается первое слово команды, содержащее адрес косвенного слова команды. Обращение за косвенным словом выполняется так же, как и команда первого типа "Адрес программы", Из оперативной памяти по шине 21 на вход 46 буферного регистра 7 поступает косвенное слово, которое с выхода 47 буферного регистра 7 подается на второй информацион» ный вход 52-2 блока 10 управления.

С второго информационного входа 52-2 косвенное слово записывается в регистр 124 через элементы И 118.1-.

118,36 и ИЛИ 120.1-120,36, открытые сигналом строба, сопровождающим косвенное слово. Косвенное слово.со49. держит номер запускаемого канала, номер внешнего устройства и алрес следующей команды. по номеру запускаемого канала в узле 9 запуска каналов взводится триггер 186,i работы, Установка триггера 186,i выполняется.так же, как и при выполнении команды

"Начать обмен" без косвенности. Номер внешнего устройства с выхода регистра 124 поступает на управляющий

50 выход 53-1 блока 10 управления. С управляющего выхода 53-1 номер поступает на управляющий третий вход

30-3 блока 1.i синхронизации обмена.

Для примера рассмотрим запуск блока

1,1 синхронизации обмена.

С управляющего входа 30-3 блока

1.1 номер внешнего устройства записывается на регистр 103, 1

173

5859 . 26

Адрес программы с регистра 124 команд выдается на командно-запросный. выход 53-3 блока 10 и далее на первый командный вход 42-2 регистра 5. С выхода 43 регистра 5 адрес поступает на информационный вход

48-2 буферного регистра 8 и с адресного выхода 49-1 буферного регистра

8 на информационный вход 56-2 коммутатора 12, открытого по установочному входу 56-5 сигналом с выхода 59 блока 13 приоритета, С выхода 57 коммутатора адрес поступает на информационный вход 54-1 блока 11 и с информационного выхода 55-1 блока

11 выдается на выходную шину 26 адреса данных, Одновременно с записью адреса с регистра 5 в буферный регистр 8 взводится триггер 139 запроса, сигнал с которого через командно-запросный выход 53-3 блока 10 поступает на первый запросный вход. 58-1 блока 13, сигнал с вых6да 59 которого поступает на блоки 12 и 11 на установочный и запросный входы 56-5 и 54-2 соответственно. Так же, как и для команды "Адрес программы", одновременно с выдачей на буферный регистр 8 адрес с выхода 43 регистра 5 поступает на второй информационный вход 40-2 узла 4, где инкрементируется, и с выхода 41 узла 4 поступает на второй информационный вход 36-2 блока 2. В блоке 2 адрес с второго информационного входа 36-2 через элементы И 169,1-169,20 и ИЛИ 171,1"

171.20 записывается в память 172, Выработка всех управляющих сигналов при этом выполняется так же, как и для команды "Адрес программы".

Следующей выполняемой командой является команда третьего типа "За" пись", Она поступает с выхода 47 буферного регистра 7 через второ" информационный вход 52,-2 блока 10 управления и элементы И 118,1-118.36 и 120,1-120.36 на регистр 124 команд, Команда третьего типа всегда с косвенностью. Код операции внешнего устройства и управляющие признаки из регистра 124 команд заносятся в управляющее слово запускаемого ка" нала, Номер канала из команды с pe" гистра 124 постугает на командно"за" .просный выход 53-3 блока 10 и далее: на второй запросный вход 44-2 блока

6 приоритета. В блоке 6 номер .канала с второго запросного входа 44"2

E.. через элементы ИЛИ 151.1-151,4 пос- . тупает на выход 45 блока 6 приоритета и с него на адресный вход 36"4 блока 2,. где определяет номер управляющего слова, в которое производится запись.

Адрес косвенного слова с регистра 124 передается. в блок 11 связи

10 с памятью через регистр 5, буферный регистр 8, коммутатор 12 так же, как и при выполнении обращения за косвенным словом команды "Начать обмен" с косвенностью, С информационного выхода 55-1 блока 11 адрес . поступает на выходную шину 26 адреса данных. Одновременно с записью s управляющее слово канала код операции внешнего устройства с регистра

20 124 поступает на управляющий выход

53-1 блока 10 и с него на управляющий вход 30-3 блока 1.1 синхронизации обмена и далее на регистр 102.

Косвенное слово с выхода 47 буферного регистра 7 поступает на второй.информационный вход 52-2 блока

10 и через элементы И 118.1"118,36, и ИЛИ 120,1-120,36 записывается на регистр 124., Косвенное слово содер"

30 жит адрес данных - адрес начала массива обмена в оперативной памяти и размер массива в байтах (количество байтов). Адрес данных и количество. байтов записываются в управляющее слово запускаемого канала, так же,.

35 как и номер внешнего устройства при выполнении команды "Начать обмен", Одновременно с записью адреса данных и количества байтов в блок 2: сигналом запуска с.выхода формирователя 126 осуществляется запуск блока 1.1 синхронизации обмена на выполнение операции ввода-вывода.

Сигнал запуска на формирователе 126 образуется из сигнала с выхода де4S шифратора 128, указывающего на при" ем косвенного слова команды третьего типа, и сигнала с выхода генератора 134 логическим умножением.

На этом временная диаграмма отработ"

50 ки команды третьего типа заканчива" ется,, По сигналу запуска с управляюще", го входа 30-3 блока 1.1, поступающему на формирователь 105, начина"

55 ется взаимодействие с внешним устройством, Формирователь 105 сигналов интерфейса представляет собой коибинацион1735859 28 ную схему из элементов И, ИЛИ, НЕ, на которой вырабатываются сигналы интерфейса. На входы формирователя

105 поступают сигналы от внешнего устройства, код операции с регистра 102 кода операции и сигнал со схе мы 104 сравнения адресов, Из этих сигналов в формирователе l05 в соответствии с известным алгоритмом формируются сигналы установки и сброса триггеров 116.1-116,6, с которых сигналы интерфейса через усилители 117.1-117.7 выдаются к внешнему устройству, На. Формирователе вырабатываются сигHBJlbt установки и сброса триггеров 116,1-116,6 сигналов интерфейса РАБ-К, РВБ-К, ВБР"К, АРР-К, УПР-К, EJll(-К, На Формирователе 105 также образуется признак состояния, поступающий через усилитель 109.2 на управляющий выход 31»2 блока 1.! и далее на вход 52-4 состояния блока 10.

С входа 52"4 состояния признак состояния поступает на формирователь

126..Признак состояния является ло" гической суммой сигнала УПР-А с интерфейсного входа 30-2 блока 1.1 сигнала несравнения адресов со схемы 1:04, По включению питания сигналом с выхода формирователя 105 взводится триггер 1l6,1 РАБ-.К, Взаимодействие с внешним устройст вом начинается с выполнения по-.) следовательности начальной выбор» ! ки, В формирователе 105 вырабатывается сигнал установки триг" гера 116,4 АДР"К. По этому же сиг" налу на интерфейсный выход 31-3 блока 1.1 с регистра I03 через элементы

И 112,1-112,9, ИЛИ 114,1-114,9 и уси лители 117,8-117.17 выдается номер внешнего устройства. Затем с формирователя 105 взводятся триггеры 116, и 116,3 РВБ-К, ВБР-К и через усилители 1 17.2 и 117,3 состояния триггеров выдаются на интерфейсный выход, 31-3 блока 1,1 и далее на выходную интерфейсную шину 25,1. По сигналу

РАБ-А, поступающему по шине 20"1.на интерфейсный вход 30-2 блока 1,1 и далее на Формирователь 105, на Формирователе вырабатывается сигнал обнуления триггера 116.4. На интерфейс ный вход 30-2 с шины 20-1 поступает номер внешнего устройства, который с входа 30-2 поступает на схему 104 сравнения адресов, на другие входы которой с регистра 103 поступает ! номер устройства. В случае совпадения номеров сигнал на выходе схемы

104 равен нулю и начальная выборка продолжается, В противном..случае она прекращается. В оперативную память записывается слово состояния запущенного канала. По .сигналу с

1О выхода схемы 104 через элемент ИЛИ 88 взводится триггер 89 запроса, сигнал с которого через усилитель 109.1 поступает на информационный выход 31-1 блока 1.1 синхронизации обмена и с него через первый вход 44-1 запроса блока 6 приоритета на элемент И

148,1, Если блок 10 управления не занят отработкой текущего запроса, то сиг

2О нал на выходе элемента ИЛИ 1 35 равен нулю, Этот нулевой сигнал с команд. но-запросного выхода 53-3 блока 10 поступает на второй вход 44-2 запроса блока 6 и через инвертор 147.1 разрешает прохождение запроса блока 1.1 через элемент И 148.1. Сигнал с выхода элемента И 148,1 поступает на выход 45 блока 6 и далее на вход

30-4 подтверждения блока 1.1, Сигнал входа 30-4 подтверждения поступает на вход управления третьим сос- тоянием буферных усилителей 109.2109,11 и на вход установки в "0" триггера 89 запроса. На вход усилителей поступает аварийный байт состо35 яния из всех единиц с выходов элементов ИЛИ 115,1-115,9, на входы которых подается сигнал с выхода схе. мы .104 сравнения. Байт состояния с выхода буферных усилителей 109.3 109.1l поступает на второй выход

31-2 блока 1,1 и далее .на вход 52-4 состояния блока t0, С входа 52-4 состояния байт состояния поступает на

2 дешифратор 125, Признак состояния поступает на формирователь 144, Аварийный байт состояния дешифрируется на дешифраторе 125. Сигнал с выхода дешифратора 125 поступает на входы формирователей 126 и 144, . Одновременно с байтом состояния на вход 52"4 состояния блока 10 поступает запрос, по которому через эле" мент ИЛИ 130 запускается генератор .

134 и открываются элементы И 132;1

>> 132,9, на вторые входы которых пос-. тупают сигналы с первого информацион ного входа 52"1 блока 10, На этот вход с регистра 3 поступают поля уп29 1 равляющих сигналов и номера канала из управляющего слова работающего канала через элементы ИЛИ 133.1

133,9; они поступают в формирователь

144, Считывание управляющего слова с блока 2 памяти выполняется в соответствии с номером канала, поступающим на адресный вход 36-4 блока 2, Номер канала выдается с выхода 45 блока 6 приоритета, где он образуется на шифраторе 149 по сигналу запросов .блока l,l с выхода элемента И 148.1, Номер канала с выхода шифратора через элемент .ИЛИ 151,1-151,4. поступает на выход 45 блока 6 и далее на адресный вход 36-4 блока 2.

При получении аварийного байта состояния дальнейшее взаимодействие с внешним устройством прекращается.

На формирователе 126 по сигналу с дешифратора 125 вырабатывается сигнал отключения, который выдается на управляющий выход 53-1 блока 10 и .далее на управляющий вход 30-3 блока 1.1., .8 блоке 1,1 сигнал отключения поступает. на Формирователь,105 и инициирует последовательность отключе" ния от внешнего устройства; триггеры

116, 1 -. 116,3 сбрасываются, В оперативную память заяисывается слово состояния запущенного канала, которое содержит аварийный байт состояния, адрес программы и признак прерывания. Слово состояния записывается по адресу, равному номеру канала. Остальные разряды адреса дополняются нулями, Адрес формируется из номера канала, хранящегося в уп" равляющем слове запущенного канала, Номер канала поступает на адресный вход 48"1 буферного регистра 8 .с выхода 39 регистра 3. Слово состоя" ния канала формируется в буферном

:регистре 8;и содержит адрес программы из управляющего слова канала и байт состояния. Адрес программы пос- " тупает на адресный вход 48-1 буферного регистра 8 с выхода 39 регистра 3, байт состояния поступает на информационный вход 48-2 буферногорегистра 8 с выхода 43 регистра 5, На информационный вход 42-2 регистра 5 байт состо: яния поступает с командно-запросного выхода 53-3 блока 10. На этот выход байт состояния попадает с первого. информационного входа 52-1 блока 10, j

735859 30

По признаку состояния и сигналу с

11 дешифратора 125 в формирователе 144 образуется. сигнал, устанавливающий триггер 137 прерывания и триггер 139 : запроса, Запрос через командно-запросный выход 53-3 блока 10 поступает на первый вход 58-1 запроса блока 13, Сигнал с выхода блока 13 ппс10 тупает на установочный вход коммутатора 12 и вход запроса блока 11 связи с памятью, Сигнал прерывания с триггера 138 поступает на,выход 53-2 запроса. блока 10 и далее через выход- . ную .шину 28 в регистр прерываний центрального процессора, Сигнал с формирователя 144, устанавливающий триггер 137, поступает на установоч" ный выход 53-4 блока 10 и далее на.

20 установочный вход 50 узла 9. Одновременно с этим сигналом в узел 9 выдается номер работающего канала.

Номер канала поступает на дешифратор 181, сигнал с выхода которого

2 открывает элементы И 183.2 и 184,2, на вторые входы которых поступает сигнал установки. триггера 137 с входа 50 узла 9, По сигналаи с выходов элементов И. 183,2 и 1с4,2 сбрасывает.

30 ся триггер 186,2 работы канала и взводится триггер !87.2 прерывания канала, Сигналы.с выходов тригге" ров 186,2 и 187.2 через выход 51 узла 9 поступают на вход 52-6 блока 10 и далее в формирователь 144, 35 где образуются сигналы сброса триг" геров 137 и 139, Триггеры 137 и 139 сбрасываются, сдвиг генератора 134 прекращается, отработка аварийного байта состояния заканчивается.

4© Начальная выборка при сравнении номеров внешних устройств продолжается выдачей кода операции с регист; ра 102 кода операции .блока 1,1 через элементы И 111 1-111.9, открытые

45 сигналом с выхода формирователя 105 через триггеры 1.16, через элементы

ИЛИ 114.1 - 114.9 и усилители 117.8:117.1.7 на третий выход 31"3.блока

1.1. Код операций сопровождается

50 сигналом УПР-К с усилителя 117,5, на который он поступает с триггера

116-,5, установленного сигналом с вы-. хода формирователя 105. В. ответ на код операции на йнтерфейсный вход .у 30-2 блока 1.1 от внешнего устрой-. ства поступает байт состояния, который записывается на регистр 107. бай" . та состояния по сигналу УПР-,4, .:

l 735859 32

По сигналу УПР-А на формирователе 105 вырабатывается признак состояния, который поступает на элемент

ИЛИ 88 и устанавливает триггер 89 запроса. Эапрос через усилитель 109, поступает на информационный выход

31-1 блока 1.1 и далее в блок 6 приоритета. Запрос по байту состояния внешнего устройства отрабатывается так же, как и запрос по несравнению номеров устройства. Если байт состояния, поступивший на дешифратор 125 байта состояния, не нулевой, то обмен с устройством заканчивается, слово состояния канала записывается в оперативную память, а в блоке 1,1 выполняется отключение от интерфейса, Если байт состояния равен нулю, то по сигналу с дешифратора 125 в формирователе 126 вырабатывается сиг" нал продолжения операции ввода-вывода и выдается на управляющий выход

53-1 блока l0, с которого поступает на управляющий вход 30-3 блока 1,1.

Сигнал с управляющего входа поступает на формирователь 105 и вызывает продолжение операции обмена, Одно- временно с блока 2 памяти с выхода

37 на регистр 3 считывается управляющее слово канала так же, как и при отработке аварийного байта состояния.. С регистра 3 номер канала и управляющие признаки через первый информационный вход 52-1 блока 10 и элементы И 132.1-132.9 и ИЛИ 133.1-!

33.9 поступают в формирователь 144, Адрес данных с регистра 3 с выхода

39 поступает на адресный вход 48-1 буферного регистра 8 и первый информационный вход 40-1 узла 4, C входа 40-1 узла 4 адрес данных через элементы И 173.1-173.20 и ИЛИ 177.1-177,20 поступает на сумматор

180, где инкрементируется на. единицу. С выхода сумматора 180 адрес данных заносится в УСК через элементы И 169,21-169,41 и ИЛИ 171.21171.4-1, Сигналы, открывающие элеиенты И 173 и ИЛИ 171, и инкремент, поступают с командно-запросного выхода 53-3 блока 10, где они выраба тываются-на формирователе 144, После того, как адрес данных модифициро" ван и записан в память. 172, модифицируется поле l Á, размер массива уменьшается на 4, Размер массива с регистра 3 через элементы И 175,1175,12.и ИЛИ 177,1-177,12 поступа1О ет на сумматор 180, на второй вход которого с входа 40-3 модификации уз ла 4 поступает код четырех с командно-запросного выхода 53-3 блока 10 управления, где вырабатывается в формирователе 144, Код четырех выдается также на управляющий выход 53-1 блока !О управления и поступает на управляющий вход блока 1.1 синхронизации обмена, где записывается в счетчик 82. Размер массива, уменьшенный на четыре, с выхода сумматора 180 поступает йа второй информационный вход 36-2 блока 2. Через элементы И 169.41-169,52 и ИЛИ 171,41 - 171 52 размер массива заносится в память 172, Одновременно размер массива поступает на элемент ИЛИ 178. Если массив исчерпан, то сигнал на выходе элемента ИЛИ 178 равен нулю. Этот сигнал инвертируется на элементе НЕ

179 и записывается в управляющее слово канала в поле признака "Конец обмена". При следующем запросе блока

1.1 синхронизации обмена этот признак будет выдан в блок 1,1 на формирователь 105, где по нему будет сформирована последовательность окончания.

Одновременно с модификацией адреса данных, предыдущее значение адреса с адресного выхода 49-1 буферного регистра 8 поступает на первый адресный вход 56-1 коммутатора 12. В блоке 1О управления взводится триггер 139 запроса, который через блок

13 приоритета поступает на вход 56-5 коммутатора 12 и в блок 11 связи с, памятью на вход 54-2. Одновременно с взведением триггера 139 запроса номер канала, поступающий в блок 10 управления с регистра 3 с выходов элементов ИЛИ 133,6-133.9, записывается в буферный регистр 140 номера ка нала через элементы И 145.1-145.4 и ИЛИ 146,1 " 146,4, Элементы И 145,1

145.4 открыты сигналом с входа 52-7 подтверждения блока 10, на который сигнал поступает с выхода 59 подЯ тверждения блока 13, Этим же сигналом устанавливается триггер 142 занятости регистра l40 номера канала, Сигнал с прямого выхода триггера .

142 занятости поступает на элементы И 143,1-143,4, на вторые входы которых поступают сигналы с выхода дешифратора 141 номера канала, связанного с выходом регистра 140, Ин"

173 версный выход триггера 142 блокирует запуск генератора 134 и прием кода в регистр 124 команды сигналом с выхода элемента И 123, так как с буферного регистра 7 поступает не команда, а слово данных для блока 1,1 синхронизации обмена. Строб, сопровождающий слово данных с второго входа блока 10 управления, поступает на третьи входы элементов И

143,1-143.15. На выходе элемента И

143. 1, открытого сигналом с. выхода дешифратора 141, появляется сигнал ,строба, который с управляющего выхода 53-1 блока 10 поступает в блок

1,1 синхронизации обмена, выдавший запрос с байтом состояния, на управляющий вход 30-3, Строб сопровож дает слово данных с выхода 47 буферного регистра 7. В блоке 1 ° 1 синхронизации обмена слово с информационного входа 30-1 блока записывается в регистр 106 по стробу, сопровождающему слово, поступающему на вход управления записью регистра 106 приема.

Одновременно через элемент ИЛИ

,83 взводится триггер 84 наличия ин.формации на регистре приема. Выход триггера 84 через элемент И 85, открытый .сигналом с инверсного выхода триггера 92, стробирует перепись слова данных с регистра 106 приема на регистр 108 выдачи. Байт данных с регистра 108 через элементы И 113, 1113,9 и ИЛИ 114,1-114,9 и усилители

117,8-117,17 поступает на интерфейсный выход 31-3 блока 1,1 и с него на шину 25-1, Сигнал с выхода элемента

И 85 взводит триггер 92 наличия информации на регистре 108, сигнал с инверсного выхода которого закрывает элемент И 85. Сигналом с триггера 92 через элемент И 99, открытый сигналом ИНФ-.А с интерфейсного входа 30"2 блока 1.1 и кодом операции "Запись" с регистра 102. через элемент ИЛИ 95, взводится триггер 96 ИНФ-К. Сигнал

ИНФ-К через усилитель 117.7 выдается на интерфейсный выход, 31-3 блока 1.1 и далее на внешнее уст" ройство по шине 25-1. Сигналом с выхода элемента И 101, на вход которого поступает сигнал ИНФ-А с интер" фейсного входа 30-2 блока 1, 1 и сигнал с инверсного выхода триггера 96, осуществляется сдвиг счетчика 82 и сдвиг регистра 108 выдачи через эле-

5С59- 34 мент И 97, выход которого соединен с входом сдвига регистра 108 выдачи, На выходные усилители 117.8-117.17 через элементы И 1 13. 1- 113 .9 и ИЛИ

114,1-I14.9 выдается новый байт данных с регистра 108 выдачи. Выдача байтов данных продолжается до тех пор, пока на выходе счетчика 82

10 не появится сигнал, указывающий, :что на счетчике 82 нулевое значение.

Этот сигнал через элементы И 90 и

ИЛИ 91 сбрасывает триггер 92, Регистр 108 выдачи свободен для прие15 ма нового слова данных., которое находится на регистре 106 приема, Как только первое слово данных переписывается из регистра 106 приема на регистр 108 выдачи и триггер 84 сбрасывается сигналом с выхода. элемента

И 85, взводится триггер 89 запроса сигналом с инверсного выхода триггера 84 через элементы И 86 и ИЛИ 88.

Сигнал запроса с информационного выхода 31- 1 блока 1. 1 поступает на первый вход 44-1 запроса блока 6,,По сигналу с выхода 45 блока 6 с блока 1,1 с управляющего выхода 31-2 в блок 10 выдается запрос с нулевым признаком состояния.

В блоке 6 по,этому запросу Формируется номер канала, по которому с блока 2 на регистр 3 считывается управляющее слово запускаемого канала.

По адресу данных с регистра 3 через

35 буферный регистр 8, коммутатор 12 и блок 11 производится обращение в оперативную память по шине 26 так же, как и при отработке запроса с нулевым байтом состояния, Слово данных

40 с буферного регистра 7 записывается в регистр 106 блока 1,1 через информационные выход и вход 47 и 30"1 соответственно, Первое слово данных с регистра

106 приема переписывается на регистр

108 выдачи, в счетчике 82 восстанавливается исходное значение. Операция записи продолжается; По освобож50 дению регистра 106 в блок 6 приоритета выдается очередной запрос данных, Обмен продолжается до тех нор, пока не исчерпывается размер массива.

При исчерпании массива все разряды

5 поля количества байтов становятся нулевыми и на выходе элемента НЕ 179 появляется сигнал, который записывается в управляющее слово канала в

I 1.

/ поле признака "Конец обмена

35 Е7

При очередном обращении за дан" ными этот признак выдается в блок

1,! синхронизации обмена, где поступает в формирователь 105. Ло этому признаку во внешнее устройство выдается сигнал УПР-К с триггера

116,5 через усилитель 117.5 и выход

31-3, Обмен данными заканчивается и внешнее устройство передает в блок

1.1 синхронизации обмена конечный байт состояния, который записывается в регистр 107 интерфейсного входа 30-2 блока 1,Е, С блока 1.1 синхронизации обмена в блок 6 выдается запрос, который отрабатывается аналогично запросу с нулевым байтом состояния

В блок 1,1 синхронизации обмена в ответ на конечный байт с блока 10 с управляющего выхода 53-1 поступает сигнал отключения, который вырабатывается на формирователе 126, По сигналу отключения в блоке 1,1 иници" ируется последовательность окончания, После успешного завершения команды третьего типа при отработке запроса с конечным байтом состояния в блоке

10 управления формируется запрос за следующей командой. Адрес программы с. регистра 3 через буферный регистр

8, коммутатор 12 и блок EE связи с памятью поступает на шину 26 адреса данных и далее в оперативную память.

По адресу считывается команда второ"

ro типа "Остановить обмен", Это команда без косвенности, по ней сбрасывается триггер 186.2 работы запущенного. канала, Если в команде присутствует признак программно-управляемого прерывания, то после Окончания выполнения команды в оперативную память будет записано слово сос,тояния канала и в центральный процессор выдается прерывание с триггера 137.

Выделенные селекторные каналы

14,1-14,п содержат, кроме блоков

i5,1-15,п синхронизации обмена, блок

16.i управления каналом, счетчики

17.1-17.а и 18,1-18.п адреса и количества байтов соответственно и буферные усилители 19,1-19,п.

Работа выделенного канала по командам первого и второго типов происходит так же, как и для остальных каналов. Однако адрес данных и количество байтов с регистра 124 команд записываются не в управляющее слово

3585 36 канала в памяти 172, а в счетчики

Е7 и 18, Рапись адреса данных и количества байтов в счетчики 17 и 18 производится при отработке косвенного слова команды третьего типа. Ад- рес данных и количество байтов, по" ступившие на регистр 5 ввода с блока

10 управления с регистра 124, с выхода 43 регистра 5 поступают на вход 60-1 селекторного канала 14,E и с командного входа 60-1 на входы

77-2 и 78-2 счетчиков 17 и 18, Прием адреса данных и количества байтов в счетчики 17.1 и 18,1 производится по сигналу строба записи, поступаю-, щему на входы 77-1 и 78-1 счетчиков

17 и 18- с .входа 65-1 строба.

Строб записи на стробирующий вход

65-! поступает с командно-запросного выхода 53-3 блока 10, где он образуется на формирователе 144 из но" мера канала и сигнала генератора 134 логическим умножением. Счетчик 18 считает на уменьшение, а счетчик 17на увеличение, Блоки 15, 1-15.п синхронизации обмена каналов 14,1-!4.п аналогичны блокам 1.1-1.m, однако буферные усилители 110.1-110,37 и 109,2-109,11 находятся постоянно в открытом сос" тоянии. Управление выдачей данных в коммутатор Е2, на регистр 5 ввода и в блок 10 управления осуществляется в блоке 16 развязки. При отработке 5 запроса с байтом состояния запрос с управляющего выхода 74-2 блока, 15 поступает на управляющий вход

75-2 блока 16 и через элемент

И 161, открытый сигналом состояния, 40 с управляющего входа 75-2 поступает в блок 6 приоритета, По сигналу ответа, поступающему с выхода 45 блока 6 на вход 61 подтверждения канала 14,1 и далее на первый вход 75-3 под4g тверждения блока 16, открываются буферные усилители 158,1-158,11 и байт состояния с признаком состояния и запрос выдаются с выхода 76-! состояния блока 16 на выход 70 канала 14,1

Я и далее на вход 52-4 блока EO. Сигнал ответа через элемент ИЛИ 167 поступает на выход. 76-6;подтверждения блока 16 и далее на вход 73-4 подтверждения блока 15, где обнуляет триггер 89 запроса. В остальном отработка байта состояния вы " полняется так же, как и в остальных каналах.

1735859

При отработке запроса данных элемент И 161 закрыт отсутствием сигнал0 состояния с управляющего входа 75-2 блока 16, элемент И 162 открыт сигналом с инвертора 163, и =aпрос с выхода элемента И 162 выдается на вход 76-4 запроса блока 16 и через выход 69 запроса канала 14.1 поступает на второй вход 58-2 запроса блока 13. При этом обращения в блок

10 управления не проис.;олит.. . По запросу в блоке 13 вырабатывается сигнал ответа, который с выхода

59 блока 13 через второй вход 66 под" тверждения канала 14,1 поступает на второй вход 75-4 подтверждения блока

16, где открывает буферные усилители

160,1-160,36 и 19. Через усилители

160,1-160,36 на коммутатор 12 поступает слово данных при записи в оперативную память, через усилители 19, в коммутатор 12 поступает адрес данных со счетчика 17 адреса, Сигнал с выхода 59 блока 13, поступающий на второй вход 75-4 подтверждения блока

16 через элемент ИЛИ 167, выдается на выход 76-.6 подтверждения блока 16 и далее на вход 73-4 подтверждения блока 15, где обнуляет триггер 89.

После того, как.триггер 89 сбрасывается, сигнал ответа с блока 13 приоритета становится равным нулю, формируется задний фронт сигнала ответа длительностью один такт синхронизации на элемент И 165, на вход которого поступает инвертированный сигнал ответа с элемента НЕ 164 и задержанный сигнал ответа с выхода

D-триггера 166, По заднему фронту ответа происходит сдвиг счетчиков

17 и 18 адреса и количества байтов, Размер массива, хранящийся в счетчике 18, задан в словах. Когда массив полностью исчерпан, значение счетчика 18 становится равным нулю, на- выходе 79 окончания счета появляется сигнал, аналогичный сигналу

"Конец обмена".с выхода элемента

НЕ 179. Сигнал окончания счета с выхода 79 счетчика 18 врез управляющий вход 73-3 блока 15 синхронизации обмена поступает на формирователь 105 и инициирует выполнение последовательности окончания, Запрос с конечным байтом состояния отрабатывается так же, как и для обычных каналов.

Блок 15 синхронизации обмена формирует все последовательности для селекторного канала, в том исле отрабатывается режим "Внимание", При

5 отработке этого режима Формируется запрос по состоянию, который выполняется так же, как.и запрос с конечным байтом состояния, В дополнение

10 к этому формируется слово состояния канала, к которому происходит обращение. В это слово заносится принятый байт состояния и номер активного устройства.

Устройство для управлеНия вводом15 выводом обеспечивает взаимодеиствие с внешними устройствами, имеющими высокий темп обмена за счет введения выделенных селекторных каналов.

20 Пройускная способность выделенных каналов существенно увеличивается по сравйению с остальными каналами устройства за счет организации непосредственного обращения с бло2д ков синхронизации обмена этих каналов в узел связи с памятью, ми.нуя блок управления, имеющий большое время обслуживания запросов. Вместе с тем для выполнения команд первого

30 и второго типов, анализа байтов состояния используется общее оборудование устройства в блоке управления, так как эти действия не являются критичными по времени отработки, l

35 Предложенное решение является эффективным, более чем в 2 раза по сравнению с прототипом увеличивает пропускную способность каналов и сохраняет для выделенных селекч орных

40 каналов все возможности по гибкому программированию обменов с внешними .устройствами.

Применение устройства в составе вычислительной машины позволяет су4S щественно увеличить объем .внешней памяти за счет подключения магнитных дисков большой емкости, имеющих высокий темп обмена,.сохранив при этом то же программное обеспечение благо,".

Я1 даря полной совместимости .выделенных и обычных каналов устройства.

Формула изобретения

Я Устройство для управления вводомвыводом, содержащее m блоков синхро,низации обмена, блок памяти, исполнительный регистр, узел модификации, 39 173 регистр ввода, первый блок приоритета, первый и второй буферные регистры, узел запуска каналов, блок управления, блок связи с памятью, ин-! формационные. входы блоков синхронизации обмена соединены с выходом первого буферного регистра, интерфейсные входы блоков синхронизации обмена соединены с входными интерфейсными шинами устройства, информационные выходы блоков синхронизации обмена соединены с информационным входом регистра ввода и первым входом запросов первого блока приоритета, управляющие выходы блоков синхронизации обмена соединены с входом состояния блока управления, интерфейсные выходы блоков синхронизации обмена соединены с выходными интерфейсными шинами устройства, первый информационный вхор блока памяти и первый информационный вход узла модификации подключены к выходу регистра ввода, выход первого блока приоритета подключен к управляющему входу регистра ввода, адресному входу блока памяти и входам подтверждения блоков синхронизации обмена, выход блока памяти соединен с информационным входом исполнительного регистра, выход которого соединен с вторыми информационными входами блока памяти и узла модификации, выход которого подключен к третьему информационному входу блока памяти, первый выход блока управления соединен с управляющими входами блоков синхронизации обмена, второй выход блока управления является выходной шиной запроса в центральный процессор устройства, третий выход блока управления соединен с вторым входом запросов пер.вого блока приоритета, первым командным входом регистра ввода, четвертый выход блока управления подключен к установочному входу узла запуска каналов, выход которого сое" динен с установочным входом блока управления, первый информационный вход которого и второй .командный вход регистра ввода соединены с выходом первого буферного регистра, информационный вход которого подключен к входной шине данных устройства, входная шина строба от центрального процессора устройства соединена с входом стробирования блока управления, входная шина команды устройст5Р59 . ц0 ва подключена к командному входу бло-, ка управления, информационный выход блока связи с памятью соединен с выходной шиной адреса данных устройства, выход запроса блока связи с памятью соединен с шиной запроса в оперативную память. устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены коммутатор памяти, второй блок приоритета и п селекторных каналов, причем адресный вход второго буферного регистра подключен к выходу исполнительного регистра, информационный вход - к выходу регистра ввода, адресный и информационный выходы второго буферного регистра соединены с первыми адресным и информащ ционным входами коммутатора памяти, к вторым информационному и адресному входам которого подключены адресные и информационные выходы п селекторных каналов соответственно, к управляющему входу коммутатора памяти и к входу запроса блока связи с памятью подключен выход второго блока приоритета, выход коммутатора памяти соединен с информационным входом блока связи с памятью, первый вход запроса второго блока приорите а, управляющий вход исполнительного регистра, вход модификации узла модификации и управляющий вход блока памяти соединены с третьим выходом

З5 блока управления, второй вход запросов второго блока приоритета подключен к выходам запросов п селекторных каналов, выходы запроса состояния которых соединены с информационным входом регистра ввода и первым входом запросов первого блока приоритета, выходы состояний селекторных каналов подключены к входу состояния блока управления, вход под- тверждения и второй информационный вход которого соединены с выхором второго блока приоритета и исполнительного регистра, командные входы и селекторных каналов соединены с .Я выходом регистра ввода, первый и второй входы подтверждения п селекторных каналов подключены соответственно к выходам первого и второго блоков приоритета, информацион 5 ные входы и селекторных каналов соединены с выходом первого буферного регистра, первый и второй управляющие входы п селекторных каналов под-, - - 1

Вход

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17-1. 17-2 18

Выход

1 О 0 1 О 1» О О 1» * * з. * О 1 1. О О

2 О О 1 0» * .* * *» * * i 1 f 1 *» 1

3 О .1 0 О * * 1 О О 1 * .* О * О 1 . О *

4 Q p 1 p * * Q 1 Q . * 1 * * p . * Q *

О 1 О О * * О О 1 .* * * * 0» 0 * *»

6 О О 1 О» * О О I » * * * 0 " 0 1 О *

7 . 0 О 1 0 * * О О, 1» =" » * О * 1 * * О

Я .0 1 0 О 1 * О. 1 0 1:,* 0 * О .1 * *

9 1 О О, О 1 * О 1 О * 1 * * О * О 1 P *

10 0 -О 1 0 *» О 1 О» 1» .* * * О I 0»!! О О 1 О * * Î P 1 *. * * * e

О О 1 О * * 1 О О 1 * * * О * О.,1 * *

1 О *

1 О 13 О О 1 О *

0 1 О О

* * j» *

1 * i 8 * 0

* * * *»

* * .1 О *

О * * * * *» * 1. 1 О * О.

14 О О 1 О .*

I и

15 О О О !» О * * * i * * О 1 О *

16 О О О 1 * 1 0 .1. » * * 1 j. Ф * О О

17 1 О О О 1 * 1 О * * * * 0 О * О О О

Ц!

173 ключены к первому и третьему выходам блока управления, интерфейсные входы и выходы и селекторных каналов соеди" нены с входными и выходными интерфейсными шинами устройства, при этом, . каждый селекторный канал содержит блок синхронизации обмена, блок раз" вязки, счетчик адреса, счетчик количества байтов, буферный усилитель, при этом в селекторном канале ин-. формационный вход блока синхронизации обмена соединен с информационным вхо.дом селекторного канала, интерфейсный вход блока синхронизации обмена подключен к интерфейсному входу селекторного канала, управляющий вход

-блока синхронизации - к,первому управляющему входу селекторного канала, вход подтверждения блока синхронизации обмена соединен с выходом под. тверждения блока развязки, информационный и управляющий выходы блока синхронизации обмена соединены соответственно с информационным и управ" ляющим входами блока развязки, первый вход подтверждения которого подключен к первому входу подтверждения се"

5Р59 т1екторного канала, второй вход подтверждения блока развязки соединен с вторым входом подтверждения селекторного канала, выходы состояния, запроса состояния, информационный выход и выход запроса блока развязки соедине" ны с одноименными выходами селектор" ного канала соответственно, выход

1О сдвига блока развязки подключен к входам сдвига счетчика адреса и счетчика количества байтов, информационные входы которых соединены с вторым управляющим входом-селекторного каналА, к командному входу которого подключены управляющие. входы счетчика адреса и счетчика количества байтов, выход счетчика адреса соединен с информационным входом буферного усили2О теля, управляющий вход которого соединен с вторым входом подтверждения селекторного канала, выход буферного усилителя подключен к адресному выходу селекторного канала, выход счетчика количества байтов соединен с управляющим входом блока синхро" . низации обмена, Та бли ца

44

1735859

Таблица 2

Вход

2 3 4 5 6 с

Выход

1 9 10 1 1 12

0 0 1 0 0 0 1 -" * * * *

0 0 0 1 0 0 1 * *

О О 1 О * * 1 0 0 0 1

0 0 1 0 * * 0 1 1 1

О 0 0 * * *

0 р 1 0 О 1 0 * - * * *.1735859

1 735Г59 лакея

1735859

1735859

j-ф

Ю

5И к

44- z ж-,гв

1735859

1735859

1735859

Составитель К,Кухаренко

Редактор И,Шмакова Техред М, b Корректор С,Шекмар

Заказ 1817 Тираж Подписное

ВИИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж 35, Раушская наб. ° д 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101