Преобразователь синусно-косинусных сигналов в последовательность импульсов

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения достоверности и быстродействия в 1. преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй усилители, первый и второй выпрямители, резистивный делитель напряжения, блок ключей, первый компаратор, первый триггер, блок управления, формирователь выходных импульсов , первый токоограничивающий элемент , введены второй компаратор, второй токоограничивающий элемент, второй триггер , первый и второй формирователи уровней . С целью повышения достоверности в преобразователь введены блок индикации сбоев и элемент равнозначности, а в каждый из компараторов введены токоограничивающий элемент и ключ. Преобразователь формирует две последовательности импульсов в функции перемещения, смещенные по фазе относительно друг друга на +. 90° в зависимости от направления перемещения. 6 з.п.ф-лы, 6 ил. сл с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 М 1/30

ГОСУДАРСТВЕН.АЛЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР. ОПИСАНИЕ. ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

° (21) 4420004/24 (22) 01.02.88. (46) 30.05.92. Бюл. М 20 (71) Всесоюзный научно-исследовательский и конструкторский институт средств измерения в машиностроении (72) В.Л. Романов (53) 681.325(088.8) . (56) Авторское свидетельство СССР ЬЬ

1381705, кл. Н 03 M 1/30. 1986.

Авторское свидетельство СССР ЬЬ

1309310, кл. Н 03 М 1/30, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ СИНУСНО-КОСИНУСНЫХ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТЬ ИМПУЛЬСОВ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения достоверности и быстродействия в

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровйм вычислительным устройством.

Целью изобретения является повышение достоверности и быстродействия преобразователя.

На фиг.1 и 2 представлена структурная схема преобразователя; на фиг;3 — схема формирователя уровня; на фиг.4 — схема формирователя выходных импульсов; на фиг.5 — схема блока индикации сбоев; на фиг.6 — временная диаграмма работы преобразователя.

Преобразователь содержит первый 1 и второй 2 усилители, первый 3 и второй 4

„„5Lj „„1737731 А1 преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй усилители, первый и второй выпрямители, резистивный делитель напряжения, блок ключей, первый компаратор, первый триггер, блок управления, формирователь выходных импульсов, первый токоограничивающий элемент, введены второй компаратор, второй токоограничивающий элемент, второй триггер, первый и второй формирователи уровней. С целью повышения достоверности в преобразователь введены блок индикации сбоев и элемент равнозначности, а в каждый из компараторов введены токоограничивающий элемент и ключ. Преобразователь формирует две последовательности импульсов в функции перемещения, смещенные по фазе относительно друг друга на + 90 в зависимости от направления перемещения.

6 з.п.ф-лы, 6 ил. выпрямители, резистивный делитель 5 напряжения, блок 6 ключей, первый 7 и второй

8 компараторы, первый 9 и второй 10 триггеры, блок 11 управления, первый 12 и второй 13 формирователи уровней, формирователь 14 выходных импульсов, первый 15 и второй 16 токоограничивающие элементы, элемент 17 сравнения, блок 18 индикации сбоев. Компараторы 7 и 8 содержат ключи 19 и токоограничивающие элементы 20, Выпрямители 3 и 4.содержат инверторы 21, ключи 22 и 23 и токоограничивающие элементы (резисторы) 24, 25 и 26.

Блок 11 управления содержит генератор 27 импульсов, элемент 28 3 И-2 ИЛИ, сдвигающий регистр 29, формирователь 30 импульсов, элементы И 31 и 32. элементы И-НЕ 33, 1737731

34, Формирователь 12 (13) уровней содер- жит триггер 35 и элемент 36 сравнения.

Формирователь 14 выходных импульсов содержит элементы 37-39 сравнения, инверторы 40 и 41, элементы 42 и 43 2И-2ИЛИ-НЕ, триггеры 44 и 45. Блок 18 индикации сбоев содержит компараторы 46 и 47, элементы 48 и 49 сравнения, элемент И 50, триггер 51, индикатор 52, шину 53 сброса, Формирователь 30 импульсов (фиг.2) содержит интегрирующий элемент 54 и элемент ИЛИ-НЕ 55.

Преобразователь работает следующим образом.

При первоначальном включении заполняются два смежных бита реверсивного сдвигающего регистра 29, а остальные биты обнуляются (цепочки первоначального заполнения сдвигающего регистра на чертежах не показаны). Это вызывает включение двух смежных ключей блока 6 и подачу на компараторы 7 и 8 некоторого напряжения.

Преобразователь приходит в рабочее состояние, его дальнейшая работа .определяется состоянием входных сигналов.

Входные сигналы, соответствующие синусу и косинусу измеряемой величины, поступают на входы усилителей 1 и 2 и усиливаются ими. С выходов усилителей 1 и

2,через управляемые инверторы 21 выпрямителей 3 и 4 сигналы поступают на начальную и конечную точки резистивного делителя 5. Управление инверторами 21 выпрямителей 3 и 4 выполняется с помощью ключей 22 и 23, Инвертор 21 выпрямителя 3 преобразует отрицательную полуволну сигнала, а инвертор 21 выпрямителя 4 — положительную, в результате чего потенциал . начальной точки резистивного делителя 5 всегда выше потенциала конечной его точки. Устойчивым положением преобразователя является такое, когда потенциалы двух смежных точек реэистивного делителя 5, подключенных ключами блока 6 к входам компараторов.7 и 8, имеют разные Знаки.

При этом один иэ компараторов 7 или 8 (в конкретном случае 7) оказывается включенным (на выходе логическая единица), а второй (8) выключенным. Такое состояние соответствует покою (постоянству входных сигналов), а сигналы А и В {фиг.6) на выходе преобразователя не изменяются. Если же вследствие изменения входных сигналов станут положительными оба подаваемых на входы компараторов 7 и 8 сигнала, то в состояние логического нуля придут выходные сигналы обоих компараторов 7 и 8. Это состояние будет зафиксировано триггерами

9 и 10 по положительному фронту тактирующего сигнала С. По двум инверсным сигналам триггеров 9 и 10 элемент 32 выработает признак R сдвига регистра 29 вниз, а элемент 34 выработает импульсный сигнал P для управления формирователем

14 выходных импульсов и одним из форми5,рователей 12 или 13 уровней. Под воздействием сигнала R в сдвигающем регистре 29 . произойдет сдвиг информации на один разрез и в единичное состояние установятся следующие два соседних разреза регистра

10 29 (см. временную диаграмму на фиг.6) и к компараторам 7 и 8 окажутся подключенны ми смещенные на один шаг точки резистив- . ного делителя 5. Если при этом отключится один из компараторов (7),то дальнейшее из15 менение состояния узлов компаратора (7) прекратится. Состояние покоя может продолжаться один либо несколько тактов генератора 27 (на временной диаграмме фиг.6 для сокращения ее длины показаны паузы

20 в один такт). Когда вторично окажутся выключенными оба компаратора 7 и 8, снова произойдет сдвиг на один шаг и в регистре

29 заполнятся четвертый и пятый бит. Так будет продолжаться до тех пор, пока не бу-

25 дет заполнен крайний (шестой) бит. В этом . состоянии прохождение сигналов на. регистр 29 блокируется элементом 28. На временной диаграмме на фиг.6 этот блокированный сигнал показан штриховой

30 линией. До заполнения шестого бита сигнал, Р не вызывал изменения состояния триггера 35 формирователя 13, поскольку íà его информационный вход через элемент 36 сравнения подавалось состояние его прямо35 го выхода. После заполнения шестого бита . элемент 36 будет инвертировать выходной сигнал триггера 35 формирователя 13 и по заднему фронту сигнала Р произойдет изменение его состояния, что вызовет переклю40 чение ключей 22 и 23 выпрямителя 4 и как следствие изменение знака производной сигнала в конечной точке реэистивного делителя 5. Аналоговые сигналы, возникающие на входах компараторов 7 и 8,показаны

45 на временной диаграмме (фиг.6), При дальнейшем изменении входных сигналов потенциал конечной точки рези- . стивного делителя 5 станет понижаться и для поддержания равновесия на компарато50 рах 7 и 8 необходимо выполнять сдвиг информации в регистре 29 вверх. При двух сигналах компараторов 7 и 8 высокого уровня элемент 31 выработает сигнал L, а элемент 33 выработает импульсный сигнал Q.

55 После того как будет достигнута начальная точка реэистивного делителя 5, а в регистре

29 будет установлен в 1 первый разряд, произойдет еще одно переключение триггера

35 формирователя 12 уровней, переключатся ключи 22 и 23 выпрямителя 3 и изменит

1737731 6

10

30

40

55 полярность сигнал, поступающий в начальную точку резистивного делителя 5, Формирователь 14 вырабатывает выходные сигналы Я и 8 (фиг.6). Любой из импульсов

Р либо 0 вызывает переброску одного из триггеров 44 либо 45. Очередность переброски определяется сравнением на элементе

37 выходных сигналов F u G формирователей 12 и 13 уровней, сравнением на элементе 38 сигналов выходных триггеров 44 и 45, а также сравнением на элементе 39 результатов сравнения упомянутых пар сигналов.

Быстродействие преобразователя определяется частотой генератора 27 импульсов, поскольку выходные сигналы могут возникать с частотой этого генератора 27 (фиг.6), что позволяет их надежно регистрировать.

При реверсе движения знаки производных входных сигналов изменяются (фиг.6),,что вызывает изменение последовательности выходных сигналов формирователя 14.

При работе преобразователя на больших скоростях может возникать некоторое рассогласование, т.е. выходные импульсы будут отставать от входного сигнала. Это однако не приводит к нарушению работоспособности преобразователя, поскольку переключение управляемых инверторов выпрямителей 3 и 4 выполняется выходными сигналами формирователей 12 и 13 уровней, которые соответствуют выходным импульсам преобразователя. Свойство отставания выходного сигнала использовано для индикации сбоев в блоке 18, Выходные сигналы компараторов 46 и 47 блока 18 индикации, подключенных к выходам усилителей 1 и 2. сравниваются с выходными сигналами триггеров 35 формирователей 12 и

13 на элементах 48 и 49 сравнения. В случае рассогласования более, чем на один квадрат, в единицу установятся оба выходных сигнала элементов 48 и 49 и будет взведен триггер 51. Визуальная индикация и логический сигнал s следующий иерархический уровень измерительной системы позволяют исключить из рассмотрения недостоверную информацию. Запаса рассогласования в один квадрант практически достаточно для нормальной работы преобразователя, а при сбое обязательно будет достигнуто состояние, где рассогласование превышает один квадрант.

В преобразователе решена также задача повышения устойчивости (устранения дребезга младшего разряда) путем исполь. зования управляемого гистерезиса за счет подачи части напряжения с выходов компараторов 7 и 8 на опорный вход тех же компараторов через резистивные делители на элементах 15 и 20 (16 и 20). 8 цепи каждого из этих делителей установлен ключ 19, который открывается сигналом элемента 17 сравнения, подключенного к выходам триггеров 9 и 10. В случае, если сигналы этих триггеров различны (покой), то действует установленный гистерезис, а в случае совпадения сигналов гистерезиса нет.

Формула изобретения

1. Преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй усилители, входы которых являются входами преобразователя, а выходы соединены с информационными входами соответственно первого и второго выпрямителей, выходы которых соединены с входами резистивного делителя напояжения, выходы которого соединены с группой информационных входов блока ключей, выходы нечетных ключей блока соединены с информационным входом первого компаратора, опорный вход которого через первый токоограничивающий элемент подключен к общей шине, а выход соединен с информационным входом первого триггера, тактовый вход которого соединен с первым выходом блока управления, прямой и инверсный выходы первого триггера соединены с первым и вторым входами блока управления, группа выходов которого соединена с группой управляющих входов блока ключей, формирователь выходных импульсов, выходы которого является выходами преобразователя, о т л и ч а ю щ и йс я тем, что, с целью повышения достоверности и быстродействия преобразователя, в него введены второй компаратор. втОрой токоограничивающий элемент, второй триггер, первый и второй формирователи уровней, выходы четных ключей блока соединены с информационным входом второго компаратора, опорный вход которого через второй токоограничивающий элемент подключен к общей шине, а выход соединен с ичформационным входом второго триггера, тактовый вход которого подключен к первому выход, блока управления, а прямой и инверсный выходы; соединены с третьим и четвертым входами блока управления, второй и третий выходы которого соединены с тактовыми входами первого и второго формирователей уровней соответственио и с первым и вторым входами формирователя выходных импульсов, первый и последний выходы группы выходов блока управления соединены с информационными входами первого и второго формирователей уровней соответственно, прямые выходы которых соединены соответственно

1737731 с третьим и четвертым входами формирова- разрядов соединены с третьими входами сотеля выходных импульсов, прямой и инвер- ответственно первой и второй групп входов сный выходы первого формирователя элемента ЗИ-2ИЛИ. уровней соединены с управляющими входа- 4. Преобразователь по п.1, о т л и ч а юми первого выпрямителя, прямой и инверс- 5 шийся тем, что формирователь уровней ный выходы второг

ы второго формирователя содержиттриггери элементсравнения, перуровней соединены с управляющими входа- . вый вход которого является информационми второго выпрямителя, выходы первого и ным входом формирователя уровней, выход второго выпрямителей соединены с допол- элемента сравнения соединен с информанительными информационными входами 10 ционным входом триггера, тактовый вход которого является тактовым входом формиблока ключей.

2 П образователь no n.1, о т л и ч à е- рователя уровней, прямой. выход триггера рео р авй я тем что, с целью повышения соединен с вторым входом элемента ср достоверности, в нето введены элемент нения, а прямой и инверсный выходы тригсравнения, третий и четвертыйтокоограни- 15 гера являются прямым и инверсным чивающие элементы и первый и второй клю- выходами формирователя уровней. чи, входы элемента сравнения подключены 5. Преобразователь по п.1, о т л и ч а юк прямым выходам первого и второго триг- шийся тем, что формирователь выходных соединен с управляющими импульсов содержит три элемента сравнеИвходами первого и второго ключей, выходы 20 ния, два инвертора, два элемента 2И-2ИЛ первого и второго ключей соединены с НЕ, два триггера, входы первого и второго опорнымивходамисоответственнопервого инверторов являются соответственно пери .второго компараторов, а информацион- вым и вторым входами формирователя выные входы подключены к выходам одно- ходных импульсов, а входы первого. именных компараторов соответственно 25 элемента сравнения являются третьим и через третий и четвертый токоограничиваю- четвертым входами формирователя выходщие элементы, ных импульсов, выходы первого и второго

3. Преобразователь по п.1, о т л и ч а ю- элементов сравнения соединены с входами шийся тем, что блок управления содер- третьего элемента сравнения, прямой выжит генератор импульсов, формирователь 30 ход которого соединен с первыми входами импульсов, два элемента И, два элемента, первых пар входов первого и второго злеИ-НЕ, элемент ЗИ-2ИЛИ, сдвигающий ре- ментов2И-2ИЛИ-НЕ,аинверсныйвыходсогистр, первый выход генератора импульсов .единен с первыми входами вторых пар является первым выходом блока управле- входов первого и второго элементов 2Иния, второй выход генератора импульсов со- 35 2ИЛИ-НЕ, выход первого инвертора соедиединен с входом формирователя импульсов нен с вторыми входами второй пары входов м входами первой и второй групп первогоэлемента2И-2ИЛИ-НЕ ипервой павходов элемента ЗИ-2ИЛИ, входы первого. ры входов второго элемента 2И-2 И- ИЛ -НЕ элемента И являются первым и третьим вхо- выход второго инвертора соединен с вторы дами блока управления, входы второго эле- 40 ми входами первой пары входов первого . мента И являются вторым и.четвертым элемента 2И-2ИЛИ-НЕ и второй пары вховходами блока управления, выход первого дов второго элемента2И-2ИЛИ-НЕ, выходы элемента И соединен с первым входом пер- первого и второго элементов 2И-2ИЛИ-НЕ л мента И.НЕ, вторым входом первой соединены со счетными входами соответстгруппы входов элемента ЗИ-2ИЛИ и первым 45 венно первого и второго триггеро, р в и ямые управляющим входом сдвигающего регист- выходы которых соединены с входами втора, выход второго элемента И соединен с рогоэлементасравнения,апрямыеиинверпервым входом второго элемента И-НЕ, вто- сные выходы триггеров являются прямыми р ым входом второй группы входов элемента и инверсными выходами формирователя вы ЗИ-2ИЛИ и вторым управляющим входом 50 ходных импульсов. сдвигающего регистра, выход формирова- 6. Преобразователь по и 1, о т л и ч а ютеля импульсов соединен с вторыми входа- шийся тем, что, с целью повышения ми первого и второго элементов И-НЕ, достоверностипреобразователя,внеговвевыходы которых являются соответственно денблокиндикациисбоев, первыйи второй вторым и третьим выходами блока управле- 55 входы которого подключены к выходам перния, выход элемента ЗИ-2ИЛИ соединен с вого и второго усилителей, а третий и четтактовым входом сдвигающего регистра, вертый входы — к прямым выходам первого прямые выходы разрядов которого являют- и второго формирователей уровней соответсягруппойвыходовблокауправления,аин- ственно, при этом блок индикации сбоев версные. выходы первого и последнегО содержит два компаратора, два элемента

1737731

15

87 сравнения, элемент И, триггер и индикатор, информационные входы первого и второго компараторов являются первым и вторым входами блока индикации сбоев, первые входы первого и второго элементов сравне- 5 ния являются третьим и четвертым входами блока индикации сбоев, выходы первого и второго компараторов соединены с вторыми входами первого и второго элементов сравнения, выходы которых соединены с 10 входами элемента И, выход„элемента И со- единен с первым входом триггера, второй вход. которого соединен с шиной сброса, а выход триггера соединен с входом индикатора.

7. Преобразователь по пп,1 и 3, о т л и ч аю шийся тем, что формирователь импульсов содержит интегрирующий элемент и элемент ИЛИ-НЕ, первый вход которого является входом формирователя импульсов и соединен с входом интегрирующего элемента, выход интегрирующего элемента соединен с вторым входом элемента ИЛИ-НЕ, выход которого является выходом формирователя импульсов.

1737733

1737731

1737731

I 0 «

««р

Г

«- 3

Редактор Ю.Середа

Заказ 1906 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

И е %

Составитель А.Смирнов

Техред М.Моргентал Корректор С.Вевкун