Приемник частотно-манипулированного сигнала

 

Сущность изобретения: приемник содержит 1 удвоитель частоты (1), 1 блок тактовой cuHxY fiSffintor (4), 2 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (9, 21), 2 блока синхронизации ,(2, 3), 6 перемножителей (5, 10, 14, 16, 22, 24), 2 полосовых фильтра (15, 23), 4 сумматора (6,11,17,25), 4 фильтра нижних частот (7, 12, 18, 26), 4 решающих блока (8, 13, 19, 27), 1 коммутатор (20). 1 ил. , т с -- .г-

СО|ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5«)з Н 04 1 27/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

j "-:-« л . .":лаухщвв ейзл74юйФВ.=;=ъйжм», 2

I a

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ .

1 .: (21) 4881382/09, (22) 11,11.90 (46) 15,07.92. Бюл, N. 26

{71) Центральный научно-исследовательский институт "Комета" (72) В.Ю.Беляев и Н.И»Яковлев (53) 621:394,6 (088.8)

- (56) Патент США М 3743775, кл. H 04 L7/02, 1973.

„„Я ;-| -.1748277 А1

t (54) ПРИЕМНИ™ К ЧАСТОТНО-МАНИПУЛИ

РОВАННОГО СИГНАЛА (57) Сущность изобретения: приемйик ео- " держит .1 удвоитель частоты (1), 1 блок тактовой синхр ойЪзафйй (4), 2 элемента

ИСКЛЮЧАЮ»ЩЕЕИЛИ (9, 21), 2 блока синх- ронизации (2, 3), 6 перемножителей (5, 10, 14, 16, 22, 24). 2 полосовых фильтра {15, 23), .;

4 сумматора (6, 11, 17, 25), 4 фильтра нижних . частот (7, 12, 18,. 26). 4 решающих блока (8;

13, 19, 27), 1 коммутатор (20); 1 ил, 1748277

10 с

20

30 зации соединен через последовательно соединенные первый перемножитель, пер- 40 вый сумматор и первый фильтр нижних часвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго блока синхронизации соеди- 45

50. Изобретение относится к радиосвязи и может быть использовано в аппаратуре приема дискретной информации, передаваемой частотно-манипулированными сигналами. ю

Известны аналогичные приемники частотнЬ-манипулированных сигналов, например, приемйик многопозиционного сигнала с многоканальным коррелятором, Указанный приемник состоит иэ N корреляторов (N — основание кода сигнала), входы которых объединены и являются входом приемника, а выходы подключены к устройству сравне, ния, выход которого является выходом приемника. При этом каждый коррелятор содержит последовательно соединенные перемножитель, ко второму входу которого подключен генератор опорного колебания, и йнтегратор.

Известны аналогичные приемники частотно-манипулированных сигналов, например, приемник, содержащий семь перемножителей, пять фильтров, четыре блока принятия решения, управляемый генератор, три фазовращателя, блок тактовой синхронизации, два сумматора по модулю два, умножитель частоты на два, делитель частоты на"два, два полосовых фильтра и коммутатор., Наиболее близким по технической сущности к предлагаемому приемнику является когерентный прйемник бинарного частотно-манипулированного сигнала, содержа-..щий удвоитель частоты, выход которого соединен -с входами первого и второго блоков синхронизации, выходы которых соедийены с входами блока тактовой синхронизации, выход первого блока синхронитот с первым входом первого решающего блока, выход которого соединен с первым нен через последовательно соединенные второй перемножитель, второй сумматор и второй фильтр нижних частот с первым входом второго решающего блока, выход которого соединен с вторым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом приемника, выход первого перемножителя соединен с вторым входом второго сумматора, выход второго перемножителя соединен с вторым входом первого сумматора, первый выход блока тактовой синхронизации соединен с вторым входом первого решающего блока, второй выход блока тактовой синхронизации соединен с вторым входом второго решающего блока, вход удьоителя частоты соединен с вторыми входами первого и второго перемножителей и являетая входом приемника.

Недостатком указанного приемника является невозможность приема сигнала с основанием кода больше двух.

Цель изобретения — обеспечение приема многопозиционных сигналов, Для достижения поставленной цели в приемник, содержащий удвоитель частоты, выход которого соединен с входами первого и второго блоков синхронизации, выходы которых соединены с входами блока тактовой .синхронизации, выход первого блока синхронизации соединен через последовательно соединенные первый перемножитель, первый сумматор и первый фильтр нижних частот с первым входом первого решающего блока, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго блока . синхронизации соединен через последовательно соединенные второй перемножитель, второй сумматор и второй фильтр

5 нижних частот с первым входом второго решающего блока, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом приемника, выход первого перемножителя соединен с вторым входом второго сумматора, выход второго перемножителя соединен с вторым входом первого сумматора, первый выход блока тактовой синхронизации соединен с вторым входом

35 первого решающего блока, второй выход блока тактовой синхронизации соединен с вторым входом второго решающего блока, вход удвоителя частоты соединен с вторыми входами первого и второго перемножителей и является входом приемника, введены последовательно соединенные третий перемножитель, первый полосовой фильтр, четвертый перемножитель, третий сумматор, третий фильтр нижних частот, и третий решающий блок, коммутатор и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные пятый перемножитель, второй полосовой фильтр, шестой перемножитель, четвертый сумматор, четвертый фильтр нижних частот и четвертый решающий блок, причем выход первого блока синхронизации соединен с первым входом третьего перемножителя, второй-вход которого соединен с,певым выходом блока так55 товой синхронизации, третий выход которого соединен с вторыми входами третьего и четвертого решающих блоков, выход второго блока синхронизации соединен с первым входом пятого перемножителя, второй вход которого соединен с первым

1748277

/ входом блока тактовой синхронизации, выход первого перемножителя соединен с вторым входом четвертого сумматора, выход шестого перемножителя соединен с третьи.l ми входами первого и второго сумматоров, 5 четвертые входы которых соединены с выходом четвертого перемножителя, второй вход которого и второй вход шестого перемножителя являются входом приемника, второй вход третьего сумматора соединен с 10 выходом второго перемножителя, выход четвертого решающего блока соединен с вторым входом коммутатора, третий вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход перво- 15 го решающего блока соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого является дополнительным выходом приемника.

На чертеже приведена блок-схема при- 20 емника частотно-манипулированного сигнала.

Приемник содержит удвоитель.1 частоты, первый блок 2 синхронизации, второй блок 3 синхронизации, блок 4 тактовой син- 25 хронизации, последовательно соединенные первый перемножитель 5, первый сумматор

6, первый фильтр 7 нижних частот, первый решающий блок 8 и первый элемент 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого являет- 30 ся выходом приемника, последовательно .соединенные второй перемножитель 10, второй сумматор 11, второй фильтр 12 ниж-. них частот и второй решающий блок 13, выход которого подключен к второму входу 35 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные третий перемножитель 14, первый полосовой фильтр 15, четвертый перемножитель 16, третий сумматор 17, третий фильтр 18 нижних частот, 40 третий решающий блок 19, коммутатор 20 и второй элемент 21 ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является дополнительным выходом приемника, а также последовательно соединенные пятый перемножитель 45

22, второй полосовой фильтр 23, шестой пе-, ремножитель 24, четвертый сумматор 25, четвертый фильтр 26 нижних частот и четвертый решающий блок 27, выход которого подключен к второму входу коммутатора 20. 50

При этом выход удвоителя 1 частоты соединен с входами первого блока 2 синхронизации и второго блока 3 синхронизации, выходы которых соединены с входами блока

4 тактовой синхронизации, первый выход которого соединен с входами третьего перемножителя 14, пятого перемножителя 22 и с вторым входом первого решающего блока

8, второй выход соединен с вторыми входами третьего решающего блока 19 и четвертого решающего блока 27, а третий выход соединен с вторым входом второго решающего блока 13, выход блока 2 синхронизации соединен с входами первого перемножителя 5 и с вторым входом третьего перемножителя 14, а выход блока 3 синхронизации соединен с вторым входом пятого перемножителя 22 и с входом второго перемножителя 10, второй вход которого обьединен с вторыми входами первого перемножителя 5, четвертого. перемножителя

16, шестого перемнджителя 24, удвоителя 1 частоты и является входом приемника. Выход первого перемножителя 5 соединен также с вторыми входами второго сумматора 11 и четвертого сумматора 25, выход второго перемножителя 10 соединен с вторыми входами первого сумматора 6 и третьего сумматора 17, а вход шестого сумматора 24 соединен с третьими входами первого сумматора 6 и второго сумматора 11, четвертые входы которых соединены с выходом четвертого перемножителя 16. Третий вход коммутатора 20 соединен с выходом элемента 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, а второй вход элемента 21 ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом первого решающего блока 8.

Приемник работает следующим образом..

Входной четырехпозиционный частотно-манипулированный сигнал с непрерывной фазой и индексом манипуляции 0,5, содержащий символьные частоты f<, fz, 1з и

f4 поступает на удвоитель 1 частоты и преобразуется этим удвоителем в сигнал с индексом манипуляции, равном 1. Этот сигнал содержит в своем энергетическом спектре дискретные гармонические составляющие с. частотами 211, 2, 21з и 2f4. С выхода удвоителя 1 частоты сигнал поступает на входы блоков 2 и 3 синхронизации, которые выделяют из входного сигнала дискретные гармонические составляющие с частотами 212 и 2fa и путем деления частоты на 2 формиру- ют синхросигналы с частотами f2 и -1з соответственно. С помощью блока 4 тактовбй синхронизации формируется сигнал разностной частоты 1з — f2, которая равна полутактовой частоте принимаемого сигнала.

Перемножитель 22 совместно с фильтром 23 служат для формирования синхросигнала с частотой f>, а с помощью перемножителя 14 и фильтра 15 формируется синхросигнал с частотой f4. Сформированные таким образом синхросигналы с частотами f>, f2, fa и f4 поступают на перемножители 24, 10,5 и 16, на вторые входы которых поступает входной сигнал. При этом низкочастотная составляющая выходного напряжения этих перемйо1748277 жителей представляет собой результат фазового детектирования входного сигнала с каждым из синхросигналов, Выходные сигналы перемножителей 15, 10, 16 и 24 поступают на сумматоры 6 и 11, на выходах каждого иэ которых формируется напряжение, низкочастотная составляющая. которого представляет собой соответствующую квадратурную огибающую входного сигнала относительно центральной несущей частоты. При этом второй и третий входы сумматора 11 должны быть инвертирующи.ми. Фильтры 7 и 12 нижних частот служат, для фильтрации квадратурных огибающих от высокочастотных составляющих. С помощью решающих блоков 8 и 13 определяется знак соответствующей квадратурной огибающей в момент прихода импульсов полутактовой частоты, поступающих соответственно с первого и второго выходов блока 4 тактовой синхронизации. Фаза этих импульсов устанавливается таким образом, чтобы момент принятия решения соответствовал максимальному значению модуля выходного напряжения соответствующего решающего блока. При этом импульсы на первом и втором выходах блока 4 тактовой синхронизации сдвинуты по фазе один относительно другого на 180О, т.е. решение в решающих блоках 8 и 13 принимается поочередно через каждый такт, Элемент 9 . ИСКЛЮЧАЮЩЕЕ ИЛИ служит для относительного декодирования информации с выхода решающих блоков 8 и 13, при этом устраняется эффект "обратной работы", который может иметь место из-за неопределенности на 180 фазы синхросигналов на выходах блоков 2 и 3 синхронизации из-за наличия в них операции деления частоты на два. Значение логического сигнала на выходе элемента 9 ИСКЛЮЧАЮЩЕЕ ИЛИ указывает на то, относится ли принимаемый сигнал к группе частот fq, f3 или он относится к группе частот fg, f4. Для различения частот внутри группы f4, 1з используется функциональная группа, содержащая сумматор 25, фильтр 23 нижних частот и решающий блок

27, а для различения частот внутри группы

fz, f4 используется функциональная группа, содержащая сумматор 17, фильтр 18 нижних частот и решающий блок 19. При этом вход третьего сумматора 17 и первый вход четвертого сумматора 25 должны быть инвертирующими, Решение о знаке напряжения на выходе решающих блоков 19 и 27 принимается на каждом тактовом интервале в момент прихоДа импульсов тактовой частоты с третьего выхода блока 4 тактовой синхронизации.

С помощью коммутатора 20 осуществляется выбор логического сигнала либо с выхода решающего блока 19, либо с выхода решающего блока 27 в зависимости от того, к какой группе частот относится частота принимаемого сигнала. Выходной сигнал коммутатора 20 поступает на вход элемента

21 И СКЛ ЮЧАЮ ЩЕ Е ИЛ И, который суммирует этот сигнал.по модулю два с выходным сигналом решающего блока 8. Данное суммирование введено для устранения влияния

10 неоднозначности на 180 начальной фазы входного сигнала, свойственной частотномэнипулированному сигналу с индексом манипуляции 0,5. С выхода элемента 9

ИСКЛЮЧАЮЩЕЕ ИЛИ и с выхода элемента

15 21 ИСКЛЮЧАЮЩЕЕ ИЛИ снимается 14нформация в параллельном коде, в соответствии с частотой принимаемого сигнала.

С помощью предлагаемого устройства можно осуществить прием как четырехпози20 ционного сигнала, так и бинарного сигнала, содержащего частоты fz и fa, а также и трехпозиционного сигнала, содержащего часто.. ты f), fz и 1з или fz, fp и f4. Таким образом, в предлагаемом устройстве существенно рас25 ширены функциональные- возможности по отношению к прототипу. - .

Формула изобретения

Приемник частотно-манипулированного сигнала, содержащий удвоитель частоты, 30 выход которого соединен с входами первого и второго блоков синхронизации, выходы которых соединены с входами блока тактовой синхронизации, выход первого блока синхронизации соединен через последова35 тельно соединенные первый перемножитель, первый сумматор и первый фильтр нижних частот с первым входом первоГо решающего блока, выход которого соединен с первым входом первого элемента ИС40 КЛЮЧАЮЩЕЕ ИЛИ, выход второго блока синхронизации соединен через последовательно соединенные второй перемножи.тель, второй сумматор и второй фильтр нижних частот с первым. входом второго ре45 шающего блока, выход которого соединен с вторым входом первого элемента — ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом приемника, выход первого перемножителя соединен с вторым входом

50 второго сумматора, выход второго перемножителя соединен с вторым входом первого сумматора, первый выход блока тактовой синхронизации соединен с вторым входом первого решающего блока, второй выход

55 блока тактовой синхронизации соединен с вторым входом второго решающего блока, вход удвоителя частоты соединен с вторыми входами первого и второго перемножителей и является выходом приемника, о т л и ч э юшийся тем, что, с целью обеспечения

10.

1748277

Составитель. Н.Яковлев

Техред M.Ìîðãåíòàë Корректор А.Осауленко

Редактор Н.Шитев

Заказ 2512 Тираж . . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 приема многопозиционных сигналов, введены последовательно соединенные третий перемножитель, первый полосовой фильтр, четвертый перемножитель, третий сумматор, третий фильтр нижних частот, третий решающий блок, коммутатор и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные пятый перемножитель, второй полосовой фильтр, шестой перемножитель, четвертый сумматор, четвертый фильтр нижних частот и четвертый решающий блок, причем выход первого блока синхронизации соединен с первым входом третьего перемножителя, второй вход которого соединен с первым выходом блока тактовой синхронизации, третий выход которого соединен с вторыми входами третьего и четвертого решающих блоков, выход второго блока синхронизации соединен с первым входом пятого перемножителя, второй вход которого соединен с первым входом блока тактовой синхронизации, выход первого перемножителя соединен с вторым входом четвертого сумматора, выход

5 шестого перемножителя соединен с третьими входами первого и второго сумматоров, четвертые входы которых соединены с выхо-, дом четвертого перемножителя, второй вход которого и второй вход шестого пере- :

10 множителей являются входом приемника, второй вход третьего сумматора соединен с" выходом второго перемножителя, выход четвертого решающего блока соединен с вторьЪи входом коммутатора, третий вход

15 которого соединен с выходом первого эле мента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход перво го решающего блока соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого я,вляется дополни20 тельным выходом приемника.