Устройство для обнаружения и исправления ошибок

 

Изобретение относится к области выделительной техники. Цель изобретения ;стоит в повышении достоверности контроля путем исправления наиболее вероятных двойных ошибок. Устройство содержит формирователь 1 синдрома, уел 2 свертки по модулю два, первый элемент ИЛИ 3, первый элемент И 4, блок 5 коррекции информации , блок 7 коммутации, триггер 8 двойных ошибок, второй элемент И 9, счетчик 10 циклов, счетчик 11 адреса, регистр 12 (данных ОЗУ), третий элемент И 13, второй Ш элемент ИЛИ 14, мультиплексор 15, третий элемент ИЛИ 16 и блок 17 оперативной памяти . После установки триггера 8 двойной ошибки в состояние 1 блок 7 коммутации . инвертирует код микрокоманды с двойной ошибкой и выдает его на вход 36 мультиплексора 15 для повторной записи в переднюю ячейку ОЗУ. Изменение адреса ОЗУ блокируется сигналом на инверсном входе элемента И 13. Сигнал повторной записи/чтения позволяется на выходе 13 элемента ИЛИ 14 после прихода синхросигнала на вход 22 устройства. По сигналу обращения к ОЗУ на входе элемента 16 инверсный код микрокоманды записывается в прежнюю ячейку ОЗУ. После повторного считывания из ОЗУ и повторного инвертирования в блоке 7 постоянные ошибки в микрокоманде исправляются, а оставшуюся одиночную кратковременную ошибку исправляет блок 5 по синдрому ошибки, поступающему с выхода формирователя 1 синдрома. После этого триггер 8 сбрасывается в О, и с выхода 23 устройства выдается скорректированный управляющий код. 5 ил. (Л С а ч о ю Фиг

СО|ОЗ СОВЕТСКИХ

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 11/08 госуддрственный комитет

llO ИЗОБРЕТЕНИЯМ И ОТКРЪ|ТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4866991/24

<22) 02,08.90 (461 30,07.92. Бюл. N. 28 (7"., Научно-исследовательский центр физики и технологии (72) А. А. Кс ндрашев (56) Авторское свидетельство СССР

М 1149263, кл. G 06 F 11/08, 1982, Авторское свидетельство СССР

М 1295398, кл. G 06 F 11!08, 1987..(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И

ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к области вы;лслительной техники. Цель изобретения

:стоит s повышвнии достоверности контроля путем исправления наиболее вероятных двойных ошибок. Устройство содержит формирователь 1 синдрома. уел 2 свертки по модулю два, первый элемент ИЛИ 3, первый элемент И 4, блок 5 коррекции информации, блок 7 коммутации, триггер 8 двойных ошибок, второй элемент И 9, счетчик 10 циклов, счетчик 11 адреса, регистр 12 (данных ОЗУ), третий элемент И 13, второй

« Ы» 1751762А1

2 элемент ИЛИ 14, мультиплексор 15, третий . элемент ИЛИ 16 и блок 17 оперативной памяти. После установки триггера 8 двойной ошибки в состояние "1" блок 7 коммутации . инвертирует код микрокоманды с двойной ошибкой и выдает его на вход 36 мультиплексора 15 для повторной записи в переднюю ячейку ОЗУ. Изменение адреса ОЗУ блокируется сигналом на инверсном входе элемента И 13, Сигнал повторной.записи/чтения позволяется на выходе 13 элемента ИЛИ 14 после прихода синхросигнала на вход 22 устройства. По сигналу обращения к ОЗУ на входе элемента 16 инверсный код микрокоманды записывается в прежнюю ячейку ОЗУ. После повторного считывания из ОЗУ и повторного инвертирования

B блоке 7 постоянные ошибки в микрокоманде исправляются, а оставшуюся одиночную кратковременную ошибку исправляет блок

5 по синдрому ошибки, поступающему с выхода формирователя 1 синдрома. После этого триггер 8 сбрасывается в "0", и с выхода 23 устройства выдается скорректированный управляющий код. 5 ил.

1751762

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и исправления ошибок при считывании микрокоманд иэ оперативной, памяти в процессор, .... Целью изобретения является повышение достоверности контроля путем исправления наиболее вероятных двойных ошибок. °

На фиг. 1 представлена структурная схема устройства для обнаружения и исправления ошибок; на фиг, 2 — схема формирователя синдрома ошибки для m=3; на фиг.

3 — функциональная схема блока коррекции информации для п =3; на фиг. 4 — схема блока коммутации для m--3; на фиг, 5 — временные диаграммы работы устройства, Устройство для обнаружения и исправления ошибок (фиг, 1) содержит формирователь 1 синдрома ошибки, узел 2 свертки по модулю два, первый элемент ИЛИ 3, первый .элемент И 4, блок 5 коррекции информации, элемент НЕ 6, блок 7 коммутации, триггер 8 ошибок, второй элемент.И 9, счетчик 1, циклов, счетчик 11 адреса, регистр 12, третий элемент И 13, второй элемент ИЛИ 14, мультиплексор 15, третий элемент ИЛИ 16, блок

17 оперативной памяти, вход 18 счета устройства, вход 19 записи устройства, вход 20 информации устройства, вход 21 обращения устройства, вход 22 синхронизации устройства, группу 23 выходов скорректированной информации устройства, выход 24 признака неисправляемых ошибок устройства, первую rpynny 25 информационных входов блока 7, вторую группу 26 информационных входов блока 7, группу 27 информационных выходов блока

7, группу 28 выходов контрольных разрядов блока 7, группу 29 информационных выходов формирователя синдрома ошибки, выход 30 триггера ошибок, выход 31 элемента

ИЛИ 14, информационный вход 32 регистра

12, вход 33 выборки блока 17 оперативной памяти, вход 34 адреса блока 17 оперативной памяти, информационный вход 35 блока 17, первую. информационную группу 36

Входов мультиплексора, Формирователь 1 синдрома ошибки (фиг. 2) содержит группу схем 37 сверток по модулю два.

Блок 5-коррекции информации (фиг. 3) содержит группу иэ 2 мультиплексоров 38, где m=3 — число информационных разрядов.

Блок 7 коммутации (фиг. 4) содержит группу 39 из m+togzm+1 элементов 2ИИЛИ. Число элементов 2И вЂ” ИЛИ блока 7 равно числу рэзрядоэ ячейки блока оперативной памяти, которое равно сумме информационных и (1092гп+1) контрольных разрядов, Формирователь 1 синдрома ошибки предназначен для выработки синдрома ошибки, причем появление "1" в каком-либо оазряде означает ошибку в соответствующем входном информационном разряде, Синдром ошибки содержит позиционный номер искаженного разряда микрокоманды, Узел 2 свертки по модулю два предназ-. начен для свертки синдрома по модулю два и выработки сигнала двойной ошибки. Элемент ИЛИ 3 вырабатывает признак наличия хотя бы одной "1" в разрядах синдрома, Элемент И 4 осуществляет выработку признака двойной ошибки. Блок 5 коррекции информации производит исправление одиночной ошибки в микрокоманде, поступающей на выход 27, по значению синдрома ошибки, приходящего на выход 29, Блок 7 коммутации осуществляет исправление двойных ошибок путем инвертирования микрокоманды при наличии признака двойной ошибки на выходе 30 триггера 8. Григгер 8 ошибок предназначен для индикации признака двойной ошибки.

Элемент И 9 осуществляет блокировку подачи на счетный вход счетчика 10 циклов синхросигналов с входа 22 устройства. Счет25 чик 10 циклов предназначен для выдачи чеУстройство работает следующим образом.

Исправление двойных ошибок. реэ два цикла записи/считывания сигнала о неисправлении ошибок на выход 24 устройства и на вход сбрдса триггера 8. Счетчик 11 адреса (оперативной памяти) предназначен

35 для адресации блока 17 оперативной памяти по сигналам счета, поступающим на вход 18 счета устройства. Регистр 12 осуществляет хранение данных, считываемых иэ блока

17, Элемент И 13 предназначен для блоки40 ровки сигналов счета при единичном состоянии триггера 8.

Элемент ИЛИ 14 передает сигналы записи/считывания в блок 17 оперативной памяти и на тактовый вход регистра 12, 45 Мультиплексор 15 предназначен для передачи нэ информационный вход 35 блока 17 прямой информации с входами 20 устройства или инвертированной информации с групп вых дов 27, 28 блока 7 в зависимости

50 от состояния триггера 8. Элемент ИЛИ 16 осуществляет передачу сигналов обращения к блоку 17 оперативной памяти, Блок 17 оперативной памяти осуществляет хранение информации, ее перезапись

55 и выдачу по сигналу обращения на входе 33 блока 17 на вход 32 регистра 12.

1751762

}-) б аиболее вероятными на практике яв- А211, т.е. ряд с постоянной ошибкой измеляются двойные ошибки, когда одна из них нил свое значение на противоположное. постоянная и одна кратковременная. Слу- После прихода на вход 22 устройства чаи появления двух постоянных или двух второго синхросигнала(фиг. 5, диагр. 8) код кратковременных ошибок в одном слове 5 А211 из ячейки блока 17 поступает на вход микрокоманды имеют настолько низкую ве- 32 регистра 12 и записывается в него (фиг. и роятность, что их из рассмотрения можно 5, диагр. 4, 5), Код Az11 выдается на групп сключить, Под постоянной понимается 25 входов блока 7 и второй раз инвертирУ у ошибка, которую нельзя исправить путем ется в нем. принимая значение А200, т.е, перезаписи в ошибочный разряд блока 17 10 постоянная ошибка исправилась(фиг, 5, дибита противоположного значения. И, наобо- агр, 6). Код микрокоманды. А200, содержарот, кратковременную ошибку можно исп- щий одиночную кратковременную ошибку в равить путем перезаписи бита нулевом разряде поступает в формировапротивоположного значения в ошибочный тель 1 синдрома (фиг, 5, диагр. 7), в ячейку разряд блока 17. 15 блока 17 и на группу информационных вхоРассмотрим случай исправления двой- дов блока 5 коррекции информации. Блок 5 ной ошибки. когда одна из ошибок постоян- исправляет одиночную кратковременную ная и одна кратковременная, на примере ошибку и выдает на группу 23 информацитрехразрядного кода микрокоманды Аг01. онных выходов устройства правильный упПосле возникновения двойной ошибки код 20 равляющий код (фиг. 5, диагр, 9). Триггер 8 микрокоманды примет значение А210, при- ошибки обнуляется, снимая блокировку ем в нулевом разряде произошла кратко- счетчика 11 адреса и сигнала обращения к временная, а в первом — постоянная оперативной памяти на входе 33 блока 17 ошибка. (фиг. 5, диагр. 1, 2, 3).

В исходном состоянии триггер 8 обну- 25 Аналогичным образом происходит исплен (фиг. 5, диагр. 1), код А210 поступает на равление двух постОянных ошибок, только в вход 32 регистра 12 и по сигналу записи на этом случае код микрокомайды принимает входе 19 устройства (фиг. 5, диагр. 4) запи- правильное значение сразу после второго сывается в него (фиг. 5, диагр. 5). инвертирования и работа блока 5 не требуТак как на управляющем входе блока 7 30 ется, находится сигнал "0", то код Аг10 проходит В случае, когда обе ошибки окажутся без изменения на выход 27 блока 7 (фиг. 5, кратковременными, т,е, неисправляемыми, диагр. 6) одновременно с модифицирован- счетчик 10 циклов через два цикла запиным кодом Хемминга, поступающим с вхрда си/считывания в ячейку блока 17 сбрасыва26 блока 7 на выход 28 блока 7, На выходе 35 ется в "0", что приводит к обнулению

29 формирователя 1 синдрома{фиг.5,диагр. триггера 8 ошибок и к выдаче на выход 24

7) появляется синдром двойной ошибки, ус- устройства признака неисправляемых ошитанавливающий триггер 8 в состояние "1" бок. (фиг. 5, диагр. 1) по заднему фронту первого Таким образом, в предлагаемом устройсинхросигнала на входе 22 устройства(фиг. 40 стве используется одновременное исправ5, диагр, 8). Сигнал "1" с выхода триггера 8 ление одиночных и наиболее вероятных поступает на вход элемента 13, блокируя двойных ошибок, что повышает достоверизменение адреса ячейки блока 17 на счет- ность контроля, чике 11 адреса (фиг, 5, диагр. 2), приходит на Формула изобретения вход элемента ИЛИ 16, разрешая обраще- 45 Устройство для обнаружения и исправние к блоку 17 (фиг. 5, диагр. 3), поступает ления ошибок, содержащее формирователь на управляющий вход блока 7, разрешая синдрома ошибки, узел свертки по модулю инвертирование кода микрокоманды на два, первый элемент ИЛИ, первый элемент

А 01 (фиг, 5, диагр. 6), и на вход элемента И И, блок коррекции информации элемент НЕ, 9 (фиг. 5, диагр. 8), разрешая выработку сиг- 50 причем группа выходов, формирователя синнала повторной записи/считывания и запу- дрома ошибки соединена с группой управская счетчик 10 циклов. ляющих входов блока коррекции информации, с группами входов первого

После первого инвертирования код элемента ИЛИ и узла свертки по модулю микрокоманды А201 приходит на вход 36 55 два,выход первогоэлемента ИЛИсоединен мультиплексора 15 и по отрицательному с первым входом первого элемента И, выход сигналу повторной записи на выходе 31 эле-. узла свертки по модулю два — с входом элемента 14 заносится в ячейку блока 17 по мента НЕ, выход которого подключен к втопрежнему адресу(фиг. 5, диагр. 2, 3,4), По- рому входу первого элемента И, выход сле записи в ячелку код примет значение блока коррекции информации является вы1751762 ходом скорректированной информации устройства, о т л и ч а о щ е е с я тем, что, с целью повышения достоверности контроля за счет исправления двойных ошибок, в устройство введены блок коммутации, триггер ошибок, два элемента И, два элемента ИЛИ, счетчик адреса, счетчик циклов, мультиплексор, регистр, блок оперативной памяти, причем выход второго элемента ИЛИ подсоединен к синхровходу регистра и к входу записи блока оперативной памяти, первый вход второго элемента ИЛИ является входом записи устройства, второй вход второго элемента ИЛИ соединен с выходом второго элемента И и с тактовым входом счетчика циклов, первый вход второго элемента И подсоединен к синхровходу триггера ошибок и является входом синхронизации устройства, второй вход — подключен к выходу триггера ошибок, к инверсному входу третьего элемента И, к первому входу третьего элемента ИЛИ, к управляющим входам мультиплексора и блока коммутации, прямой вход третьего элемента И является входом счета устройства, выход соединен с тактовым входом счетчика адреса, выход которого подключен к адресному входу блока оперативной памяти, второй вход третьего элемента ИЛИ является входом обращения

5 устройства, выход подсоединен к входу выборки блока оперативной памяти, выход счетчика циклов соединен с входом сброса триггера ошибок и является выходом признака неисправляемых ошибок устройства, 10 вход установки триггера ошибок соединен с выходом первого элемента И, первая информационная группа входов мультиплексора является группой информационных входов устройства, вторая информацион ная

15 группа входов мультиплексора содинена с группой выходов блока коммутации и первой группой входов формирователя синдрома ошибки, первая группа выходов блока коммутации соединена с втооой группой

20 входов блока коррекции информации, выход мультиплексора соединен с информационным входом блока оперативной памяти, выход которого соединен с информационным входом регистра.

1751762

17517б2

17517б2

Фиг.f

Составитель И.Сафронова

Редактор M.Öèòêèíà Техред М.Моргентал Корректор Н.5учок

Заказ 2692 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101