Селектор импульсов по длительности

 

Изобретение относится к импульсной технике и может быть использовано для допускового контроля длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов. Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 10, счетчики 3. 19 и 20 импульсов, инвертор 4, дешифраторы 5 - 7 и 18, формирователи 8, 21 и 22 импульсов, выходные шины 11, 15 и 16, триггеры 12 и 32, блоки 13 и 23 - 25 задержки, сумматор 14 по модулю два, входную шину 17, коммутатор 26, блок 27 памяти, регистры 28 и 29 памяти, блок 30 сравнения кодов, группу 31 элементов И, выходную информационную шину 33, шину 34 управления, шину 35 начальной установки. Обеспечение возможности сравнения длительности текущего импульса и длительности предыдущего импульса , отстоящего от текущего на заданное число импульсов, позволяет расширить функциональные возможности устройства. 3 ил. 4-1 fe 4j ел 00 00 о о ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 5/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1403359 (21) 4833779/21 (22) 15.03.90 (46) 30.08.92, Бюл. М32 (71) Московский институт инженеров гражданской авиации (72) С.Ж.Кишенский, С.В,Каменский, Е.Н.Надобных и ОЛО«Христенко (56) Авторское свидетельство СССР

N1403359,,кл. Н 03 К 5/26, 1986. (54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТ ЕЛ Ь НОСТИ (57) Изобретение относится к импульсной технике и может быть использовано для допускового контроля длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов. СеЫ2, 1758866 А2 лектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 10, счетчики 3, 19 и 20 импульсов, инвертор 4, дешифраторы 5

7 и 18, формирователи 8, 21 и 22 импульсов, выходные шины 11, 15 и 16, триггеры 12 и

32, блоки 13 и 23 — 25 задержки, сумматор

14 по модулю два, входную шину 17, коммутатор 26, блок 27 памяти, регистры 28 и 29 памяти, блок 30 сравнения кодов, группу 31 элементов И, выходную информационную шину 33, шину 34 управления, шину 35 начальной установки, Обеспечение возможности сравнения длительности текущего импульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов, позволяет расширить функциональные возможности устройства. 3 ил.

3 1758866

Изобретение относится к импульсной технике и может быть использовано для допускового контроля длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов.

Известен селектор импульсов по длительности, содержащий генератор импульсов, первый и второй элементы И, счетчик . импульсов, три дешифратора, два блока задержки, формирователь импульсов, триггер и элемент НЕ, Недостатком основного изобретения являются узкие функциональные возможности. Так, основное устройство не позволяет сравнивать по длительности импульсы, отстоящие друг относительно друга на заданное число импульсов.

Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности сравнения длительности текущего импульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов.

Поставленная цель достигается тем, что в селектор импульсов по длительности введены третий блок задержки, включенный между выходом инвертора и входом сброса первого счетчика импульсов, четвертый и пятый блоки задержки, второй и третий формирователи импульсов, второй и третий счетчики импульсов, первый и второй регистры памяти, блок памяти, блок сравнения кодов, группа элементов И, четвертый дешифратор, коммутатор, второй триггер, шина управления, шина начальной установки и выходная информационная шина, которая соединена с выходами группы элементов И, управляющий вход которой соединен с выходом второго триггера. а информационные входы — поразрядно.с выходами блока сравнения кодов, входы первой группы которого поразрядно соединены с выходами первого регистра памяти, сйнхровход которого соединен с выходом пятого блока задержки и синхровходом второго регистра памяти, информационные входы которого поразрядно. соединены с выходами блока памяти, информационные входы которого соединены поразрядно с выходами первого счетчика импульсов и также поразрядно с информационными входами первого регистра памяти. вход управления — с выходом четвертого блока задержки и входом пятого блока задержки, адресные входы — поразрядно с выходами коммутатора. управляющий вход которого соединен с выходом третьего формирователя импульсов и входом четвертого блока задержки, воды первой и второй групп информационных входов — поразрядно с выходами соответственно второго и третьего счетчиков импульсов, входы установки которых соединены с шиной начальной установки и с R-входом второго триггера, 5-вход которого соединен с выходом четвертого дешифратора, входы

5 которого поразрядно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходом второго формирователя импульсов, вход ко10 торого соединен с выходом инвертора, вход которого соединен с входом третьего формирователя импульсов, причем выходы второго регистра соединены с входами второй группы входов блока сравнения кодов.

15 На фиг.1 представлена структурная электрическая схема селектора импульсов по длительности; на фиг.2 и 3 — временные диаграммы, поясняющие работу устройства, 20 Селектор содержит генератор 1 тактовых импульсов, первый элемент 2 И, первый счетчик 3, инвертор 4, первый, второй и третий дешифраторы 5 — 7. первый формирователь 8, первый элемент 9 задержки. второй

25 элемент 10 И, первую выходную шину 11, первый триггер 12, второй блок 13 задержки, сумматор 14 по модулю два, вторую и третью выходные шины 15 и 6, входную шину 17, четвертый дешифратор 18, второй

30 счетчик 19, третий счетчик 20, второй и третий формирователи 21 и 22 импульсов, третий, четвертый, и пятый блоки 23 — 25 задержки, коммутатора 26, блок 27 памяти, первый и второй регистры 28 и 29 памяти, 35 блок 30 сравнения кодов, группу 31 элементов И, второй триггер 32, выходную информационную шину 33, шину 34 управления, шину 35 начальной установки.

Селектор работает следующим обра40 зом.

В исходном состоянии при отсутствии входных импульсов на выходе инвертора 4 и элемента задержки 23 — потенциал логического "0". удерживающий счетчик 3 в ну45 левом состоянии до прихода очередного селектируемого импульса, Злемент И 2 открыт потенциалом логической "1" с выхода дешифратора 6, и тактовые импульсы с генератора 1 поступают.на вход счетчика 3, но

50 счет не осуществляется, так как счетчик заблокирован, При поступлении на входную шину 17 селектируемого импульса (фиг.2а) отрицательной полярности (активный уровень — ну55 левой), на выходе инвертора 4 (фиг.2б) появляется сигнал логической "1", блокировка счетчика 3 снимается и он начинает подсчитывать тактовые импульсы с генератора 1, При этом возможны следующие варианты работы устройства (при длитель l758866 ности текущего импульса т, минимально цательного перепада напряжения(и нулеводопустимой длительности импульса т,, но- го сигнала) указывает на та, что длительминальной длительности импульса то и мак- . ность селектируемого импульса больше lp. симал ьно допустимой длительности Блокировка элемента И 2 исключает ложное импульса tg, а) то < тя < т, б) тя > Tg,в) тих) < 5 срабатывание селектора при длительности

< тя < Го, г) тн > ти (Общее условие — rs < импульсов, кратной r,.

< tp < t>), Эти варианты селектируются уст- При тн < ти < то (фиг,2, импульс lз) аналоройством посредством формирования раз- гично описанному формируется импульс на личных сочетаний сигналов на выходных выходе дешифратора 7 и блока задержки 13 шинах 11, 15 и 16, 10 (фиг.2в,г), Однако отсутствует импульс на

При выполнении условия гя < тя < т, выходе дешифратора 5(фиг.2д), в результа(фиг,2, импульс г ) при поступлении на вход те чего формируется импульс на выходе сумсчетчика 3 N1 тактовых импульсов (N1 про- матора 14 по модулю два и на выходной порционально tH) срабатывает дешифратор шине 15 (фиг,2е),указывающий на попада7 (фиг.2в), Импульс с его выхода поступает 15 ние длительности входного импульса в соотна блок задержки 13 (Фиг,2г), задержка ко- ветствующий диапазон селекции. торого составляет tg1 = T p — гя, и с него — на При ти < ts счетчик 3 (фиг.2, импульс t4) один из входов сумматора 14 по модулю УстанавливаетсЯ в нУлевое состоЯние до два. При поступлении на вход счетчика 3 Ng срабатывания дешифратора 7. В этом слутактовых импульсов (Nz пропорционально 20 чае сигналы на шинах 11, 15 и 16 отсутствуlp) фоРмиРУетсЯ импУльс на выхоДе Дешиф- ют (фиг.2к,е,ж), УказываЯ на попаДание ратора 5 (фиг.2д). поступающий также нэ длительности импульса в соответствующий вход блока 14. Таким образом, для импульса . диапазон селекции. т1 в момент вреМени т на обоих входах Блоки 18 — 31 реализуют определение блока 14 — единичные сигналы в виде им- 25 относительных длительностей импульсов. пульсов одинаковой длительности, равной Принцип работы этой части селектора задлительности тактового импульса. Следова- ключается в следующем: определяется длительно, сигнал на выходе блока 14 отсутст- тельность текущего импульса (безотносивует (в соответствии с логикой тельно к допускам) и сравнивается с длисуммирования по модулю два), т,е. не фор- 30 тельностью импульса, отстоящего от текумируется сигнал на выходной шине 15 щего на заданное количество импульсов(n). (фиг.2е), Импульс с дешифратора 5устанав- для этого длительность всех импульсов заllvIBB8T также триггер 12 в единичное состо- писывается в блок памяти и по приходу веяние (или подтверждает его) (фиг.2ж), а о орого импульса выбирается сравниватакже запускает Формирователь 8 (фиг.2з), 35 емый с ним из этого блока. В результате на которыйформируетимпульстребуемойдли- инФормационной шине присутствует один тельности, Через блок задержки 9 с време- из сигналов: "Больше". "Равно" или "Меньнем задержки ting =- т, — г этот импульс ше". характеризующий относительную дли(фиг.2и) поступает на вход элемента 10 И, тельность текущего импульса s сравнении с открытого единичным потенциалом на вы- 40 заданным. ходе триггера 12, и с его выхода на выход- При заданном и сравниваются таким обную шину 11 (фиг.2 ) поступает импульс Разом 1-ый и(п+ 1)-ый импУльсы, 2-ой и(п+ указывающий, что текущий входной им- +2) ой итд пульс лежит в соответствующем интервале В исходном состоянии счетчики 19 и 20 длительностей, По окончании входного се- 45 устанавливаются в исходное состояние лективного импульса на выходе блоков 4 и (пусть их емкость — N): счетчик 19 Устанавли23 (с соответствующей задержкой) вновь по- вается в состояние "М - 1", а счетчик 20 — в являются нулевые потенциалы, устанавли- состояние "N - и - 1" сигналом начальной вэ1ощие счетчик 3 в нулевое состояние; установки с шины 35. Сигналы, определяюустройство готово к дальнейшей работе. 50 щие установку счетчика 20,задаются по шиПри тй > ln (фиг.2, импульс тр) срабаты- не 34. При этом необходимо выполнение вают блоки, какописано Ранее. Однако,при у«ов«п < Й. а блок памяти 27 должен

l= тн срабатывает дешифратор 6, выходной содержать N ячеек, сигнал с которого устанавливает триггер 12 TBK как в начальный интервал времени в нулевое состояние (фиг.2ж) и закрывает 55 работы устройства в блоке памяти 27 отсутэлемент И 2, прекращая счет счетчиком 3, а ствуют коды длительностей импульсов, (в также закрывает элемент И 10. в результате течение первых и импульсов), триггер 32 чего импульс на шине 11 (фиг,2 к) не форми- Сигналом начальной устанояки устанавлируется. Наличие на шине 16 (фиг.2ж) oTpvl вается в нулевое состояние. запрещая про1758866 хождение сигналов с выхода блока сравнения кодов на выход устройства через элементы И31 группы(в группе — триэлемента).

По достижении счетчиком 20 нулевого значения (счетчики 20 и 19 считают по модулю 5

N) срабатывает дешифратор 18 и устанавливает триггер 32 в единичное состояние, после чего информация о сравнении длительностей импульсов поступает на выходную шину 33 устройства. 10

Начало очередного импульса (фиг.За) вызывает формирование импульса на выходе формирователя 21, инкрементирующего содержимое счетчиков 19 и 20. При этом в процессе работы устройства содержимое 15 счетчика.19 всегда на и больше содержимаго счетчика 20 (по модулю N), таким образом, в счетчике 19 содержится номер текущего импульса, а в счетчике 20 — номер предыдущего, сравниваемого импульса по- 20 следовательности, Окончание текущего импульса вызывает появление импульса на выходе формирователя 22 (фиг.Зб), переключающего коммутатор 26 таким образом, чта на его 25 выходы поступает кад со счетчика 19 (адрес текущего импульса). Этот же импульс, задержанный на блоке 24 (фиг,Зв), время задержки которого определяется требуемой длительностью срабатывания коммутатора, 30 переводит блок 27 памяти в режим записи.

Так как импульс с выхода блока 24 появляется до окончания импульса с выхода блока

22, по текущему адресу в блок 27 памяти записывается длительность импульса са 35 счетчика 3.

По окончании импульса с блока 22 коммутатор 26 переключает адресные входы блока памяти на выходы счетчика 20 (адрес сравниваемого предыдущего импульса). 40

Окончание импульса с блока задержки 24 переводит блок 27 памяти в режим считывания, и на его выходе формируется код предыдущего импульса (его длительности), который задержанным импульсом с выхода 45 блока 25 (фиг.Зг) записывается в регистр 29.

Одновременно этим же импульсом в регистр 28 записывается кад длительности текущего импульса из счетчика 3. На одном из выходов ("больше", "равно" или "меньше") 50 блока сравнения кодов 30 формируется единичный сигнал, который через открытые элементы 31 группы И поступает на соответствующий информационный выход шины 33 устройства, Затем (после записи инфарма- 55 ции в регистры 28 и 29) формируется импульс на выходе блока задержки 23 (фиг.Зд), по которому счетчик 3 устанавливае1ся в нулевое состояние.

Таким образам, селектор позволяет осуществлять как селекцию импульсов по длительности, так и сравнение относительной длительности текущего и предыдущего импульсов с заданным проме>куткам (в количестве импульсов).

Формула изобретения

Селектор импульсов по длительности па авт,cs, N.. 1403359. а т л и ч а ю шийся тем, чта, с целью расширения функциональных возможностей за счет обеспечения вазможности сравнения длительности текущего импульса и длительности предыдущего импульса, отстоящего от текущего на заданное число импульсов, в него введены третий блок задержки, включенный между выходом инвертара и входом сброса первого счетчика импульсов, четвертый и пятый блоки задержки, второй и третий формирователи импульсов, второй и третий счетчики импульсов, первый и второй ре истры памяти, блок памяти, блок сравнения кодов, группа элементов И, четвертый дешифратор, коммутатор, второй триггер, шина начальной установки, шина управления и выходная информационная шина, которая соединена с выходами группы элементов И, управляющий вход которой соединен с выходом второго триггера, а информационные входы— поразрядно с выходами блока сравнения кодов, входы первой группы которого поразрядно соединены с выходами первого регистра памяти, синхравход которого соединен с выходом пятого блока задержки и синхравхадом второго регистра памяти, информационные входы которого поразрядно соединены с выходами блока памяти, информационные входы которого соединены поразрядно с выходами первого счетчика импульсов и также поразрядно с информационными входами первого регистра памяти, вход управления — с выходом четвертого блока задержки и входом пятого блока задержки, а адресные входы — поразрядно с выходами коммутатора, управля ащий вход которого соединен с выходом третьего формирователя импульсов и входом четвертого блока задержки, входы первой и второй групп информационных входов — поразрядно с выходами соответственно второго и третьего счетчиков импульсов, входы установки которых соединены с шиной начальной установки и с R-входом второго триггера, $-вход которого соединен с выходом четвертого дешифратара, входы которого поразрядно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходам второ1758866 го формирователя импульсов, вход которого вателя импульсов, причем выходы второго соединен с выходом инвертора, вход кото- регистра соединены с входами второй групрого соединен с входом третьего формиро- - пы входов блока сравнения кодов, Составитель С.Кишенский

Редактор О.Спесивых Техред M.Ìîðãåíòàë . Корректор П.Гереши . Заказ 3012 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101