Триггер

 

Изобретение относится к автоматике и импульсной технике и может быть использовано в автоматических системах с повышенной помехозащищенностью. Сущность изобретения: триггер содержит две входные шины 1, 2, вход 3 выбора режима, четыре элемента НЕ 4, 5, 12, 13с тремя состояниями , два элемента И-НЕ 8, 9, два времязадающих элемента 10, 11, четыре резистора 6, 7, 14, 15. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s Н 03 К 3/037

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР,. ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ (21) 4863877/21 (22) 03.09.90 (46) 07.09.92. Бюл. N 33 (75) С.И,Капустин (56) Патент Великобритании Ы 1153268, кл. Н 03 К 17/16, 1969.

Титце У., Шенк К. Полупроводниковая схемотехника. М.: Мир, 1982, с. 117, рис.

9,25. (54) ТРИГГЕР

Изобретение относится к автоматике и импульсной технике и может быть использовано в различных автоматических системах.

Цель изобретения — повышение помехоустойчивости и расширение области применения, На чертеже показана схема триггера, Триггер содержит первую и вторую входные шины 1 и 2, вход 3 выбора режима, первый и второй элементы НЕ 4 и 5 с тремя состояниями, первый и второй резисторы 6 и 7, первый и второй элементы И вЂ” НЕ 8 и 9, первый и второй времязадающие элементы

10 и 11, третий и четвертый элементы НЕ 12 и 13 с тремя состояниями, третий и четвертый резисторы 14 и 15, первый и второй выходы 16 и 17 триггера.

Первая и вторая входные шины 1 и 2 соответственно через первый и второй элементы НЕ 4 и 5 соединены с вторыми входами соответственно первого и второго элементов И вЂ” НЕ 8 и 9. Выход первого элемента И вЂ” НЕ 8 соединен с первым выходом триггера 16 и с входом первого времязада(57) Изобретение относится к автоматике и импульсной технике и может быть использовано в автоматических системах с повышенной помехозащищенностью. Сущность изобретения: триггер содержит две входные шины 1, 2, вход 3 выбора режима, четыре элемента HE 4, 5, 12, 13 с тремя состояниями, два элемента И-НЕ 8, 9, два времязадающих элемента 10, 11, четыре резистора 6, 7, 14, 15. 1 ил. ющего элемента 10, выход которого соеди- Ю нен о входом третьего элементе НЕ 12 и входом управления второго элемента НЕ 5, Выход третьего элемента НЕ 12 соединен с третьим входом первого элемента И вЂ” НЕ 8.

Выход второго элемента И вЂ” НЕ 9 соединен с первым входом первого элемента И-НЕ 8, с вторым выходом 17 триггера и с входом второго времязадающего элемента 11, а пер- О вый вход второго элемента И вЂ” НЕ 9 С> соединен с выходом первого элемента И-, (НЕ 8, Выход второго времязадающего элемента 11 соединен с входом управления первого элемента НЕ 4 и с входом четвертого элемента НЕ 13, выход которого соединен с третьим входом второго элемента

И-НЕ 9. Входы управления третьего и четвертого элементов НЕ 12 и 13 соединены с входом 3 выбора режима. Резисторы 6, 7, 14, 15 включены соответственно между выходами первого, второго, третьего, четвертого элементов НЕ 4, 5, 12, 13 и шиной питания.

Триггер работает следующим образом.

1760628

Пусть на входе 3 — логический "0" (режим запоминания состояния) на первом выходе 16 — логический "0", на втором выходе

17 — логическая "1", а на первой и второй входных шинах 1 и 2 -логические 0". При появлении на входной шине 1 логической

"1" на выходе элемента НЕ 4 появляется логический "0", что вызывает смену состояния RS-триггера на первом, втором элементах И вЂ” Н Е 8,9, ко орый до этого находился В режиме хранения предыдущего состояния (единицы на вторых входах элементов И вЂ” HE

8, 9). что ведет к появлению единицы на входе первого времязадающего элемента

10. Так как конденсатор этого элемента в начальный момент времени разряжен, на выходе третьего элемента HE 12 устанавливается логический "0", что обеспечивает поступление логического "0" на третий вход первого элемента И вЂ” НЕ 8, исключая возможность изменения состояния триггера воздействием на входную шину 1, так как ноль на третьем входе первого элемента

И вЂ” НЕ 8 обеспечивает единицу на его выхо де независимо от состояния остальных входов на период заряда конденсатора первого времязадающего элемента 10. На этот же отрезок времени на управляющил вход второго элемента НЕ 5 поступает логическая

"1", переводя его выход ь высокоимпедансное состояние, что исключает восприятие триггером информации по входной шине 2 на период заряда конденсатора первого времязадающего элемента 10. Таким обра3оМ, на период заряда конденсатора первого времязадаю цего элемента 10 триггер не может изменить свое состояние, т.е. происходит запоминание его состояния, что и обеспечивает подавление колебаний, Возникающих при переходных процессах В системах управления. Работа триггера при подаче единицы на входную шину происходит аналогично, При этом на период заряда конденсатора второго времязадающегс элемента 11 сохраняется ноль на третьем входе второго элемента И вЂ” НЕ 9 и логическая "1" на входе управления первого элемента HE 4, что обеспечивает невосприятие информации по входным шинам 2 и 1 соответственно и хранение состояния HB период заряда конденсатора второго времязадающего элемента 11, При поступлении на вход 3 логической

"1" триггер переходит в режим работы обычного RS-триггера, так как связь выходов третьего и четвертого элементов Н Е 12 и 13 с соответствующими входами первого и вто5

55 рого элементов И-НЕ 8 и 9 разрывается и триггер теряет способность запоминания состояния на Опред8ленный промежутОK времени. Режимные резистор:I обеспечивают наллчие логических "1" на соответствующих входах первого и второго элеме;тов

И-НЕ 8 и 9 при нахожденил выходов элем8нтОВ НЕ 4, 5, 12, 13 В ВысокоимпеДансном состоянии.. что повь,:шает -;омехозащищенность и на,8)KHQQT» работы г ред !G)KGHHGco триГГеоа, При работе в режиме хранен;я инфGpмации состояние 00 нэ Вход ".ых шинах 1I 2 триГГсра является у ловием хоаненля поед

ыДушеГО сосгОЯниЯ, B состОЯнле 1 Явля -тся запрещенным (аналогично обычным RSтриггерам1, Формула изобретен ия

Триггер, содержащий c16p6,ло и втopую

ВХОДНЫ6 ШИНЫ, ПВРВЬ|й И В "О}вой ЭЛемеНТЫ

И.-НЕ, первый вход первого из к-.;тор .:х „-О6Дин8н с Выходом Второго злемен1. а И Н E u вторым вь ходом три-гера, пеовый в сд второго элемента И-НF подключен K вь,ходу первогG эл8i18H!» И вЂ” HE ь! Перв:-:,у Выходi/ то 1Ггеоа О T Ji N "..Р Ь,, и С Я

ЦЕЛЬЮ ПОВЫШ6. -:ИЯ lPGI!16i18, TC"ИЧИBG ТИ и

Оасшиоения обласп,„пр, „.,B,-I.;," в

ВВ6ДВНЫ ВХОД BЫСГОра рЕжима. Пео .Ый ЧВT верть o : 1стоо - е" В- и и в --1 и -. мя аваЮШ11» ЭоеМ6, -Cg. r;6}i, и — I» I »П- ";, ЭЛЕМВН1Ь1 i il- C Т,,»;!Ìß СОС>-.ЯН .|Я .И: —.6Г, Я

BXO.—,HBЯ -i-! "iH6 -, P6B l i6„O6 »i é - "6i : 6HT :-1; G

ТР8МЯ СОСТОЯ Н ЛЯ МИ О6ДИHВH B С В G Р ВХО

Дом первогоэлемента И вЂ” Н=. л -ервым Выводом первого резистора, Второй вывод которого подключен K "ине питания, вторая входная шина через Второй элемент НЕ с тремя состояниями соединена с .-..-:Орым входом BTGpGi элемента И-}-,Е . : G GBрвым выводом второго резистора, Второй вывод

KOTOPOCG ПОДКЛЮЧBН К UIYiH8 I -ИТЗЧИЯ, BI iXO

-ы первого и вторсго элементов И-Н Е соо гВетственно через первый и =-тGpon времязадающие элементы соедиH6HBi с Входами управления соответственно ВтОрого и первого элементов HE с тремя состояниями и с входами соответственно третьегс и четвертого элементов HE с тремя состояниями, выходы которых подключены ктретьим входам соответственно первого и второго элементов

И вЂ” HE и первым Выводам cooiBBTGTBeHHG третьего и четвертого резисторов, BTopo выводы которых соединены с шиной пита-ièÿ. входы управления третьего и четвертого элементов Н Е с тремя состояниями подключены к входу выбора режима.

1760628

Составитель T. Бестемьянова

Редактор М, Стрельникова Техред М.Моргентал Корректор Н. Слободяник

Заказ 3192 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101