Устройство кодирования

 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных для повышения верности. Целью изобретения является увеличение быстродействия устройства. Устройство содержит информационный и контрольный регистры 2, 3, блоки памяти 4, блок 5 сумматоров. 1 ил.

СОГОЗ С .ВЕТСКИХ

Сг 1!ИАЛИ ГИ !Е КИХ

РЕСПЧБЛИК (sI>s Н 03 М 13/00

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY С8ИДЕТЕЛЬСТ8У

Гл ° 1)(5 )

РьлаИ (21) 4729344/24 (22) 11,08.89 (46) 15.09.92. Бюл. М 34 (72) В.С.Василенко и S.В.Василенко (56) Авторское свидетельство СССР

N 660054, кл. 6 06 Г 11/08, 1979, Авторское свидетельство СССР

t+ 622086, кл. 6 06 F 11/08, 1976.

SU 1762412 А1 (54) УСТРОЙСТВО КОДИРОВАНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных для повышения верности. Целью изобретения является увеличение быстродействия устройства. Устройство содержит информационный и контрольный регистры 2, 3, блоки памяти 4, блок 5 сумматоров. 1 ил, 1762412

Изобретение относится K вь!числительной технике и мажет быть использовано в цифровых ЭВ!!Л повышенной информационной надежности, их устройствах хранения и обмена информацией и для повышения верности в системах передачи данных, системах шумопонижения цифровой, звуко-, видеозаписи и воспроизведения, Известно устройство для кодирован!ля с исправлением пакетов ошибок, содержащее три блока регистров сдвлга, три блока сумматоров, блок умножения и три блока переключения. Недостаткам этого устройства являются значительные аппаратурные затраты, большое время обработки информации, а также низкая вероятность ее коррекции при кодировании способом, Наиболее близким к предлагаемому изобретению па техни !вской сущности является устройство для кодирования, содержащее группу входов устройства, информационный и контрольный регистры, группу выходов устройства, регистр прямого кода, схему сравнения, две группы элементов И, элемент ИЛИ. группу элементов

НЕ, группу элементов ИЛИ, элемент НЕ и блок сумматоров, причем группа входов устройства соединена со входами информационного регистра, выходы элемента ИЛИ совместно с выходами блока сумматоров подключены ко входу контрольного регистра, входам элементов И пеаг}а!,—; группы и через элемент НЕ ка вхадaì элеме ITQB И второй группы, выха};ы блока сумматоров подключены ка входам ка!-!трольного регистра, выхадь! инu)îрмацианнага регистра соедиHF. H! са входами первой и втОрОй группы элемеHToe И, схемь! сравнения и входами контролируемого запоминающего устройства, e!,!xo!., которо а связаны с регистром прямого !<Ода, в ады схемы сравнения подключены, кроме того, K выходам регистра прямого кода, входы блока сумматоров совместно с группой выходов подключены к выходам группы элементов ИЛИ, на входы которой подключены выходb! групп элементов И.

Недостатками этого устройства являются значительные временные затраты и возможность формирования контрольного признака только для информации „антролируемого запоминающего устройства.

Целью изобретения является увеличение быстродействия устройства.

Эта цель достигается тем, чта в устройство введены блоки памяти, причем группа входов устройства соединена со входами информационного регистра, выходы которого подключены к входам всех блоков памяти, кроме первого входам модульных сумматоров первого яруса блока сумматоров и совместно с выходами контрольного регистра к группе выходов устройства, выходы блоков памяти связаны, совместно с

5 выходом блока сумматоров, со входами конTporlbHoro регистра, выходы модульных сумматоров каждого яруса блока сумматоров, кроме последнего, соединены со входами соответствующих модульных сумматоров

10 последующих ярусов, а выход модульного сумматора последнего яруса является выходом блока сумматоров и подключен, кроме того, ко входу первого блока памяти, Устройство кодирует числа. поступаю15 щие на его входы, в соответствии с каскадируемым вырожденным кодом взвешенных групп (КВВГ-кодом), суть которого заключается в следующем.

Информационная часть кода числа со20 провождается, как и при известных способах контроля, контрольным признаком. Но в отличие от известных способов контрольный признак состоит иэ двух частей, каждая из катары-; вычисляется следующим о6ра25 зам. Информационная часть кода числа разбивается на фиксированные группы определенной разрядности, например, на и групп по 5 разрядов в каждой. Разрядность групп S определяет максимальную крат30 ность обнаруживаемых и исправляемых ошибок. Для расчета г:ервой части контрольного признака используется вырожденный ВГ-кад, который отл!лчается от ВГ-кода величинами используемых весовых коэффи35 циентов и контаольнаго модуля и получаетиз последнего, =cëè в формуле для

РаСЧЕта KÎHTÐÎaeHGго ПРИЗНàKа п

r(A) =- (, g С!)1, (1)

/} 0 где Q — кад I-тай группы, рассматриваемый ка«некоторое числа;

С! — весовой коэффициент I-тай группы; кант«эалъныи Mадуль; и — число S-разрядных групп, на которые разбит код исхаднога числа, знак (Х)1 означает вычисление остатка ат деления числа X на число q, в качестве весовых коэффициентов использовать С! = 1 для всех значений i, а в качестве контрольного модуля

cI

В этом случае будет получен контрольный признак той же разрядности S, чта и разрядность групп, на которые разбито исходное числа. Естественно, чта при этом кад теряет корректирующие свойства, так как он позволяет только определить факт наличия ошибки, но не позволяет определить ее места и

elf! ичи }!у.

1762412

Однако если место ошибки определено каким-либо другим способом, то вырожденный ВГ-код позволяет величину этой ошибки определить, Действительно, при наличии ошибки в j-той группе величиной Аа) величина контрольного признака в соответствии с (1) при С) = 1 будет равна:

j — 1

r(q)=I g а +(гг +ла,) Г g cq)q „

i=1 ) =-j+1 а разность контрольных признаков исходного и искаженного чисел, вычисленная по контрольному модулю г!

Лг =(г(А) — г(А))ц -) g rr, + !

l =1

Г- (а> + A a> ) + д—

Г1 l =j+1 — Х rq)q =)ГЛГГ;!q = qr, (2) )=1

Поэтому, если место ошибки известно, то ее исправление осуществляется легко, т.к, ix =(a + AalJIq. откуда а1 = 1а + Л а1,q, Для определения,еста ошибки используется вторая часть контрольного признака, voTopBR полу.-:ается как совокупность из и частных кoHTpoëüíûõ признаков. Каждый из частных контрольных признаков . относится к соответствующей I-й фиксированной группе разрядов указанного выше разбиения и получается относительно вегичины а) применением любого обнаруживающего кода, например, контроля по модулю q), где (11 < cj, т.Е. =(а)) ц (3)

Если применить к исходному коду процедуры (1, 3), то контрольный признак числа будет представлен совокуг) ностью

R(A) = r (A), т1)а1. . 12(а2,)..., fï(nqq), (4) которая сопровождает исходное число при его хранении, передаче и т.п.

Совокупность исходного числа и его контрольного признака (4) образует информационную и контрольную части разрядов каскадируемого вырожденного ВГ-кода (КВ В Г-кода), формируемого в и редлагаемом устройстве. При декодировании числа в устройствах обнаружения и исправления ошибок применение процедуры (3) и сравнение величин fl с ранее вычисленными позволяет определить наличие ошибки и ее место, а применение процедур (1, 2) — наличие ошибки и ее величину, Совместная обработка информации о наличии ошибки позволяет дугьных сумматоров 5 образует пирамидальный блок сумматоров 6 для сложения и чисел, в первом ярусе которого использует50 ся)п/2(модульных сумматоров 5, а в последнем — один модульный сумматор 5. Общее число ярусов модульных сумматоров 5 равно jjogzn(, где знак )х(означает вычисление бли><айшего целого значения к величине Х, При этом на выходе блока сумматоров 6 формируется величина г (А)=(«)

I 1 обеспечить высо:",ую вероятность ее обнаружения, а значение величины ошибки — ее безусловную коррекцию

На чертеже представлена схема устрой5 ства кодирования.

Устройство содержит группу входов 1 устройства, информационный и контрольный регистры 2, 3, блоки памяти 4, модульные сумматоры 5, блок сумматоров 6, выход

10 7 устройства.

При этом группа входов 1 соединена со входами информационного регистра 2, выходы которого подключены ко входам всех блоков памяти 4, кроме первого, входам со15 ответствующих модульных сумматоров 5 первого яруса блока сумматоров 6 и совместно с выходами контрольного регистра 3,— к группе выходов 7 устройства, выходы модульных сумматоров 5 каждого яруса, кроме

20 последнего, блока сумматоров 6 соединены со входами соответствующих модульных сумматоров 5 последнего яруса является выходом блока сумматоров 6 и связан, со входом первого блока памяти 4 и, совместно

25 с выходами блоков памяти 4, — со входом контрольного регистра 3.

Регисто 2 предназначен для приема и

; г. .-I е. I: я Г .>-)!.†.- я (, i )Q Го:)сходного числа, а регистр 3 — для приема и хранения форми30 руемого устройством S + (и+1)гп-разрядного контрольного признака кода числа, Блоки памяти 4 предназначены для табличного расчета частных контрольных признаков 1)(а) ) для всех групп разрядов

35 исходного числа, а первый из них — для расчета частного контрольного признака от величины контрольного признака вырожденного ВГ-кода, т.е. для расчета величины f (г(А). Для этого в каждой ячейке с

40 адресом а или r(A) соответствующего блока памяти хранится вычисленная константа

1)(а ) или f(r(A)). Разрядность всех этих констант — m, емкость каждого из блоков памяTiri 2

Moäóëьные cóÿìàторы 5 предназначены для сложения кодов, поступающих на их входы по модулю q. Совокупность всех мо1762412 вэ 7 передаются nS разрядов исходного кода с выхода информационного регистра? и

5 (n 1)m разрядов контрольного признака

I =-1

Так как величина контрольного модуля q =

=2, то для организации сложения по модулю в каждом из модульных сумматоров 5 достаточно применить в качестве таких сумматоров S-разрядные сумматоры без использования переносов из старшего S-ro разряда, Полученное значение r (А) записывается в контрольный регистр 3 и, кроме того, передается в первый из блоков памяти

4, По входному коду, являющемуся адресом ячейки. в каждом из блоков памяти 4 считываются частные контрольные признаки этого кода Т (а .), Эти частные контрольные признаки также записываются в контрольный регистр 3. При этом на выход устройстСоставитель В.Василенко

Редактор Н.Каменская Техред M.Mîðãåíòàë Корректор Q,Ãóñòè

Заказ 3265 Тираж Подписное

ВНИИПИ Государственного комитета Ilo изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 которая поступает в первый из блоков памяти 4 и, кроме того, вместе с частными контрольными признаками fi(М ) записывается в контрольный регистр 3.

Устройство работает следующим образом.

Исходное, подлежащее кодированию число поступает нэ группу входов 1 и записывается в информационный регистр 2 и с его выходов поступает одновременно на вход блока сумматоров 6 и на второй из блоков памяти 4. При этом первая группа разрядов поступает на первый вход первого модульного сумматора 5 перво о уровня, вторая — на второй вход первого модульного сумматора 5, и т,д. и-ная группа поступает на второй вход последнего из )п/2(модульных сумматоров 5 первого уровня, После сложения в модульных сумматорах 5 первого уровня производится сложение полученных сумм в модульных сумматорах 5 второго и всех последующих из jlog2 n(ярусов блока сумматоров 6 так, что на его выходе образуется контрольный признак вырожденного

ВГ-кода

5 R(A) =- г(А), 11(гт ), г2(rrz), „f, (и„) f, (r(A) ) t которые в совокупности образуют КВВГ-код исходного числа.

В предлагаемом устройстве по сравне10 нию с прототипом снижены временные затраты, т,к. для кодирования потребуется время для записи информации в два регистра и ее сложения в блоке сумматоров, а у прототипа дополнительно к этому — время

15 для записи в регистр прямого кода, для сравнения кодов и передачи их через элементы И, 11Å и два элемента ИЛИ.

Кроме того, прототип обеспечивает кодирование информации только при его подклю20 чении к контролируемому запоминающему устройс ву. в то время как предлагаемое устройство обеспечивает кодирование любых чисел, поступающих на его входы в параллельном коде.

25 Формула изобретения

Устройство кодирования, содержащее информационный регистр, входы которого являются информационными входами устройства, блок сумматоров, выходы которого

30 подключены к первым входам контрольного оегистра, выходы которого являются выходами контрольных признаков устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства. в

35 него введены первый и второй блоки памяти, выходы которых соединены г, вторыми входами контрольного регистра, входы первого блока памяти соединены с выходами блока сумматоров, выходы информационно40 го регистра — с входами блока сумматоров, второго блока памяти и являются информационным выходом устройства.