Устройство для обнаружения ошибок в кодовой последовательности

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых ЭВМ повышенной информационной надежности, их устройствах памяти и обмена информацией и для повышения ве[)- ности в системах передачи данных, системах шумопонижения цифровой звуко-, видеозаписи и воспроизведения. Целью изобретения является расширение функциональных возможностей за Счет формирования остатка по контрольному основанию. Устройство содержит регистр 1, блоки 2, 3 и 7 памяти, блок 4 суммирования и элемент НЕ 6.2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЦЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 M 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ, 21) 4804411/24 (22) 25,12,89 (46) 07.12.92. Бюл. М 45 (72) В.С.Василенко, В,А.Вересенко, Д,А.Мартынов и А.Б.Надыкто (56) Авторское свидетельство СССР

N1569996,,кл,,Н 03 М 13/00, 1988.

Авторское свидетельство СССР

N 1562976, кл. Н 03 М 13/00, 1988. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ОШИБОК В КОДОВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ. Ж,, 1780191 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых 3ВМ повышенной информационной надежности, их устройствах памяти и обмена информацией и для повышения верности в системах передачи данных, сист»мах шумопонижения цифровой звуко-, видеозаписи и воспроизведения. Цель о изобретения является расширение функциональных возможностей эа Счет формирова- ния остатка по контрольному основанию.

Устройство содержит регистр 1. блоки 2, 3 и

7 памяти, блок 4 суммирования и элемент

НЕ 6,2 ил.

1780191

q >2pn рп-1 аiucn =«i — Лаif p i

=>" (2) р Р1ч

;3) (4) 50

А=а,а2...,,а, 55

pi >2 (1=1, п) Изобретение относится к вычислительной технике и предназначено для применения в цифровых вычислительных машинах, их памяти, устройствах обмена информации, в устройствах шумопонижения цифровой звуко-, видеозаписи и воспроизведения.

Целью изобретения является расширение функциональных возможностей за счет формирования остатка по контрольному основанию.

На фиг.1 представлена схема устройства для обнаружения ошибок в кодовой последовательности; на фиг.2 — схема блока суммирования.

Устройство содержит регистр 1, первый блок 2 памяти, второй блок 3 памяти, блок 4 суммирования, вход 5 задания режима устройства, элемент НЕ б, третий блок 7 памяти, выход 8 отсутствия ошибки устройства, входы 9 остатков по рабочим и контрольному основаниям устройства, выходы 10 остатков по рабочим и контрольному основаниям устройства, выходы 11 и 12 соответственно суммы и переполнения блока

4 суммирования, входы 13 слагаемых, кроме старшего блока 4 суммирования, вход 14 старшего слагаемого блока 4 суммирования, Блок 4 суммирования (фиг.2) содер>кит пирамидально соединенные сумматоры 15.

Устройство (фиг.1) реализует код условных вычетов (BY-код), использование которого заключается в следующем, Информационная часть кода числа, представленная в любой системе счисления, в том числе двоичной или в любом коде в виде набора цифр, сопрово>кдается как и при известных способах контроля по модулю, контрольным признаком, процесс формирования которого, т.е. кодирования, заключается в следующем, Исходный код условно разбивается на определенное число S-разрядных групп, каждая из которых условно рассматривается как остаток от деления некоторого числа

А на набор взаимно простых оснований

p>,р2„.,рп, Таким образом, исходный код, например, двоичное число 0 представляется в виде условного числа А;

1. и условно считается. числом в системе остаточных классов, где а; — остаток от деления условного числа А, двоичный код которого соответствует исходному числу А, на набор условных оснований

Из теории остаточных классов известно, что если имеется остаток от деления числа А на контрольный модуль q, причем

I где pn(pn-1) — наибольшее из условных основание иэ совокупности, то возможно обнаружение и исправление ошибок в любой кратности в одном из остатков аi представления числа А, Исправление может осу1 ществляться по формуле где знак {x)pi — означает вычисление остатка от деления величины Х на pi, a i,„— исправленный остаток по основанию pl, а — остаток по основанию pi, в котором произошло искажение;

Ла — величина ошибки.

В свою очередь, Ла определяется из выражения ла =(i(zpr)ip; (- )1р .

pi! где р — диапазон представления чисел в системе остаточных классов с заданным основанием р; (=1,п) Z — величина, определяемая по формуле знак )Х(означает вычисление дробной части величины У,, а i — остаток по основанию рЕ (l=1,n), пц — весовой коэффициент, вычисляемый по формуле

Таким образом, выражение (1) для получения (истинного) скорректированного значения в!-й группе ai может быть пзлучено как

ai = а - Ла:, р, — — с — у к р; ) р; р; р

Ь1 (5) 1780191

Выражение (5) может быть испольэованодля исправления ошибки в любой группе, в том числе и по контрольному основанию.

Отсюда легко вытекает алгоритм вычисления контрольного признака а . Для этого 5 после определения значений кодов в каждой группе а достаточно задать в качестве контрольного признака ак любое число, например, а =О. Используя выражение (5) для исправления ошибки в контрольном основании, получим а k =(О- а k }pi=(pi-{(Ер!)(— P }pi}pi}pi} {6)

pk

Таким образом, выражение (6) определяет алгоритм формирования контрольного признака для информационной части кода числа, который используется при кодировании.

При обнаружении ошибок в числе А! представление исходного кода А совместно ! с контрольным признаком а< в виде условного слова в системе остаточных классов (код условных вычетов) позволяет использовать для обнаружения ошибок то, что любое искажение условного кода по одному из условных оснований pi переводит условное число А из диапазона (О, р) в диапазоне (р, ! рц), где

Р1=Р !

=1

Для неискаженного числа справедливо, таким образом 35

,т, (+м;т, 1

Z с —

Ч где — — пороговая константа, 1 40

Ц (Х) — целая часть числа Х, Заметим, что величины а! m i

{i=1,2...n) могут быть вычислены зар! ранее и записаны соответствующим образом в блок памяти.

Входами 9 устройства являются (и-1) Sразрядных и одна r-разрядная шины, где и — количество групп а,, а 50

S=(log2 рп), г=(!о92Ц), подключенные к регистру 1, который соответственно состоит из (и-1) S-разрядных и 55 одного r-разрядного подрегистров.

Первый блок памяти 2 совокупность из и узлов памяти, каждый из которых предназначен для табличного вычисления тольm ко дробной части величины а; — no nopi ступающим на входы устройства значениям кодов соответствующих групп а! . Емкость каждого иэ {n-1) узлов памяти сосгавляет 2, а n-" — 2 ячеек. В каждую ячейку такого узла с адресом а! записывается вычисленное заранее значение дробной части

nl произведения а! с разрядностью

pi г=(!о92г!), где знак (Х) означает ближайшего большего целого значения к величине Х.

Второй блок 3 памяти предназначен для хранения обратного кода дробной части величины 1/q (без знакового разряда) разрядностью r.

Блок 4 суммирования, состоящий из сумматоров 15,представляет собой пирамидальный сумматор и прсдназначен для вычисления величины

Каждый из сумматоров 15 обеспечивает сложение г-разрядных дробных частей проM i изведений а;, Входы сумматоров 15 р! каждого яруса, за исключением первого, подключены к выходам соответствующих сумматоров 15 предыдущего яруса. Выход блока 3 памяти соединен со свободным входом сумматора 15, составля!ощего последний ярус и выполняющего функцию вычитания пороговой константы {сложение в обратном коде) из результата предыдущего сложения. Кроме того, выход переноса сумматора 15 последнего яруса используется в качестве вы" îäà сигнала отсутствия ошибки, так как при выполнении неравенст1 ва (7) — разность Z — — > О возникает nepeq полнение разрядной сетки сумматора, свидетельствующее тем самыл1 об отсутствии ошибки. В остальных сумматорах 15 переносы игнорируются, так как суммируются только дробные части чисел.

Третий блок 7 памяти предназначен для табличного вычисления величины контрольного признака Q k в соответствии с выражением (6). Для этого емкость блока должна составлять 2 ячеек, в каждую из которых записывается вычисленное заранее r-разрядное значение а к, рассчитанное для величины 2, двоичный код которой равен коду адреса этой ячейки.

Вход 5 обеспечивает прием потенциального сигнала, обеспечивающего выбор

1780191 режима работы устройства. Уровень этого сигнала соответствует нулевому уровню в режиме Кодер и единичному в режиме Деф кодер.

Устройство (фиг.1) работает следующим 5 образом, В режиме декодирования на входы 9 поступает сообщение в форме, соответствующей представлению контролируемого числа BY-кода по всем условным основаниям, 10 включая контрольное. На входе 5 потенциап, соответствующий "1". Это сообщение с регистра 1 подается в первый блок 2 памяти, где происходит табличное умножение велиm 15 чины a на константу —, В блоке 4 сумPI мирования происходит вычисление целой

ITl ( дробной части суммы Z= ),, а (, К

PI второму входу сумматора 15, образующего последний ярус блока 4 суммирования, подключается выход блока 3 памяти, s котором хранится обратный код дробной части пороговой константы, причем считывание происходит при наличии сигнала декодирования 25 и таким образом на сумматоре 15 последне-. го яруса происходит вычисление разности

Z — —. Если эта разность положительна

g

{ошибки нет), то на втором выходе этого сумматора 15 формируется сигнал перено1 са. Если разность Z — — < О, то в цепи

g переноса сумматора 15 последнего яруса сигнал отсутствует, что свидетельствует об ошибке в декодируемом слове.

В режиме кодирования на входе 5 уровень, соответствующий б, На входах считывания блока 3 памяти О, а блока 7. памяти — 40

1, так как сигнал нулевого уровня инвертируется элементом,НЕ б. Кодируемая информация поступает по всем основаниям, кроме контрольного, на регистр 1, после чего поступает на блок 2 памяти, где происходит табличное вычисление величины

m ( — для всех QI Величины

P I

m а — подаются на блок 4 суммирования, P I где вычисляется величина Z, полученное значение которой поступает на блок 7 памяти, в котором происходит табличное вычисление контрольного признака Q I; в соответствии с (6), После этого значение и к поступает в контрольный разряд регистра 1, который выдает информацию на выход устройства, Формула изобретения

Устройство для обнаружения ошибок в кодовой последовательности, содержащее регистр, первый и второй блоки памяти, блок суммирования, причем входы остатков по рабочим и контрольному основаниям устройства соединены соответственно с входами информационных и контрольного разрядов регистра, выходы разрядов которого являются соответственно выходами остатков по рабочим и контрольному основаниям устройства и соединены соответственно с адресными входами группы первого блока памяти, выходы группы которого соединены соответственно с входами слагаемых, кроме старшего, группы блока суммирования, вход старшего слагаемого группы которого соединены с выходом второго блока памяти, выход переполнения блока суммирования является выходом отсутствия ошибки устроиства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования остатка по контрольному основанию, оно содержит элемент НЕ и третий блок памяти, причем вход задания режима устройства соединен с входом разрешения считывания второго блока памяти и с входом элемента НЕ. выход которого соединен с входом разрешения считывания третьего блока памяти, адресный вход которого соединен с выходом суммы блока суммирования вйход третьего блока памяти соединен с входом контрольного разряда регистра.

1760191

Составитель В,Василенко

Техред М.Моргентал Корректор Э.Лончакова

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 4442 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям.и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5