Система записи и воспроизведения видеосигнала

Авторы патента:

ШАТАЛОВ АЛЕКСАНДР АНДРЕЕВИЧ

ЯСТРЕБКОВ АЛЕКСАНДР БОРИСОВИЧ

КРЫЛКОВ ВАЛЕНТИН ФЕДОРОВИЧ

КУЧЕРОВ ГЕННАДИЙ ИВАНОВИЧ

РЫБАКОВА НАТАЛЬЯ АНДРИАНОВНА

H04N9/69 - для изменения цветовых сигналов с помощью коррекции контрастности

Изобретение относится к телевизионным системам записи.-хранения и воспроизведения видеоинформации. Цель изобретения - повышение степени сжатия видеосигнала . Система записи и воспроизведения видеосигнала содержит: 3 аналого-цифровых преобразователя (1.1-1.3), первый мультиплексор (2.1), б мультиплексоров (2.2-2.7), второй мультиплексор (2.8), 2 ортонормирующих преобразователя (3.1, 3.2), 14 демультиплексоров (4.9, 4.14, 4.1-4.8, 4.10-4.13), 2 блока формирования адреса (5.1, 5.2), устройство кодирования 6, устройство записи 7, носитель записи 8, устройство воспроизведения 9, устройство декодирования 10, блок управления 11.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э Н 04 N 9/69

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

-К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4824018/09 (22) 07,05;90 (46) 23,12,92, Бюл, М 47 (71) Ленинградский институт авиационного приборостроения (72) А,А.Шаталов, А.Б.Ястребков, В.Ф.Крылков, Г.И.Кучеров и Н,А.Рыбакова (56) Патент США N. 4675750, кл. Н 04 N 5/92, опуб. 1987 (прототип). (54) СИСТЕМА ЗАПИСИ И ВОСПРОИЗВЕДЕНИЯ ВИДЕОСИГНАЛА (57) Изобретение относится к телевизион"ным системам записи;хранения и воспроизИзобретение относится к телевизионным системам записи, хранения и воспроизведения видеоинформации и может быть использовано в вещательном и специальном телевидении, где необходимо записывать большой объем видеоинформации в виде отдельных кадров иэображения для длительного хранения, Известна система (Пат. 2047041 А (Великобиритания). Цифровой накопитель неподвижных изображений, 1980, Н 04 N

5/76), содержащая последовательно соединенные аналого-цифровой преобразователь (АЦП), вход которого является входом устройства, первую памггь на кадр, первый блок обработки данных, формирователь форматной записи. носитель записи, расформирователь форматной записи, второй блок обработки данных, вторую память на кадр, цифроаналоговый преобразователь (ЦАП), выход которого является выходом устройства. В данном устройстве используется суммарно-разностное преосразование, ЯЛ«1783635 А1 ведения видеоинформации, Цель изобретения вЂ” повышение степени сжатия видеосигнала. Система записи и воспроизведения, видеосигнала содержит: 3 аналого-цифровых преобразователя (1.1 вЂ” 1,3), первый мультиплексор (2.1), 6 мультиплексоров (2.2 вЂ” 2,7), второй мультиплексор (2.8), 2 ортонормирующих преобразователя (3.1, 3,2), 14 демультиплексоров (4.9, 4.14, 4.1 вЂ” 4.8, 4.10 вЂ” 4,13), 2 блока формирования адреса (5.1, 5.2), устройство кодирования 6, устройство записи

7, носите: ь записи 8, устройство воспроизведения 9, устройство декодирования 10, блок управления 11. позволяющее сжать видеоинформацию в два раза. Однако это преобразование не устраняет полностью статистическую связь между соседними элементами изображения, что является недостатком устройства, т.к. сохраняется избыточность, связанная с корреляцией изображения.

Наиболее близка по технической сущ-, ности к предложенной система (Пат, 4675750 (США), Система сжатия видеоинформации, 1987. Н 04 N 5/92), содержащая первый АЦП, вход которого является яркостным входом системы, второй и "третий

АЦП. входы которых являются входами цвето разностн ыи сигналов системы, первый мультиплексор (MX), первый и второй входы которого соединены с выходами второго и третьего АЦП соответственно, первый и второй.блоки преобразования, второй МХ, причем входы первого и в т орог о блоков. преобразования соединены с выходами первого АЦП и первого MX соответственно, а выходы соединены с первым и вторым

1783535 входами второго МХ, последовательно соединенные блок округления, вход которого соединен с выходом второго МХ, линию сравнения, генератор кодов, блок кодирования, формирователь форматной записи, блок записи, носитель записи, блок сопроизведения, расформирователь форматной записи, блок декодирования, память на строку и первый демультиплексор (ДМХ), первый и второй блоки обратного преобразования, входы которых соединены с первым и вторым выходами первого ДМХ соответственно, второй ДМХ, вход которого соединен с выходом второго блока обратного преобразования, первый ЦАП, вход которого соединен с выходом первого блока обратного преобразования, а выход является яркостным выходом системы, второй и третий ЦАП, входы которых соединены с первым и вторым выходами второго ДМХ соответственно; а выходы являются выходами цветоразноатных сигналов системы, Однако в данной системе используется преобразование Адамара, которое при различном характере изображений не является собственным для каждого из них. Это означает, что соседние элементы изображения после преобразования остаются статистически связанными, что является недостатком системы, т.к. сохраняется избыточность, связанная с корреляцией изображения.

Цель изобретения вЂ” повышение степени сжатия видеосигнала за счет использования линейного ортонормирующего преобразования, которое позволяет полностью устранить взаимосвязь соседних элементов изображения, что приводит к дополнительному сжатию видеосигнала.

Поставленная цель достигается тем, что в систему записи и воспроизведения видеосигнала, содержащую первый АЦП, вход которого является входом яркостного сигнала системы, второй и третий АЦП, входы которых являются входами цветоразностных сигналов системы, первый МХ, первый и второй входы которого соединены с выходами второго и третьего АЦП соответственно, второй МХ, последовательно соединенные устройство кодирования, устройство записи, носитель записи, устройство воспроизведения и устройство декодйрования; первый ДМХ, второй ДМХ, первый ЦАП, выход которого является выходом яркостного сигнала системы, второй и третий ЦАП, входы которых соединены с первым и вторым выходами второго ДМХ соответственно, а выходы являются выходами цветоразностных сигналов системы, введены первый и второй ортонормирующие преобразовате4 ли (ОП), третий, четвертый, пятый, шестой, седьмой и восьмой МХ, третий, четвертый, пятый, шестой, седьмой, восьмой,-девятый, десятый, одиннадцатый, двенадцатый, три5 надцатый и четырнадцатый ДМХ, первый и второй блоки формирования адреса(БФА) и блок управления (БУ). Первые входы третьего и четвертого МХ соединены с выходами первого АЦП и первого МХ соответственно, 10 а выходы их соединены с информационными входами первого и второго ОП соответственно. Выход нормировки и весовой выход первого ОП соединены с первым и вторым входами пятого MX соответственно, 15 выход которого соединен с первым входом седьмого MX. Выход нормировки и весовой выход второго ОП соединены с первым и вторым входами шестого МХ соответственно, выход которого соединен с первым вхо20 дом восьмого МХ. Информационные выходы первого и второго ОП соединены с выходами третьего и четвертого ДМХ соот- ° ветственно,. первые выходы которых соединены с вторыми входами седьмого и.

25 восьмого MX соответственно. Выходы седьмого и восьмого МХ соединены с пер-вым и вторым входами второго MX соответственно, выход которого соединен с входом устройства кодирования. Входы

30 одиннадцатого и двенадцатого ДМХ соединены с первым и вторым выходами первого

ДМХ соответственно, вход которого соеди- . нен с выходом устройства декодирования, Вторые выходы одиннадцатого и двенадца35 того ДМХ соединены с входами тринадцатого и четырнадцатого ДМХ соответственно. первые их выходы соединены с входами нормировки первого и второго ОП соответственно. Первые выходы тринадцатого и че40 тырнадцатого ДМХ соединены с весовыми входами первого и второго ОП соответственно, вторые выходы их соединены с вторыми входами третьего и четвертого МХ соответственно. Вторые выходы третьего и

45 четвертого ДМХ соединены с входами первого ЦАП и второго ДМХ соответственно.

Первый и второй выходы БУ соединены с первым и вторым входами первого БФА соответственно, выходы которого с первого по

50 десятый соединены с соответствующими входами БУ с первого по десятый. Первые и вторые адресные входй первого ОП объединены с соответствующими адресными входами второго 0ll и подключены к первому и

55 второму адресным выходам первого БФА соответственно. Третий, четвертый, пятый, двадцать пятый, двадцать шестой и двадцать седьмой выходы БУ соединены со входами пятого, шестого, седьмого, восьмого, девятого и десятого ДМХ соответственно.

1783635

Тактовые входы первого, второго и третьего

АЦП соединены с первыми выходами пятого, шестого и седьмого ДМХ соответственно, вторые выходы которых соединены с тактовыми входами первого, второго и третьего ЦАП соответственно, Управляющие входы первого

MX и второго ДМХ объединены и подключены к шестому выходу БУ. Управляющие входы

ДМХ с третьего по десятый, третьего и четвертого МХ, первые синхровходы первого и второго ОП и третьи входы первого и второго БФА объединены и подключены к седьмому выходу

БУ. Синхровходы первого ОП второго по восемнадцатый объединены с соответствующими синхровходами второго ОП и подключены .к выходам BY с восьмого по двадцать четвертый соответственно. Управляющие входы пятого и шестого MX объединены и подключены к первому выходу восьмого ДМХ, управляющие входы седьмого и восьмого МХ объединены и подключены к первому выходу девятого

ДМХ. Управляющие входы одиннадцатого и двенадцатого ДМХ объединены и подключены ко второму выходу восьмого ДМХ, управляющие входы тринадцатого и четырнадцатого

ДМХ обьединены и подключены к второму выходу девятого ДМХ, Первый и второй выходы десятого ДМХ соединены с управляющими входами второго МХ и первого ДМХ соответственно, Первый и второй входы второго БФА соединены с двадцать восьмым выходом БУ и третьим выходом первого БФА соответствен, но. Выход второго БФА соединен с одиннадцатым входом BY. Третьи и четвертые адресные входы первого ОП объединены с соответствующими адресными входами второго

ОП и подключены к первому и второму адресным выходам второго БФА соответственно.

Кроме того, каждый ОП содержит первый и второй элементы задержки (ЭЗ), первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый МХ, первое и второе запоминающие устройства (ЗУ), первый, второй и третий шинные формирователи (ШФ), регистр (РГ), первый и второй ДМХ, инвертор, первый, второй, третий и четвертый умножители, регистр опорного сигнала (POC), первый и второй сумматоры, первый и второй регистры суммы (РС), регистр дисперсии (РД), первый и второй делители, устройство извлечения корня и вычитатель. Первый вход первого

МХ, а также вторые входы второго и третьего мультиплексоров яв1яются информационным входом, весовым входом и входом нормировки ОП соответственно. Выход первого МХ соединен с входом первого ШФ, вход-выход которого соединен с входом-выходом данных первого ЗУ, Выход второго

МХ соединен с входом второго ШФ, входвыход которого соединен с входом-выходом данных второго 3У. Выход третьего MX сое динен с входом третьего ШФ, вход-выход которого соединен с входом-выходом дан-.

5 ных РГ, Выход первого ШФ соединен с входом первого ДМХ и одновременно является информационным выходом ОП, Первый выход первого ДМХ соединен с входом второго ДМХ, Первые выходы . первого

10 умножителя, четвертого и пятого MX и вычитателя, а также второй вход четвертого MX объединены и подключены ко второму выходу первого ДМХ. Вторые выходы четвертого и пятого МХ, а также второго умножителя и

15 второго делителя объединены и подключены к выходу РОС, вход которого соединен с выходом пятого МХ, Выход четвертого МХ соединен с вторым входом первого умножителя, выход которого соединен с входом первого сумматора. Входы первого РС, РД и первый вход первого делителя объединены и подключены к выходу первого сумматора, второй вход которого соединен с выходом первого РС, Второй вход первого

25 делителя и вход устройства извлечения корня объединены и подключены к выходу РД, Первые входы второго MX и второго умножителя объединены и подключены к выходу первого делителя. Первые выходы третьего

МХ и второго делителя объединены и подключены к выходу устройства извлечения корня, Выход второго делителя соединен с первым входом шестого МХ, Выход второго умножителя соединен с вторым входом вы35.читателя, выход которого соединен с вторым входом шестого МХ, Выход шестого МХ соединен с первьм" входом седьмого МХ, выход которого соединен с вторым входом первого MX. Выход второго ШФ соединен с первым входом третьего умножителя и одновременно является весовым выходом ОП, Выходтретьего ШФ соединен с первым входом четвертого умножителя и одновременно является выходом нормировки ОП, Первый выход второго ДМХ соединен с вторым входом четвертого умножителя. Вторые входы третьего умножителя и восьмого МХ объединены и подключены к второму выходу второго ДМХ. Выход восьмого МХ соеди-. нен с первым входом второго сумматора, второй вход которого соединен с выходом второго PC. Выход четвертого умножителя соединен с первым входом девятого МХ, :выход которого соединен с вторым входом седьмого МХ. Второй вход девятого MX u вход второго PC объединены и подключены к выходу второго сумматора. Управляющие входы второго. третьего и седьмого МХ, а также первого ДМХ объединены и являются первым синхровходом ОП, вторым синхров1783635

55 ходом которого является вход сдвига РГ, Вход реверса РГ и управляющий вход третьего МФ объединены и являются третьим синхровходом ОП. Тактовый вход второго

ЗУ является четвертым синхровходом ОП.

Вход записи-считывания второго ЗУ и вход второго ЭЗ объединены и являются пятым синхровходом ОП, шестым синхровходом которого является тактовый вход первого

ЗУ, вход записи-считывания которого объединен с входом первого ЭЗ и является седьмым синхровходом ОП. Первый и второй адресные входы первого ЗУ и первый и второй адресные входы второго ЗУ являются первым, вторым, третьим и четвертым адресными входами ОП, восьмым синхровходом которого является управляющий вход первого MX. Управляющий вход четвертого

МХ и вход инвертора объединены и являются девятым синхровходом ОП, десятым синхровходом которого является входом сдвига

РД, причем выход инвертора соединен с управляющим входом пятого МХ, УправляющиЙ вход восьмого МХ, входы 33tlwcvl и установки нуля первого PC являются одиннадцатым, двенадцатым и тринадцатым синхровходами ОП соответственно, четырнадцатым и пятнадцатым синхровходами которого являются вход сдвига РОС и управляющий вход шестого MX соответственно, Входы записи и установки нуля второго РС, а также управляющий вход девятого MX являются шестнадцатым, семнадцатым. и восемнадцатым синхровходами ОП соответственно.

Кроме того, первый БФА содержит с первого по восьмой элементы И, первый и второй ДМХ, первый, второй и третий элементы ИЛИ, с первого по десятый счетчики (СЧ), регистр, первый и второй сумматоры, первый, второй и третий ЭЗ, инкрементор, с первого по шестой дешифраторы (ДШ), с первого по седьмой МХ, схему сравнения и инвертор. Вторые входы первого и второго элементов И и вход первого ДМХ объединены и являются первым входом первого БФА.

Первый вход шестого элемента И является вторым входом первого БФА, Управляющие входы первого ДМХ, четвертого и пятого

МХ, вторые входы третьего элемента ИЛИ и четвертого элемента И обьединены и являются третьим входом первого БФА. Выход первого элемента И и первый выход первого

ДМХ соответственно соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен со входом первого

СЧ. Первый выход первого СЧ соединен с первым входом первого сумматора, а второй выход соединен с входом второго СЧ, второй выход которого соединен с первым выходом регистра, выход которого соединен со вторым входом первого сумматора, Вход первого ЭЗ, первые входы первого ДШ и седьмого MX объединены и подключены к выходу первого сумматора, Выход первого

ЭЗ соединен со входом инкрементора, выход которого соединен со вторым входом регистра. Второй вход первого ДШ и первый вход шестого мультиплексора объединены и подключены к первому выходу второго СЧ. Второй вход второго элемента

И и первый вход четвертого МХ объединены и подключены к выходу первого ДШ и одновременно являются вторым выходом первого БФА, Второй выход первого ДМХ и выход второго элемента И соединены соответственно с первым,и вторым входами второго элемента ИЛИ, выход которого соединен со входом третьего счетчика. Вход второго ДШ и второй вход шестого MX объединены и подключены к первому выходу третьего СЧ и одновременно являются первым выходом первого БФА. Второй выход третьего СЧ соединен с входом четвертого СЧ. Первыевходы первого MX и второго сумматора объединены и подключены к первому выходу четвертого СЧ, второй выход которого соединен с входом пятого. СЧ и одновременно является девятым выходом первого БФА, Второй вход второго сумматора и вход четвертого ДШ объединены и подключены к выходу пятого СЧ, выход второго сумматора . соединен с вторым входом первого MX.

Вход третьего ДШ и второй вход седьмого

MX объединены и подключены к выходу первого МХ. Выходы второго и третьего ДШ соединены с первым и вторым входами пятого элемента И соответственно, причем выход второго ДШ одновременно является десятым выходом первого БФА, Первый вход третьего элемента И соединен с выходом четвертого ДШ. Вторые входы третьегО и шестого элементов И и первый вход седьмого элемента И обьединены и подключены к выходу пятого элемента И и одновременно являются третьим выходом первого БФА.

Первые входы третьего элемента ИЛИ и четвертого элемента И обьединены и подключены к выходу третьего элемента И. Выход третьего элемента ИЛИ соединен суправляющим входом первого MX и одновременно является седьмым выходом первого БФА.

Выход четвертого элемента И соединен с первым входом пятого МХ. Выход шестого элемента И соединен с входом второго

ДМХ, первый и второй выходы которого соединены с входом шестого СЧ и первым входом восьмого СЧ соответственно. Первые входы второго MX и шестого ДШ объединены и подключены к первому выходу шестого

1783635

СЧ, второй выход которого соединен со вхо- нен с первым входом первого счетчика. Выдом седьмого СЧ. Первый вход третьего МХ ход первого МХ соединен с входом второго и второй вход шестого ДШ объединены и СЧ, Третий вход первого СЧ, второй вход соединены с первым выходом седьмого МХ ДШ и первый вход второго МХ объединены соответственно. Управляющие входы второ- 5 и подключены к выходу второго СЧ. Вторые

ro и третьего МХ и второго ДМХ объединены входы первого и третьего элементов И объи подключены к второму выходу седьмого единены и подключены к выходу ДШ и одСЧ и одновременно являются пятым выхо- новременно являются выходом второго дом первого БФА. Выход шестого ДШ сое- БФА, Выход первого элемента И соединен динен с входом третьего ЭЗ, выход которого 10 со вторым входом второго элемента И, выявляется четвертым выходом первого БФА, ход которого соединен со вторым входом

Второй вход третьего МХ, первые входы пя- третьего СЧ, первый вход СС и второй вход того ДШ и схемы сравнению объединены и третьего МХ объединены и подключены к подключены к выходу восьмого СЧ. Вторые выходутретьего СЧ. Вторые выходы второго входы второго MX и пятого ДШ объединены 15 MX и СС объединены и подключены к выходу и подключены к первому выходу девятого четвертого СЧ. Первые входы третьего СЧ и

СЧ, второй выход которого соединен с пер- четвертого элемента И, а также вход пятого вым входом восьмого элемента И, выход СЧ объединены и подключены к выходу СС. которого соединен с входом десятого СЧ и Выход пятого СЧ соединен со вторым вхоодновременно является пятым выходом р0 домчетвертогоэлемента И, выход которого первого БФА. Выход десятого СЧ соединен соединен со входом четвертого СЧ. Управс вторым выходом схемы сравнения, выход ляющие входы второго и третьего МХ объекоторой соединен с входом второго ЭЗ. Вто- динены и подключены к выходу третьего рые входы восьмого СЧ и восьмого элемента элемента И, Выходы их являются первым и

И, а также вход девятого СЧ объединены и 25 вторым адресными выходами второго БФА, подключены к выходу второго ЭЗ. Первый Кроме того, блок управления содержит . вход первого элемента И и вход инвертора тактовый генератор, датчик логического нуобъединены и подключены к выходу пятого ля,датчиклогической единицы,с первого по

ДШ и одновременно являются шестым Bbl- четырнадцатыйэлементы ИЛИ,спервогопо ходом первого БФА, Вторые входы четвер- 30 двадцать шестой элементы И, с первого по того MX и седьмого элемента И обьединены девятый триггеры(ТР), с первого по восьмой и подключены к выходу инвертора. Выход инверторы, элемент "исключающее ИЛИ", с седьмого элемента И соединен со вторым первого по восьмой ЭЗ, первую и вторую входом пятого MX. Первые управляющие дифференцирующие цепочки (ДЦ). с первовходы шестого и седьмого MX обьединены 35 ro по пятый СЧ, элемент И вЂ” НЕ, ДШ, с пери подключены к выходу четвертого МХ, а вого по девятый МХ, с первой по четвертую вторые управляющие входы их обьединены СС и ключ, Пер ые входы первого, второго, и подключены к выходу пятого МХ, Выходы двенадцатого, двадцать первого и двадцать шестого и седьмого MX являются первым и третьего элементов И, вторые входы пятого, вторым адресными выходами первого БФА 40 девятого, двадцатого элементов И и девятосоответственно. го МХ, а также входы первого, восьмого, Кроме того, второй БФА содержит с девятого TP и первого ЭЗ объединены и первого по пятый СЧ, с первого по четвер- подключены к выходутактового генератора, тый элементы И, первый, второй и третий который одновременно является третьим

МХ, триггер, формирователь импульсов, ДШ 45 выходом БУ. Первый выход первого TP coeи схему сравнения (СС), Второй вход перво- динен со вторым входом первого элемента го СЧ и первый вход второго элемента И И и одновременно является шестым выхообъединены и являются первым входом вто- дом БУ. Второй выход первого TP соединен рого БФА, вторым входом которого являет- со вторым входом второго элемента И. выся управляющий вход первого MX. Первые ходы первого и второго элементов И являвходы первого и третьего элементов И объ- ются четвертым и пятым выходами БУ единены и являются третьим входом второ- соответственно. Выходы датчиков логичего БФА, Первые входы ДШ и третьего МХ ской 1 и логического 0 соединены с первым объединены и подключены к первому выхо- и вторым входами ключа. Управляющие входу первого СЧ. Вход триггера и второй вход ды третьего, четвертого, пятого, шестого, первого МХ объединены и подключены ко восьмого и девятого MX объединены и под55 второму выходу первого СЧ. Вход формиро- ключены к третьему выходу ключа и однователя импульсов и первый вход первого МХ временно являются седьмым выходом БУ. объединены и подключены к выходу тригге- Первый вход первого элемента ИЛИ являетра. Выход формирователя импульсов соеди- ся первым входом БУ. выход его соединен

1783635

12 со входом первой ДЦ, и одновременно вЂ” элемента ИЛИ соединен с выходом восьмопятнадцатым выходом БУ, вторым входом го элемента И. Первый вход восьмого МХ и которого является первый вход второго эле- второй вход первого элемента ИЛИ объедимента ИЛИ, Первые входы десятого элемен- нены и подключены к выходу седьмого элета И,третьего TPидевятогоэлемента ИЛИ, 5 мента ИЛИ, причем выход восьмого MX а также вторые входы второго элемента является тринадцатым выходом БУ. Выход

ИЛИ, третьего и восьмого элементов И объ- четвертого элемента ИЛИ соединен с пединен с перединены и являются третьим входом БУ. вым входом тринадцатого элемента ИЛИ, Первые входы третьих элементов И и ИЛИ, выход которого соединен с входом пятого а также вход первого инвертора объедине- 10 ЭЗ иодновременноявляетсядвадцатьвосьны и являются девятым вхоДом БУ, десятым мым выходом БУ восемнадцатым выходо х У

1 дом входом Б является вход второго ЭЗ, выход которогоявляется выходчетвертогоэлеменкоторого соединен с третьим входом седь- та И. Вторые входы двадцать четвертого и мого элемента И, Первые входы седьмого двадцать пятого элементов И и третий вхо тий вход элемента ИЛИ, тринадцатого элемента И, 15 двадцатого элемента И объединены и являэлемента ИЛИ-НЕ ичетвертогоМХ,атакже ются четвертым входом БУ, а также его вторые входы третьего элемента ИЛИ, эле- двадцать четвертым выходом, Вход пятого мента "исключающее ИЛИ" и двенадцатого инвертора и управляющий вход седьмого элемента И объединены и являются седь- MX обьединены и являются пятым входом мым входом БУ, Выход третьего элемента 2р БУ, одиннадцатым входом которого являетИЛИ соединен с первым входом шестого ся первый вход восьмого элемента ИЛИ, а

MX. Первые входы одиннадцатого элемента шестым входом вЂ” вход шестого ЭЗ, выход

И и элемента "исключающее ИЛИ", а также которого соединен с входом четвертого СЧ, вторые входы четвертого и шестого MX объ- Восьмым входом БУ является вход второго единены и подключены к выходу второго 25 СЧ, выход которого соединен с первым вхоэлемента ИЛИ, который одновременно яв- дом первой СС. Выходы шестого и седьмого ляется четырнадцатым выходом БУ, девя- элементов И являются двадцатым и девят- . тым и одиннадцатым выходами которого надцатым выходами БУ, двадцать первым являются выходы четвертого и шестого МХ выходом которого является выход пятого соответственно. Первые входы четвертого. 3р элемента ИЛИ. Выход первой ДЦ соединен шестого, седьмого. восьмого элементов И, со входом четвертого ТР, выход которого вторые входы двенадцатого и четырнадца- соединен со входом третьего ЭЗ и одновре- . того элементов ИЛИ, двадцать второго и менно является шестнадцатым выходом БУ. двадцать шестого элементов И и пятого МХ. Первые входы четырнадцатого и пятнадцаа также третьи входы двадцать четвертого и 35 того элементов И и второго МХ, а также двадцать пятого элементов И обьединены и второй вход первого MX обьединены и подподключены к выходу первого ЭЗ. Первые ключены к выходу двенадцатого элемента входы пятого элемента И и шестого элемен- И. Выходы восьмогв и девятого элементов та ИЛИ, вторые входы седьмого элемента И ИЛИ соединены с входами пятого и шестого и пятого элемента ИЛИ, а также третьи вхо- 40 TP соответственно, выходы которых со диды четвертого и восьмого элементов И объ- нены со вторыми входами тринадцатого единены и подключены к выходу первого элемента И и элемента И вЂ” НЕ соответственинвертора. Вторые входы четвертого и шес- но, Вход второго инвертора и первый вход того элементов И и третий вход первого семнадцатого элемента И объединены и элемента ИЛИ объединены и подключены к 4 подключены к выходу тринадцатого злеменвыходу элемента "исключающее ИЛИ". та И. Выход второго инвертора соединен с

Первые входы девятого элемента И и пятого первым входом шестнадцатого элемента И, элемента ИЛИ объединены и подключены к выход которого соединен с первым входом . выходу второго TP„MX и одновременно является двадBT соединен с выходом третьего элемента И, а цать шестым выходом БУ. Входы четвертог орой вход соединен с выходом пятого эле- инвертора и второй ДЦ, а также вторые вхо50 мента И; Выходдевятого элемента И соеди- ды шестнадцатого и восемнадцатого эленен с вторым входом третьего ТР, выход ментов И объединены и подключены к которого соединен с вторым входом шесто- выходу элемента И-НЕ, который одноврего меента ИЛИ..Вторые входы десятого и менно является двадцать седьмым выходо одиннадцатого элементов И объединены и БУ, Вторые входы восьмого и девятого элеподключены к выходу шестого элемента ментов ИЛИ и первого СЧ обьединены и

ИЛИ, выходы их соединены с вторыми вхо- подключены к выходу седьмого ТР, вход кодами четвертого и седьмого элемента ИЛИ торого соединен с выходом второй ДЦ, Высоответственно. Первый вход четвертого ход первого СЧ соединен со входом ДШ, 13

14 выход которого соединен со входом третье- рым входом пятого СЧ. Выход третьей СС го инвертора и вторым входом семнадцато- соединен с входом седьмого инвертора, выго элемента И и одновременно является ход которого соединен с вторым входом двадцать пятым выходом БУ. Первые выхо- седьмого МХ, Первые входы двадцать четды восемнадцатого и девятнадцатого эле- 5 вертого и двадцать шестого элементов И, ментов И, а также вторые входы первого и второй вход восьмого МХ и вход восьмого второго МХ объединены и подключены к вы- инвертора объединены и подключены к выходу третьего инвертора. Выход четвертого ходу двадцать третьего элемента И. Выход инвертора соединен со вторым входом де- восьмого инвертора соединен с первым вховятнадцатого элемента И. Выходы девят- 10 дом двадцать пятого элемента И. Выходы надцатого и восемнадцатого элементов И двадцать четвертого, двадцать пятого и соединены со вторыми входами четырнад- двадцать шестого элементов И являются цатого и пятнадцатого элементов И соответ- двадцать вторым, двадцать третьим и втоственно, выходы которых соединены с рым выходами БУ соответственно. первым и вторым входами десятого элемен- 15 По отношению к известным системам таИЛИсоответственно.Первыйвходперво- . сжатия и обработки видеоинформации в

ro СЧ и второй вход одиннадцатого предлагаемойсистемеиспользуетсясжатие элемента ИЛИ объединены и подключены к видеоинформации путем применейия адапвыходу десятого элемента ИЛИ. Выход сем- тивного ортонормирующего преобразова-, надцатого элемента И соединен с первым 20 ния, позволяющего формировать входом второго МХ, выход которого соеди- характеристики преобразующего устройстнен со входом тринадцатого элемента ИЛИ. ва непосредственно по отсчетам входного

Выход первого МХ соединен с первым вхо- изображения, В известных системах такое дом двенадцатого элемента ИЛИ, выход ко- преобразование не используется. они осноторого соединен со входом четвертого ЭЗ и 25 ваны на других типах преобразования, таодновременно является первым выходом ких, как преобразование Адамара, Фурье, БУ. Выход четвертого ЭЗ соединен с пер- Хаара и ряде других. Использование ортовым входом пятого МХ, выход которого яв- нормирующего преобразования позволило ляется двенадцатым выходом БУ. Выход увеличить степень сжатия видеоинформатретьего ЭЗ соединен с первым входом 30 ции, т.е. увеличить объем записываемой на одиннадцатого элемента ИЛИ, выход кото- носитель записи информации, Кроме того, рого соединен с первым входом девятого реализация ОП предусматривает выполнеМХ, выход которого является восьмым выхо- ние в одном блоке как прямого преобразодом БУ. Выход восьмого TP соединен с пер- вания в режиме записи-видеоинформации, вым входом двадцатого элемента И, выход 35 так и обратного вЂ” в режиме воспроизведекоторого соединен с первым входом треть- ния. Существующие системы основаны на

его СЧ. Выходы второй СС и седьмого ЭЗ использовании двух отдельных блоков для объединены и подключены к выходу третье- прямого и обратного преобразования. Таго СЧ, второй вход которого соединен с вы- ким образом введенная в предлагаемое изоходом первой СС, второй вход которой 40 бретение совокупность существенных соединен с выходом седьмого ЭЗ. Выход признаков в изве1:тных"Техническйх решевторой СС соединен со входом шестого ин- ниях отсутствует, что позволяет сделать вывертора и одновременно является семйад- вод о наличии у предлагаемой системы цатым выходом БУ, десятым выходом существенных отличий, которого является выход третьего MX. Пер45 вый вход двадцать второго элемента И сое- На фиг.1 приведена структурная схема динен с первым входом четырнадцатого системы записи и воспроизведения видеоэлемента ИЛИ, выход которого соединен со сигнала; на фиг,2 вЂ” функциональная схема вторым выходом третьего МХ. Выход девя- ОП; на фиг.3 вЂ” функциональная схема пертого TP соединен с первым входом седьмого вого БФА; на фиг,4 вЂ” функциональная схема

МХ, выход которого соединен со вторым второго БФА; на фиг.5 вЂ” функциональная

50 входом двадцать третьего элемента l4, вы- схема БУ; на фиг.6 вЂ” структурная схема проход пятого инвертора соединен со вторым тотипа; на фиг.7 вЂ” диаграммы работы АЦП и входом двадцать первого элемента И, выход ЦАП; на фиг.8 вЂ” диаграммы работы системы которого соединен с первым входом пятого в третьем цикле режйма записи и первом счетчика, Входы третьей СС и восьмого ЭЗ цикле режима воспроизведения; на фиг.9вЂ”

55 объединены и подключены к выходу пятого принцип записи исходного изображения в

СЧ. Первый и второй входы четвертой СС память ОП; на фиг.10 вЂ” диаграммы работы соединены с выходами четвертого СЧ и ОП в первом цикле режима записи; на восьмого ЭЗ, а выход ее соединен со вто- фиг.11 вЂ” диаграммы работы ОП во втором

1783635 цикле режима записи; на фиг.12 вЂ” диаграммы. работы ОП в третьем цикле режима записи и первом цикле режима воспроизведения; на фиг.13-диаграммы работы ОП во втором цикле режима восйроизведения; на фиг.14 вЂ” принцип адресации первого ЗУ; на фиг.15 вЂ” принцип адресации второго 3У.

На фиг.1 цифрами обозначены:

1,1-1.3 вЂ” первый, второй и третий АЦП;

2.1 вЂ” первый МХ;

2,2-2.7 вЂ” третий, четвертый, пятый, шестой, седьмой и восьмой МХ;

2,8 вЂ” второй МХ;

3.1, 3.2 вЂ” первый и второй ОП;

4.1-4.8 вЂ”. третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый

ДМХ;

4.9- первый ДМХ;

4.10-4,13 вЂ” одиннадцатый, двенадцатый, тринадцатый, четырнадцатый ДМХ;

4.14 вЂ” второй ДМХ;

5 1, 5.2 вЂ” первый и второй БФА; . 6 вЂ” устройство кодирования;

7 вЂ” устройство записи;

8 вЂ” носитель записи;

9 вЂ” устройство воспроизведения;

10 вЂ” устройство декодирования;

11 вЂ” БУ; .

12.1-12.3 вЂ” первый, второй и третий

ЦАП, На фиг.2 цифрами обозначены:

13.1. 13.2 вЂ” первый и второй 33;

14.1 вЂ” первый МХ;

14,2 вЂ” седьмой МХ;

14.3 вЂ” шестой МХ;

14.4, 14.5 вЂ” четвертый и пятый МХ;

14.6, 14.7- второй и третий МХ;

14 8, 14.9 вЂ” восьмой и девятый МХ;

15.1, 15.2 вЂ” первое и второе ЗУ;

16.1-16.3 вЂ” йервый, второй и третий

ШФ;

17.1, 17.2 вЂ” первый и второй ДМХ;

18- инвертор;

19.1-19.4 вЂ” первы й, второ й, третий и четвертый умножители;

20- РОС;

21.1, 21.2 вЂ” первый и второй сумматоры; 22. 1, 22.2.вЂ” первый и второй РС;

23 вЂ” вычитатель;

24 " РД;

"25. 1, 25.2 вЂ” первый и второй делители;

26 - устройство извлечения-корня;

27- РГ. Р

На фиг.3 цифрами обозначены:

28.1-28.8- первый, второй, третий, четвертйй, пятый, шестой, седьмой и -восьмой элементы И;

29.1, 29.2 вЂ” первый и второй ДМХ;

30.1 30.3- первый, второй и третий элементы ИЛИ;

31.1 вЂ” 31.10 вЂ” первый, второй, третий. четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый СЧ;

32 вЂ” регистр;

5 33.1, 33.2 вЂ” первый, второй сумматоры;

34.1 вЂ” 34.3 вЂ” первый, второй и третий ЭЗ;

35 вЂ” инкрементор:

36.1-36.6 вЂ” первый, второй, третий,четвертый, пятый и шестой ДШ

10 37.1 вЂ” 37.7 вЂ” первый, второй, третий, чет.вертый, пятый, шестой, седьмой МХ;

38 вЂ” схема сравнения;

39 вЂ” инвертор.

На фиг.4 цифрами обозначены:

15 40.1-40.4 вЂ” первый, второй, третий и четвертый элементы И;

41 1 вЂ” 41.5 вЂ” первый, второй, третий, четвертый и пятый СЧ;

42 вЂ” триггер;

20. 43 вЂ” формирователь импульсов;

44.1 вЂ” 44.3 вЂ” первый, второй и третий MX

45 вЂ” СС 46 вЂ” ДШ, На фиг.5 цифрами обозначены: . 47 вЂ” тактовый. генератор:

48 вЂ” датчик логической "1";

49 вЂ” датчик логического "0";

50.1-.50.9 вЂ” с первого по девятый ТР;

30 51 вЂ” ключ;

52,1-52,14 вЂ” с первого по четырнадцатый элементы ИЛИ;

53,1-53.8- с первого по восьмой инверторы;

54,1 вЂ” 54,26 вЂ” с первого по двадцать шестой элементы И;

55 вЂ” элемент "исключающее ИЛИ";

56.1-56.8- с первого по восьмой ЭЗ;

57.1, 57.7 - первая и вторая ДЦ;

58.1-58.5 вЂ” с первого по пятый СЧ;

59- ДШ;

60 вЂ” элемент И-НЕ;

61.1 вЂ” 61.9 вЂ” с первого по девятый МХ;

62.1-62.4 вЂ” с первой по четвертую СС.

На фиг.6 цифрами обозначены;

63.1, 63.2 вЂ” первый и второй блоки преобразования;

64 вЂ” блок округления;

65 вЂ” линия сравнения;

66 вЂ” генератор кодов;

67 вЂ” блок кодирования;

68 вЂ” блок уплотненИя;

69 вЂ” блок записи;

70 вЂ” блок воспроизведения;

71 вЂ” блок расширения;

72 вЂ” блок декодирования;

73 вЂ” память на строку;

74 1, 74.2 вЂ” первый и второй блоки обратного преобразования.

На фиг.7 представлены:

18 д) вЂ” тактовые импульсы 05 второго ЗУ; е) вЂ” сигнал Ue записи-считывания второго ЗУ; ж) вЂ” управляющий сигнал 07 восьмого

МХ ОП;

3) сигнал Ов записи второго РС.

Система сжатия видеоинформации содержитпервый АЦП 1.1, вход которого является входом яркостного" Сигнала системы, 0 второй 1.2 и третий 1.3 АЦП, входы которых являются входами цветоразностных"Сигналов системы, первый 2.1. второй 2,8, третий

2.2, четвертый 2.3, пятый 2,4, шестой 2.5, седьмой 2.6, восьмой 2.7 МХ, первый 3.1 и второй 3.2 ОП, первый 4.9, второй 4.14, третий 4.1, четвертый 4.2, пятый 4,3, шестой 4.4, седьмой 4.5, восьмой 4.6, девятый 4.7, десятый 4.8, одиннадцатый 4.10, двенадцатый

4.11, тринадцатый 4.12, четырнадцатый 4.13

ДШХ, первый 5.1 и второй 5,2 БФА, последовательно соединенные уСтройство кодирования 6, устройство записи 7, носитель записи 8, устройство вопроизведения 9 и устройство декодирования 10, БУ 11, первый ЦАП 12.1, выход которого является выходом яркостного сигйала системы, второй

12.2 и третий 12.3 ЦАП, выходы которых являются выходами цветоразностных сигналов системы. Первый и второй входы первого MX 2,1 соединены с выходами второго

1.2 и третьего 1.3 АЦП соответственно. Первые входы третьего 2.2 и четвертого 2,3 MX соединены с выходами первого АЦП 1.1 и первого MX 2.1 соответственно, а выходы их соединены с информационными входами первого 3,1 и второго 3.2 ОП соответственно. Выход нормировки и весовой выход первого ОП 3,1 соединены с первым и вторым входами пятого MX 2.4 соответственно, выход которого соединен -с первым входом седьмого МХ 2.6. Выход нормировки и весовой выход второго ОП 3.2 соединены с первым и вторым входами шестого МХ 2.5 соответственно; выход которого соединен с первым входом восьмого MX 2.7. Информационные выходы первого 3.1 и второго 3,2

ОП соединены с входами третьего 4.1 и четвертого 4,2 ДМХ соответственно. первые выходы которых соединены со вторыми входами седьмого 2.6 и восьмого 2.7 MX соответственно. Выходы седьмого 2.6 и восьмого 2.7 МХ соединены соответственно с первым и вторым входами шестого MX 2.5, выход которого соединей с первым входом восьмого МХ 2.7. Информационные выходы первого 3.1 и второго 3,2 ОП соединены с входами третьего 4.1 и четвертого 4.2 ДМХ соответственно, первые выходы которых соединены с вторыми" входами седьмого 2.6 и восьмого 2.7 МХ соответственно. Выходы а) вЂ” тактовые импульсы 0> первых АЦП и ЦАП; б) вЂ” тактовые импульсы Uz вторых АЦП и ЦАП; в) вЂ” тактовые импульсы Оз третьих АЦП 5 и ЦАП; г) вЂ” управляющий сигнал 04 первого МХ и второго ДМХ.

На фиг.8 представлены: а) вЂ” управляющий сигнал U> пятого и 1 шестого МХ; б) вЂ” управляющий сигнал Uz седьмого и восьмого МХ;

B) вЂ” управляющий сигнал Оз второго МХ; г) вЂ” структура потока информации; 15 д) вЂ” управляющий сигнал 04 первого

МХ; е) вЂ” управляющий сигнал Us одиннадцатого и двенадцатого МХ, ж) вЂ” управляющий сигнал Ue тринадца- 20 того и четырнадцатого MX.

На фиг.9 представлены: а) вЂ” вид исходного изображения; б) вЂ” вид записанного в память изображения, 25

На фиг.10 представлены; а) вЂ” управляющий сигнал U> первого МХ

ОП; б) вЂ” сигнал Uz записи-считывания первого ЗУ ОП; в) вЂ” тактовые импульсы Оз первого ЗУ

ОП, На фиг.11 представлены: а) вЂ” управляющий сигнал U> первого MX

ОП; 35 б) вЂ” сигнал Uz записи-считывания первого ЗУ; в) вЂ” управляющий сигнал Оз четвертого

MX ОП; г) вЂ” сигнал сдвига 05 РОС; д) вЂ” сигнал записи Ug первого РС; е) вЂ” сигнал обнуления 07 первого РС; ж) вЂ” сигнал записи U8 РД; з) вЂ” сигнал сдвига 09 регистра; и) вЂ” сигнал записи-считывания U>o второго ЗУ.: к) вЂ” тактовые импульсы U>> второго ЗУ; л) вЂ” управляющий сигнал 0>2 шестого

MX ОП.

На фиг,12 представлены; а) вЂ” импульсы сдвига Ui регистра; б) вЂ” тактовые импульсы Uz второго ЗУ; в) вЂ” тактовые импульсы Оз первого ЗУ.

На фиг,13 представлены: а) вЂ” сигнал U> записи-считывания первого ЗУ;

55 б) вЂ” управляющий сигнал Uz девятого

МХ ОП и второго ДМХ ОП; в) вЂ” сигнал Оз реверса регистра; г) вЂ” тактовые импульсы 0 первого ЗУ;

1783635

20 седьмого 2.6 и восьмого 2.7 МХ соединены с первым и вторым входами второго МХ 2.8 соответственно, вход которого соединен с входом устройства кодирования 6. Входы одинйадцатого 4,10 и двенадцатого 4.11 соединены с первым и вторым выходами первого ДМХ 4.9 соответственно. вход которого соединен с выходом устройства декодирования 10. Вторые выходы одиннадцатого

4.10 и двенадцатого 4.11 ДМХ соединены с входами тринадцатого 4.12 и четы рнадцатого 4.13 ДМХ соответственно, первые их выходы соединены с входами нормировки первого 3;1 и второго 3.2 ОП соответственно. Первые выходы тринадцатого 4.12 и четырнадцатого 4.13 ДМХ соединены с весовыми входами первого 3.1 и второго 3.2

ОП соответственйо, вторые выходы их соединены со вторыми входами третьего 2.2 и четвертого 2,3 MX соответственно. Вторые

: выходы третьего 4,1 и четвертого 4.2 ДМХ . соединены с входами первого ЦАП 12.1 и второго ДМХ 4.14 соответственно; Первый и второй выходы второго ДМХ 4.14 соединены со входами второго 12.2 и третьего 12,3 ЦАП соответственно. Первый и второй выходы

БУ 11 соединены с первым и вторым входами первого БФА 5.1 соответственно, выходы которого с первого по десятый соединены с соответствующими входами БУ

11 с первого по десятый. Первые и вторые адресные входы первого ОП 3.1 объединены с соответствующими адресными входами второго ОП 3.2 и подключены к первому и второму адресным выходам первого БФА

5.1 соответственно, Третий, четвертый, пятый, двадцать пятый, двадцать шестой и двадцать седьмой выходы БУ 11 соединены

" со входами пятого 4,3, шестого 4.4, седьмого

4.5, восьмого 4.6, девятого 4,7 и десятого 4.8

ДМХ соответственно. Тактовые входы первого 1.1, второго 1,2 и третьего 1.3 АЦП соединены с первыми выходами пятого 4,3. шестого 4.4 и седьмого 4.5 ДМХ соответственно. вторые выходы которых соединены с тактовыми входами первого 12,1, второго

12.2 и третьего 12.3 ЦАП соответственно. . УправляюЩие входы первого МХ 2,1 и второго ДМХ 4Л4 объединены и подключены к шестому выходу БУ 11. Управляющие входы третьего 2.2 и четвертого 2.3 МХ, ДМХ с третьего 4.1 по десятый 4.8, первые синхровходы первого 3.1 и второго 3.2 ОП и третьи входы первого 5.1 и второго 5.2 БФА объединены и-подключены к седьмому выхо-. ду БУ 11., Синхровходы первого ОП 3.1 со второго по восемйадцатый объединены с соответствующйми синхровходами второго

ОП 3.2 и подключены. к выходам БУ 11 с восьмого по двадцать четвертый соответственно. Управляющие входы пятого 2.4 и шестого 2.5 МХ объединены и подключены к первому выходу восьмого ДМХ 4.6, управля; ющие входы седьмого 2.6 и восьмого 2.7 MX объединены и подключенй к первому выходу девятого ДМХ 4.7. Управляющие входы одиннадцатого 4.10 и двенадцатого 4.11

ДМХ объединены и подключены ко второму выходу восьмого ДМХ 4.6, управляющие

10 входы тринадцатого 4.12 и четырнадцатого

4.13 ДМХ объединены и подключены ко второму выходу девятого ДМХ 4.7. Первый и второй выходы десятого ДМХ 4.8 соединены с управляющими входами второго МХ 2.8 и первого ДМХ 4,9 соответственно. Первый и второй входы второго БФА 5.2 соединены с двадцать восьмым выходом БУ 11 и третьим выходом первого БФА 5.1 соответственно, Выход второго БФА 5.2 соединен с один20 надцатым входом БУ 11. Третьи и четвертые адресные входы первого ОП 3,1 объединены с соответствующими адресными входами второго ОП 3,2 и подключены к первому и второму адресным выходам второго БФА

25 5 2 соответственно.

Кроме того,.каждый ОП 3 содержит пер:вый 13Л и второй 13.2 элементы задержки (ЭЗ), первый 14.1, второй 14.6, третий 14.7, четвертый 14.4, пятый 14.5, шестой 14.3, 30,.седьмой 14.2, восьмой 14.8 и девятый 14,9

МХ, первое 15Л и второе 15.2 запоминаю" щие устройства (ЗУ), первый 16.1, второй

16.2 и третий 16.3 шинные формирователи (ШФ), регистр (РГ) 27, первый 17.1 и второй

35 17.2 ДМХ, инвертор 18, первый 19.1, второй

:19.2, третий 19.3 и четвертый 19.4 умно>кители, регистр опорного сигнала (POC) 20, I .первый 21,1 и второй 21.2 сумматоры, первый 22.1 и второй 22.2 регистры суммы (PC), 40 регистр дисперсии (РД) 24, первый 25Л и . Iàòoðoé 25.2 делители, устройство извлече,ния корня и вычитатель 23. Первый вход первого MX 14.1, а также вторые входы вто: рого 14.6 и третьего 14,7 мультиплексоров

45 являются информационным входом, весо вым входом и входом нормировки ОП 3 соответственно. Выход первого MX 14.1 соединен с входом первого ШФ 16,1, входвыход которого соединен с входом-выходом

50 данных первого ЗУ 15.1. Выход второго MX

14.6 соединен с входом второго ШФ 16.2, вход-выход которого соединен с входом-вы ходом данных второго ЗУ 15.2. Выход третьего МХ 14,7 соединен с входом третьего Ш Ф

55 16.3, вход-выход которого соединен с входом-выходом данных РГ 27. Выход первого

ШФ 16Л соединен со входом первого ДМХ

17.1 и одновременно является информационным выходом ОП 3. Первый выход первого ДМХ 17.1 соединен с входом второго ДМХ

1783635

19,1

17.2, Первые выходы первого умножителя третьего ШФ 16.3 объединены и являются ,, пятого МХ 14.5 и вычитателя 23. а так- третьим синхровходом ОП 3. Тактовый вход же второй вход четвертого MX 14 4 объеди- второго ЗУ 15.2 является четвертым синхнены и подключены к второму выходу ровходом ОП 3. Вход записи-считывания первого ДМХ 17.1, Вторые выходы четверто- 5 второго ЗУ 15.2 и вход второго ЭЗ 13.2 объго 14.4 и пятого 14.5 МХ .5 МХ, а также второго единены и являются пятым синхровходом умножителя 19,2 и второго делителя 25.2 ОПЗ. шестым синхровходом которогоявляобъединены и подключены к выходу РОС 20. ется тактовый вход пе вого ЗУ 15.1 д о орого соединен с выходом пятого записи-считывания которого объединен с

МХ 14,5, Выход четвертого МХ 14.4 соеди- 10 входом первого ЭЗ 13,1 и является седьмым нен со вторым- входом первого умножителя синхровходом ОП 3. П ервыи и второй адрес19,1, выход которого соединен со входом ные входы первого ЗУ15.1, первый и второй первого сумматора 21.1. Входы первого PC адресные входы второго ЗУ 15,2 являются

22,1, РД 24 и пе вый вх и

2 .1 р вход первого делителя первым, вторым, третьим и четвертым ад5. объединены и подключены к выходу „5 ресными входами ОП 3 соответственно, первого сумматора 21.1. второй вход кото-. восьмым синхровходом которого является рого соединен с выходом первого РС 22.1. управляющий вход первого МХ 14,1, УправВторой вход первого делителя 25,1 и вход ляющий вход четвертого MX 14.4 и вход инустройства извлечения корня 26 объедине- вертора 18 объединены и являются девятым ны и подключены к выхо РД 24, П ч ) к выходу Д 4, ервый 20 синхровходом ОП 3, десятым синхровходом вход второго МХ 14,6 и первый вход второго . которого является вход сдвига РД 24, приумножителя 19.2 объединены и подключены чем выход инвертора 18 соединен с управк выходу первого делителя 25.1, Первый вы- ляющим входом пятого МХ 14,5, ход третьего МХ 14.7 и первый вход второго Управляющий вход восьмого MX 14.8 елителя 25,2 объ и ьмого ., входы д 5,2 объединены и подключены к 25 записи и установки нуля первого PC 22.1 диннадцатым, двенадцатым и выходу устройства извлечения корня 26. Вы- являются одинна цатым в вым вх ход второго делителя 25,2 соединен с пер- тринадцатым синхровхо амй ОП 3 одом шестого MX 14.3. Выход второго ственно, четырна ца д м соответты надцатым и пятнадцатым умножителя 19.2 соединен с вторым входом синхровходами д х дами которого являются вход вычитателя 23, выход которого соединен со 30 сдвига РОС 20 и управляющий вход шестого вторым входом шестого МХ 14.3. Выход ше- МХ 14.3 соответствен . В стого IX 14.3 с и оответственно. ходы записи и .3 соединен с первым входом установки нуля второго PC 22.2, а также седьмого МХ 14,2, выхо кот д,, в ход которого соединен управляющий вход девятого МХ 14,9 являсо вторым входом первого МХ 14.1. Выход ются шестнадцатым, семнадцатым и восемт т р, соединенспервымвходом 35 надцатым синхровхода ОП 3 ре ьего умножителя 19,3 и одновременно соответственно. ми является весовым выходом ОП 3. Выход Кроме того, первый БФА 5.1 содержит с третьего ШФ 16.3 соединен с первым вхо- первого 28,1 по восьмой 28,8 элементы И, дом четвертого умножителя 19.5 и одновре- первый 29.1 и второй 29.2 ДМХ, первый 30.1, менно является выходом нормировки ОП 3, 0 второй 30.2 и третий 30.3 элементы ИЛИ, с ервый выход второго ДМХ 17.2 соединен первого31.1 подесятый31,10счетчики(СЧ), со вторым входом четвертого умножителя регистр 32, первый 33.1 и второй 33.2 сум9,4, Вторые входы третьего умножителя маторы, первый 34.1, второй 34.2 и третий и восьмого МХ 14.8 объединены и под- 34.3 ЭЗ, инкрементор 35, с первого 36,1 по ключены к второму выходу второго ДМХ 4 шестой 36.6 дешифраторы (ДШ), с первого

17.2. Выход восьмого MX 14.8 соединен с 37.1 по седьмой 37,7 МХ, схему сравнения первым входом второго сумматора 21,2, вто- 38 и инвертор 39. Вторые входы первого рой вход которого соедйнен с выходом вто- 28,1 и второго 28.2 элементов И и вход перрого С 22.2. Выход четвертого умножителя ваго ДМХ 29.1 объедине 19.4 с о ъединены и являются пер14. соединен с первым входом девятого MX вым входом перво БФА 5.1, П

50 .9, выход которого соединен с вторым вхо- шестого элемента И 28.6 является вторым дом седьмого МХ 14.2. Второй вход девятого входом первого БФА 5.1. Управляющие вхоМХ 14,9 и вход второго PC 22.2 объединены ды первого ДМХ 29,1, четвертого 37.4 и пяи подключены к выходу второго сумматора того 37.5 МХ, вторые входы третьего

21.2. Управляющие входы второго 14.6, элемента ИЛИ 30.3 и четвертого элемента И третьего 14.7 и седьмого 14.2 МХ, а также 28.4 объединены и являются третьим вхо- пе ваго ДМХ 17.2 р Д . объединены и являются дом первого БФА 5.1. Выход первого элепервым синхровходом ОП 3, вторым синх- мента И 28,1 и первый выход первого ДМХ

poâxoäoì которого является вход сдвига РГ 29,1 соединены с первым и вторым входами

27. Вход реверса РГ27 и управляющий вход первого элемента ИЛИ 30.1 соответственно.

23 выход которог соединен с входом первого

СЧ 31.1. Первый выход первого СЧ 31 1 соединен .. первым входом первого сумматора

33.1, а второй выход соединен с входом вто- рого СЧ 31.2, второй выход которого соединен с первым выходом регистра 32, выход которого соединен с вторым входом первого сумматора 33,1. Вход первого ЭЗ 34.1, первые входы первого ДШ 29.1 и седьмого МХ

37,7 объединены и подключены к выходу 10 первого сумматора 33.1. Выход первого ЭЗ

34,1 соединен со входом инкрементора 35, выход которого соединен с вторым входом регистра 32. Второй вход первого ДШ 36.1 и первый вход шестого мультиплексора 37;6 объединены и подключены к первому вйходу второго СЧ 31.2. Второй вход второго элемента И 28.2 и первый вход четвертого

MX 37.4 объединены и подключены к выходу первого ДШ 35.1 и одновременно являются 20 вторым выходом первого БФА 5.1. Второй выход первого"ДМХ 29.1 и выход второго элемента И 28.2 соединены с первым и вторым входами второго элемента ИЛИ 30.2 соответственно, выход которого соединен с входом третьего счетчика 31.3. Вход второго

ДШ 35.2 и второй вход шестого МХ 37,6 обьединены и подключены к первому выходу третьего СЧ 31.3 и одновременно являются первым выходом первого БФА 5.1 30

Второй выход третьего СЧ 31.3 соединен с входом четвертого СЧ 31.4. Первые входы первого MX 37.1 и второго сумматора 33.2 объединены и подключены к первому выходу четвертого СЧ 31.4, второй выход которо- 35

ro соединен с входом пятого СЧ 31,5 и одновременно является девятым выходом первого БФА 5.1. Второй вход второго сумматора 33.2 и вход четвертого ДШ 36,4 объ-единены и подключены к выходу пятого СЧ 40

31.5, выход второго сумматора 33.2 соединен с вторым входом первого MX 37.1 Вход третьего ДШ 36.3 и второй вход седьмого

МХ37.7 обьединены и подключены к выходу первого МХ 37.1, Выходы второго 35.2 и 45 третьего 36.3 ДШ соединены с первым и вторым входами пятого элемента И 28.5 соответственно, причем выход второго ДШ

36.2 одновременно является десятым выходом первого БФА 5.1. Первый выход треть- 50 его элемента И 28.3 соединен с выходом четвертого ДШ 36.4, Вторые входы-третьего

28,3 и шестого 28.6 элементов И и первый" вход седьмого элемента И 28.7 объединены и подключены к выходу пятого элемента И 55

28.5 и одновременно являются третьим выходом первого БФА 5.1. Первые входы третьего элемента ИЛИ 30.1 и четвертого элемента И 28.4 обьединены и подключены к выходу третьего элемента И 28.3. Выход третьего элемента ИЛИ 30.3 соединен с управляющим входом первого МХ 37.1 и одновременно является седьмым первого БФА

5.1. Выход четвертого элемента И 28.4 соединен с первым входом пятого МХ 37.5. Выход шестого элемента И 28.6 соединен с входом второго ДМХ 29.2, первый и второй выходы которого соединены с входом шестого СЧ 31.6 и первым входом восьмого СЧ

31.8 соответственно. Первые входы второго

МХ 37.2 и шестого ДШ 36.6 обьединены и подключены к первому выходу шестого СЧ

31.6, второй выход которого соединен с входом седьмого СЧ 31,7. Первый вход третьего

MX 37.3 и второй вход шестого ДШ 36.6 объединены и соединены с первым выходом седьмого СЧ 31.7. Выходы второго 37.2 и третьего 37.3 МХ соединены с третьими входами шестого 37.6 и седьмого 37.7 МХ соответственно, Управляющие входы второго

37;2 и третьего 37.3 МХ и второго ДМХ 29.2 объединены и подключены к второму выходу седьмого СЧ и одновременно являются пятым выходом первого БФА 5.1. Выход.ше- ° стого ДШ 36.6 соединен с входом третьего ., ЭЗ 34.3, выход которого являются четвер- тым выходом первого БФА 5.1. Второй вход третьего МХ 37.3, первые входы пятого ДШ

36,5 и схемы сравнения 38 объединены и подключены к выходу восьмого СЧ 31.8.

Вторые входы второго MX 37.2 и пятого ДШ

36,5 объединены и подключены к йервому . выходу девятого СЧ 31.9, второй выход которого соединен с первым входом восьмого элемента И 28.8, выход которого соединен с входом десятого СЧ 31.10 и одновременно является пятым выходом первого БФА 5.1.

Выход десятого СЧ 31,10 соединен со вторым выходом схемы сравнения 38, выход которой соединен со входом второго ЭЗ

34.2. Вторые входы восьмого СЧ 31,8 и восьмого элемента И 28.8, а также вход девятого

СЧ 31.9 объединены и подключены к выходу второго ЭЗ 34.2. Первый вход первого элемента И 28.1 и вход инвертора 39 объединены и подключены к выходу пятого ДШ 36,5 и одновременно являются шестым выходом первого БФА 5,1. Вторые входы четвертого

МХ 37.4 и седьмого элемента И 28,7 объединены и подключены к выходу инвертора 39, Выход седьмого элемента Vl 28.7 соединен с вторым входом пятого MX 37,5. Первые управляющие входы шестого 37.6 и седьмого 37.7 MX объединены и подключены к выходу четвертого MX 37,4, а вторые управляющие входы их объединены и подключены к выходу пятого МХ 37,5. Выходы шестого 37;6 и седьмого 37,7 MX являются первым и вторым адресными выходами первого БФА 5.1 соответственно, 25

1783635

Кроме того, второй БФА 5.2 содержит с восьмой 56.8 ЭЗ, первую 57.1 57.2 р . о пятыи 41.5 СЧ, с первого вЂ” дифференцирующие цепочки (ДЦ), с пери вторую

40.1 по четвертый 40,4 элементы И, первый вого 58.1 по пятый 58 5 СЧвЂ” р . и третии 44.3 МХ, триггер 60, ДШ 59, с первого 61.1 по девятый 61.9вЂ”

42, формирователь импульсов 43, ДШ 46 и 5 МХ, с первой 62.1 по четве т ю 62.4 вЂ” СС твертую . вЂ” и вого СЧ 41,1 и пе в у р (С) 5. Второй вход пер- ключ 51, Первые входы пер о 54.1 первыи вход второго элемен-, го 54.2, двенадцатого 54.12, ва ать в ro ., второта И 40.2 обье инены и явля д ются первым го 54.21 и двадцать третьего 54.23 го ., двадцать первовходом второго БФА 5,2, вторым входом элементов И, вторые входы пятого 54.5, екоторого является управляю ий вхо пеМХИЛ П, „„,ю,щ- . д р 10 вятого549 двадцатого5420элементовИи входы пятого ., дет етьего 4, л ваго Х 44.1. Первые входы первого 40.1 и девятого MX 61.9, а также входы пе р 0,3 элементов И объединены и 50,1, восьмого 50.8. девятого 50.9 ТР и певходы первого являются третьим. входом второго БФА 5,2. ваго 33 57.1 объе и

Первые вхо ы пШ 46 и в ды и 6 и третьего МХ 44.3 выходу тактового генератора 47, кото ый объединены и подключены к первом выхоу - 15 одновременно является третьим выходом тора, который ду первого СЧ 41.1. Вход триггера 42 и вто- БУ11, Пе вый выхо и рой йход первого МХ 44.1 бье ин о ъединены и нен с вторым входом первого элемента И подключены к второму выходу пе вого СЧ у р СЧ 54.1 и одновременно является шестым выторои выход первого ТР 50.1 .1. ход формирователя импульсов 43 и ходом БУ 1 l. Второ первый вход первого МХ 44.1 объединены и соединен с вто ым вхо ом вт

ы щлючены к выхо у риг а 42. Вы иггера . ыход та И 54.2, выходы первого 54 1 и вто ог формирователя импульсов 43 соединен с 54.2 элемент И пе вым вхо элементов И являются четвертым и пяхо пе вог рвым входом первого счетчика 41.1. Вы- тым выходами БУ 11 и соответственно. Выход рвого МХ 44.1 соединен со входом дыдатчиков логической "1" 48 и логическ г второго СЧ 41.2. Третий вход первого СЧ "0", выхо ы т ет рвого 25, ыирды третьего .3, четвертого 1.ч, и вход и первый вход вто- пятого 61,5, шестого 61,6, восьмого 61,8 и рого . объединены и подключены к девятого 61.9 МХ выходу второго СЧ 41.2. Вторые входы пе.9 МХ объединены и подключены вого . и третьего 40.3 элемент рые входь пер- к ретьему входу ключа 51 и одновре ен о н динены и подключены к выхо ементов И объе- являются седьмым выходо БУ 11. fl д ю ены к выходу ДШ 46 и „„вход первого элемента ИЛИ 52.1 является .. одновременно являются выходом вто ого рого первым входом BY 1 l, выход его соедине с ., Выход первого элемента И 40,1 входом первой ДЦ 57.1 и о нов соединен с вторым вхо ом вто ог в и . и одновременно явр " д второго злемен- ляется пятнадцатым выходом БУ 11, вто ым та И 40.2, выход которого соединен с вторым вхо ом кот, вторым входом третьего СЧ 41.3 входом которого является первый вход вто., первый вход СС45 рого.элемента ИЛИ 52.2, П и второй вход третьего МХ 44,3 б о ьединены сятого элемента И 54.10, т етьего ТР

52.2, Первые входы деи подключены к выходу третьег СЧ 41,3, Вторые выходы второго MX 44,2 и СС 45 вхо ы вто ого етьего,, девятого элемента ИЛ И 52.9 а так объединены и и входы второго элемента ИЛИ 52.2, третьего не y р- 54.3 и восьмого 54.8 элементов И обьединенены и подключены к выход четвеи четвертого элемента И 40.4, а также вх . того,, ервые входы третьего СЧ 41,3, ны и являются третьим входом БУ 11. П ом . ер., а также вход вые входы третьих элементов И 54.3 и ИЛИ . пятого СЧ 41 5 объединены и подключены к 52.3, а также вход пе ваго инв я го, соеди-.. объединены и являются девятым входом БУ

40,4 ь нен с вторым входом четвертого элемента И р а И 11, десятым входом которого является вхо ,, выход которого соединен с входом чет- вто ого ЭЗ 6, х д второго ЭЗ 56,2, выход которого соединен с правляющиевходы второ- третьим входом седьмого злемен И 54.7. та р . Х объединены и Первые входы седьмого элемента ИЛИ 52.7, подключены к выходу третьего злемейта И тринадцатого элемента И 54,13 д яются первым и вторым И вЂ” НЕ 60 и четвертого МХ 61,4 а,, элемента адресными выходами вто ого БФА ,, а также втод орого БФА 5.2 сост- рые входы третьего элемента ИЛИ 52 3, эпеК оме того блок мента "исключающее ИЛИ" 55 и роме того, блок управления 11 содер- двенадцатого элемента И 54.12 б пемента . о ьединены нератор, датчик логиче- и являются седьмым входо БУ 11..В у, датчик логическои единицы третьего элемента ИЛИ 54.3 сое инен и

48, с первого 52.1 по четырнадцатый 52.14 вым вхо ом тый . вым входом шестого MX 61.9. Первые входы по дмдцм одиннадцатого элемента И 54.11 и элемента шестой . 6 вЂ” элементы И, с первого 50,1 "искпючающееИЛИ" 55 по девятый 50,9 вЂ” т игге ы (ТР),, а также вторые вховЂ” риггеры (P) с первого ды четвертого 61.4 и шестого 61,6 МХ обье53.1 по восьмой 53.8 вЂ” инверторы, элемент ! ° р р, ент динены и подключены к выходу второго исключающее ИЛИ" 55, с первого 56,1 по злеме ИЛИ 52.2, нта ., который одновременно

27, является четырнадцатым выходом БУ11, де- входом которого является первый вход вось вятым и одиннадцатым выходами которого мого элемента ИЛИ 52.8, а шестым входом являются выходы четвертого 61,4 и шестого вЂ” вход шестого ЭЗ 56.6, выход которого со61,6 MX соответственно. Первые входы чет- единен с входом. четвертого СЧ 58.4. Восьвертого 54.4, шестого 54.6, седьмого 54.7, 5 мым входом БУ 11 является вход второго СЧ восьмого 54.8 элементов И, вторые входы 58.2, выход которого соединен с первым двенадцатого 52,12 и четырнадцатого 52.14 входом первой СС 62.2. Выходы шестого элементов ИЛИ. двадцать второго 54.22 и 54.6 и седьмого 54.7 элементов И являются

t двадцать шестого 54.6 элементов И и пятого 1 двадцатым и девятнадцатым выходами БУ

MX 61,5, а также третььИвходй драть чет- 10 1 11, двадцать первым выходом которого яввертого 54.24, и двадцать пятого 54.25 зле- ляется выход пятого элемента ИЛИ 52.5, ментов И объединены и подключены к Выход первой ДЦ 57.1 соединен с входом выходу первого ЭЗ 56 1.Первые входы пято- четвертого TP 50.4, выход которого соедиго элемента И 54.5 и шестого элемента ИЛИ нен с входом третьего ЭЗ 56.3 и одновре52.6, вторые входы седьмого элемента И 5 менно является шестнадцатым выходом BY

54.7 и пятого элемента ИЛИ 52.5. а также, 11. Первые входы четырнадцатого 54.14 и третьи входы четвертого 54.4 и.восьмого пятнадцатого 54.15 элементов И и второго

54.8 элементов И объединены и подключены второго MX 61.2, а также второй вход первок выходу первого инвертора 53,1. Вторые; го МХ 61.1 объединены и подключены к вы-! входы четвертого 54.4 и шестого 44,6 эле- 20 ходу двенадцатого элемента И 54.12. ментов И и третий вход первого элемента, Выходы восьмого 52.8 и девятого 52.9 элеИЛИ52,1объединеныиподключенйквыхо- . ментов ИЛИ соединены с входами пятого ду элемента "исключающее ИЛИ" 55. Пер-; 50.5 и шестого 50.6 TP соответственно, вывые входы девятого элемента мИн 54.9 и ходы которых соединены с вторыми входапятого элемента МИЛИ",52.5 объединены и 2, ми тринадцатого элемента И 54, t3 и подключены к выходу второго TP 50.2. пер- элемента И вЂ” НЕ 60 соответственно. Вход. вый вход котброго соедийей" с "в6)ходом; второго инвертора 53,2 и первый вход семтретьего элемента И 54.3. а второй вход надцатого элемента И 54.17 объединены и соединен с выходом пятого элемента И 54.5; подключены к выходу тринадцатого элеменВыход девятого элемента И 54.9 соединен с 30 та И 54.13. Выход второго инвертора 53.2 вторым. входом третьего ТР, выход которого соединен с первым входом шестнадцатого соединен с вторым входом шестого элемен- элемента И 54.16, выход которого соединен эа ИЛИ 52.6. Вторые входыдесятого54.10 и - с первым входом первого МХ 61.1 и одно- одиннадцатого 54.22 элементов И объеди- . временно является двадцать шестым выхонены и подключены к выходу шестого эле- 35 дом БУ11. Входы четвертого инвертора 53.4 мента ИЛИ 52.6, выходы их соединены с и второй ДЦ 57.2. а также вторые входы вторыми входами четвертого 52.4 и седьмо- . (шестнадцатого 54.16 и восемнадцатого го 52.7 элементов ИЛИ соответственно. 54,18 элементов И объединены и подключеПервый входчетвертого элемента ИЛИ52;4 ; ны к выходу элемента И вЂ” HE 60, который

Соедйнен с выходом восьмого элемента И 40 одновременно является двадцать седьмым .

54.8. Первый вход восьмого МХ 61.8 и вто- выходом БУ11. Вторые входы восьмого 52,8 рой вход первого элемента ИЛИ 52.1 объе- и девятого 52;9 элементов.ИЛИ и.первого динены и подключены к выходу седьмого СЧ 58.1 объединены и подключены к выходу элемента ИЛИ 52.7, причем выход восьмого седьмого ТР 50.7, вход которого соединен с

МХ 61.8 является тринадцатым выходом БУ 45 выходом второй ДЦ 57.2. Выход первого СЧ

11. Выход, четвертого элемента ИЛИ 52.4 58.1 соединен с входом ДШ 59, выход котосоединен с первым входом трйнадцатого рогосоединенсвходомтретьегоинвертора элемента ИЛИ 52,13, выход которого соеди- 53,3 и вторым входом семнадцатого элеменнен с входом пятого ЭЗ 56,5 и одновремен- . та И 54.17 и одновременно является двадно является двадцать восьмым выходом БУ 50 цать пятым выходом БУ 11. Первые входы

11;восемнадцатым выходом которого явля- восемнадцатого 54.18 и девятнадцатого етсявыходчетвертогоэлементаИ54,4. Вто- 54.19 элементов И, а также вторые входы рые входы двадцать четвертого 54.24 и первого 61.1 и второго 61.2 MX объединены двадцать пятого 54.25элементов И и третий и подключены к выходу третьего инвертора вход двадцатого элемента И 54.20 объеди- 53.3. Выход четвертого инвертора 53.4 соенены и являются четвертым входом БУ 11, а динен с вторым входом девятнадцатого элетакже его двадцать четвертым выходом. мента И 54.19. Выходы девятнадцатого

Вход пятого инвертора 53,5 и управляющий 54,19 и восемнадцатого 54.18 элементов И вход седьмого MX 61.7 объединены и явля- соединены с вторыми входами четырнадцаются пятым входом BY 11, одиннадцатым того 54.14 и пятнадцатого 54,15 элементов 29

1783635

И соответственно, выходы которых соеди- двадцать третьего элемента И 54.23. Выход нены с первым и вторым входами десятого восьмого инвертора53.8 соединен с первым элемента ИЛИ 52.10 соответственно. Пер- входом двадцать пятого элемента И 54.25. вый вход первого СЧ 58,1 и второй вход Выходы двадцать четвертого 54.24, дваодиннадцатогоэлемента ИЛИ52,11объеди- 5 цать пятого 54.25идвадцать шестого 54.26 нены и подключены. к выходу десятого эле- элементов И являются двадцать вторым, мента ИЛИ 52.10, Вы

И 52.10, В ыход семнадцатого двадцать третьим и вторым выходами БУ 11 элемента И 54.17 соединен с первым входом соответственно. второго МХ 61.2, выход которого соединен с

5213 Вых и в вторымвходомтринадцатогоэлементаИЛИ 10 Система сжатия видео ф тия видеоинформации раыход первого МХ 61,1 соединен с ботаетследующим образом. В режимезапипервым входом двенадцатого элемента си на вход первого АЦП 1.1 подается

ИЛИ 52,12, выход которого соединен с вхо- яркостный сигнал, а на входы второго 1.2 и дом четвертого ЭЗ 56,4 и одновременно яв- третьего 1.3 АЦП подаются цветоразностляется первым выходом БУ 11. Выход 15 ныесигналы.Тактовыеимпульсыстретьего, четвертого ЭЗ 56.4 соединен с первым вхо- четвертого и пятого выходов БУ11 подаются дом пятого МХ 61.5, выход которого являет- на входы пятого 4.3, шестого 4.4 и седьмого ся двенадцатым выходом БУ 11. Выход 4.5ДМХ соответственно. Под воз и т етьего ЭЗ 56,3 р 56,3 соединен с первым входом сигнала "режим", снимаемого с се од воздеиствием о инна ат д дц того элемента ИЛИ 52.11, выход 20 выхода БУ 11 и подающегося на управляюс седьмого которого соединен с первым входом девято- щие входы AMX 4.3-4.8, го MX 61,9, выхо кот . вЂ” ., TBKToBble импульсь, го,, выход которого является вось- c их первых выходов подаются на тактовые мым выходом BY 11, Выход восьмого TP 50.8 входы первого 1.1, второго 1.2 и третьего 1.3 соединен с первым входом двадцатого эле- АЦП соответственно. С вых а и АЦП мента И 54,20 мента,20, выход которого соединен с 25 1,1 яркостный сигнал, преобразованный в первым входомтретьего СЧ 58.3, Входы вто- цифровую форму, подается на первый вход рой СС 62.2 и седьмого ЭЗ 56.7 обьединены третьего MX 2.2, Преобразованные в цифрои подключены к выходу третьего СЧ 58.3, вую форму цветоразностные сигналы с вывторой вход которого соединен с выходом ходов второго 1,2 и третьего 1.3 АЦП первой СС 62,1, второй вход которой соеди- 30 подаются на первый и второй входы первого . " нен с выходом седьмого ЭЗ 56.7. Выход МХ 2.1 соответственно. Как показано на второй СС 62.2 соединен с входом шестого фиг.7, тактовые импульсы первого АЦП 1.1 инвертора 53.6 и одновременно является (фиг,7а) имеют в два раза большую частоту семнадцатым выходом БУ11, десятым выхо- следования по сравнениЮ с тактовыми имдом которого является выход третьего MX 35 пульсами второго 1.2 (фиг,7б) и третьего 1.3

61.3. Первый вход двадцать второго элемен- (фиг.7в) АЦП, причем тактовые сигналы втоЦ сдвинуты по та И 54.22 соединен с первым входом четыр- рого 1.2 и третьего 1.3 АЦП надцатого элемента ИЛИ 52,14, выход фазе на половину периода. Это позволяет которого соединен с вторым выходом треть- обьединить информацию с выходов второго его MX 61.3. Выход девятого ТР 50.9 соеди- 40 1.2 и третьего 1.3 АЦП в один поток на выхонен с первым входом седьмого MX 61.7, де первого МХ 2.1, на управляющий вход выход которого соединен с вторым входом которого подается сигнал с шестого выхода двадцать третьего элемента И 54.23, выход . БУ 11 (фиг.7г). Сигнал с выхода первого MX пятого инвертора 53,5 соединен с вторым 2,1 подается на первый вход четвертого МХ входом двадцать первого элемента И 54,21, 45 2.3. Управляющие входы третьего 2,2 и четвыход которого соединен с первым входом вертого 2.3 МХ объединены и на них подаетпятого счетчика 58.5. Входы третьей СС 62.3 ся сигнал "режим" с шестого выхода БУ 11. и восьмого ЭЗ 56.8 объединены и подключе- Сигналы с выходов третьего 2.2 и четвертого ны к выходу пятого СЧ 58.5. Первый и второй 2.3 МХ поступают на информационные вховходы четвертый СС 62.4 соединены с вы- 50 ды первого 3.1 и второго 3,2 ОП соответстходами четвертого СЧ 58,4 и восьмого ЭЗ венно. В режиме записи на эти входы

56.8 соответственно, а выход ее соединен с поступают сигналы с первых входов третьевторым входом пятого СЧ 58,5. Выход го 2.2 и четвертого 2.3 MX соответственно, третьей СС 62.3 соединен с входом седьмо- Работа каждого ОП 3 в режиме записи осуго инвертора 53.7, выход которого соединен 55 ществляется в три цикла. В первом цикле с вторым -входбм седьмого MX 61.7. Первые происходит запись сигнала изображения в входыдвадцатьчетвертого54.24идвадцать память ОП 3. Второй цикл режима записи шестого 54.26 элемента элементов И, второй вход заключается в осуществлении прямого орвосьмого MX 61,8 и вход восьмого инверто- тонормирующего преобразования сигнала ра 5 .8 объединены и подключены к выходу изображения с вычислением значений пре1783635

32 образованных векторов ф, коэффициентов преобразования К 1, а также норм векторов Б, Для обеспечения работы на синхровходы каждого ОП 3 с первого по восемнадцатый подаются сигналы. снимаемые с выходов БУ 11 с седьмого по двадцать четвертый соответственно. В третьем цикле осуществляется запись на носитель записи последовательно значений норм й., коэффициентов преобразования Кл и векторов ф сначала для яркостного, затем для цветоразностных сигналов (фиг.8г). Для этого сигналы с выхода нормировки и весового выхода первого ОП 3.1 подаются на первый и второй входы пятого МХ 2,4 соответственно, а с информационного выхода вЂ” на вход третьего ДМХ 4.1. Сигналы с выхода нормировки и весового выхода второго ОП 3.2 подаются на первый и второй входы шестого МХ 2.5 соответственно, а с информационного выхода вЂ” на вход четвертого ДМХ 4.2, Сигналы с двадцать пятого, двадцать шестого и двадцать седьмого выходов БУ 11 поступают на входы восьмого 4.6, девятого 4.7 и десятого 4,8 ДМХ соответственно, на управляющие входы которых подается сигнал "режим", и в режиме записи сигналы с их входов передаются на их первые выходы, Управляющие входы пятого 2.4 и шестого

2.5 MX объединены, и на них подается сигнал U< с первого выхода восьмого ДМХ 4.6 (фиг.8а), Управляющие входы седьмого 2.6 и восьмого 2,7 MX объединены, и на них подается сигнал Uz с первого выхода девятого

ДМХ 4,7, показанный на фиг.8б, на управляющий вход которого MX 2.8 поступает сигнал Оз с первого выхода десятого ДМХ 4.8 (фиг,8в). Под воздействием этйх управляющих сигналов на выходе второго MX 2.8 и образуется поток информации требуемого вида, структура которого схематично показана на фиг.8г. С выхода второго МХ 2.8 поток информации поступает нэ вход устройства кодирования 6, где информацйя кодируется с помощью, напрймер ."кодов

Хаффмана и передается на вход устройства записи 7, где она преобразуется в форму, требуемую для записи на носитель записи 8; и записывается на него.

В, режиме воспроизведения поток ин. фор1иации, снимаемый с.носителя записи 8, поступает на вход устройства воспроизведения 9, где преобразуется в исходную форму (фиг,8г), а затем передается на вход устройства декодирования 10. Там происходит декодирование информации, и она поступает на вход первого ДМХ 4.9. Сигналы с первого и второго выходов первого ДМХ 4.9 подаются на входы одиннадцатого 4.10 и двенадцатого 4.11 ДМХ соответственно, сигналы с первых выходов которых поступают на входы нормировки первого 3.1 и вто:рого 3.2 ОП соответственно. Сигналы с

5 вторых выходов одиннадцатого 4,10 и две надцатого 4.11 ДМХ подаются на входы тринадцатого 4.12 и четырнадцатого 4.13 ДМХ соответственно, Сигналы с. первого и второ го выходов тринадцатого ДМХ 4,12 поступа10 ют на весовой вход первого ОП 3,1 и второй вход третьего MX 2.2 соответственно, сигналы с первого и второго выходов четырнадцатого ДМХ 4.13 поступают на весовой вход второго ОП 3.2 и второй вход четвертого MX

15 2.3 соответственно.

В режиме воспроизведения сигналы с входов восьмого 4.6, девятого 4.7 и десятого

4.8 ДМХ передаются на их вторые выходы.

i На управляющий вход первого ДМХ 4.9 по20 дается сигнал U4 с второго выхода десятого ДМХ 4.8 (фиг.8д). Управляющие входы одиннадцатого 4,10 и двенадцатого 4,11 ДМХ, объединены, и нэ них подается сигнал Ug c второго выхода восьмого ДМХ 4.6, показан-. ный на фиг.8е. Управляющие входы тринадцатого 4,12 и четырнадцатого 4,13 ДМХ. объединены, и на них подается сигнал 0ь, снимаемый с второго выхода девятого ДМХ

4.7 (фиг.8ж). Под воздействием сигнала "ре30 жим"„подающегося на управляющие входы третьего 2.2 и четвертого 2.3 МХ, сигналы с их вторых входов поступают на информаци- . онные входы первого 3.1 и второго 3.2 ОП соответственно. Работа каждого ОП 3 в

35 режиме воспроизведения осуществляется, в три цикла. В первом цикле происходит запись значений норм векторов /Й., коэффициентов преобразования Ki и, преобра зованных векторов ф, с носителя записи в

40 память ОП 3. Второй цикл режима воспроизведения заключается в осуществлении обратного преобразования, Для обеспечения работы йа синхровходы ОП 3 с первого no восемнадцатый подаются сигнаы, снима45 емые с выходов БУ 11 с седьмого по двад, цать четвертый соответственно.

B третьем цикле осуществляется пере дача исходного изображения из памяти каждого ОП 3 на монитор. Эти сигналы с

50 èíôoðìàöèoHHûõ выходов первого 3.1 и второго 3.2 ОП подаются соответственно на входы третьего 4.1 и четвертого 4,2 ДМХ, управляющие входы которых объединены и на них подается сигнал "режим" с седьмого

55 выхода БУ 1.1, В режиме воспроизведения сигналы с входов третьего 4,1 и четвертого

4.2 ДМХ передаются на их вторые выходы и поступают на входы первого ЦАП 12,1 и второго ДМХ 4.14 соответственно. На такто1783635

vl =3 ki ° . (1) вые входы первого 12.1, второго 12.2 и числениеквадратанормывектораД пофортретьего 12.3 ЦАП подаются тактовые сигна- муле лы с вторых выходов пятого 4.3, шестого 4.4 и седьмого 4,5 ДМХ соответственно (фиг.7а,б,в). На управляющий вход второго

ДМХ 4,14 подается сигнал с шестого выхода

Бу 11 (фиг.7г), Сигналы с первого и второго Длв этого на соответствУющие входы выходов второго дМХ 4.14 поступают на . пеРвого ЗУ15Л подаютсЯ тактовые импУльвходы второго 12,2 и третьего 12,3 цАП со- ы сигналы записи-считываниЯ О2 (ф образуются яркостные сигналы, преобраз 0 жходит поэлементйое считывание вектоРа ванные.в аналоговую форму, а на выходах 1 из памяти первого ЗУ15.1. Эта информавторого 12.2 и третьего 12 3 цАП вЂ” аналого- циЯ чеРез пеРвйй ШФ 16,1 пеРедаетсЯ на вые цветоразностныесигналь(. вход первого ДМХ 17.1, на управляющий

Рассмотрим работу системы сжатия и- в од котоРого поДаетсЯ сигнал "Режим", В деоинформации в целом и ОП 3 более - Режиме записи сигнал с вхоДа пеРвого ДМХ в 15 робно. В первом цикле режима записи, пеРедаетсЯ на его втоРой выход и по по4- 17 1 происходит запись сигнала изображения в стУпает на пеРвые входы пеРвого Умножитеячейки первого матричного ЗУ 151 При ля 19.1, пятого МХ 14.5 и вычитателя 23, а этом изображение представляется в, также на втоРой вход четвеРтого МХ 14.4.

BN4e 20 П последовательногонаборафрагментов оди- Под воздействием УпРавлЯющего сигнала наковой размерности(фиг,9а). Информация, Оз(фиг.11в). снимаемого с пятнадцатого выпоступающая на информационный вход ОП хода БУ 11 и подающегосЯ на УпРавлЯющий

3, подается на первый вход первого МХ14.1. вход четвеРтого МХ 14 4, сигнал с него поПод воздействием сигнала О1(фиг.10), сни ступает на второй вход первого умножителя маемого с четырнадцатого выхода БУ 11 и 25 19.1, где прои ходитпоэлементноеумножеподаю егося на управляющий вход перво- ние вектора ô(íà 3 . Одновременно эле--. -.-,.,=Ф„„.„. .. ходом ОП 3 эта информация поступает на выхода пЯтого МХ 14.5, на УпРавлЯющий вход первого ШФ 16,1, Входы записи-счи- вход котоРого подаетсЯ инвеРсный сигнал тывания первого Зу 15,1 и вход первого Оз, постУ"ают "а вхо4РОС20и подвоз4ей30 элемента задержки 13.1 объединены. и на ствием сигнала Сдвига О (фиг,11г) записыних подается сигнал О2 (фиг.106), снимае- ваютсЯ в него. В момент вРемени t1 пеРвый мый с тринадцатого выхода 6y11 C выхода РС 22,1 обнУлен. ПроизвеДение g>r /(1 с первого ЭЗ 13.1 сигнал поступает йа уп ав- выхо4а пеРвого УмножителЯ 19.1 постУпа ляющий вход первого ШФ 16.1 и под его 35 на первый вход nepeoro cyMMBTopa 21,1, с воздеЙствием информация с входа первого выхоДа котоРого оно ПОСТУпает в пеРвый РС

ШФ 16 1 поступает на вход-выход данных 22.1 и под воз4ействием сигнала записи Us первого Зу 15Л. На тактовый вход первого записываетсЯ в неГа В 4альнейшем пРи осУЗУ 15,1 поступают тактовые импульсы Оз ществлении поэлемент,«о УмножЕниЯ (фиг.10в) с двенадцатого выхода БУ 11, а на

40 первь(Й и второй адресные входы его посту- первом сумматоре 211 склад вается с пают сигналы с первого и второго адресных пРеДыДУЩими O= 1,2,...,l вЂ” 1), нахоДЯЩимисЯ выходов первого БФА 5Л. После записи ин в пеРвом РС 22Л r4e таким 06Разом к моформация впервом3y15 1 имеетвид после- менту вРемени t2. накапливается скалярное довательных столбцов, содержащих

45 построчно считываемые элементы фрагментов изображения (фиг,96), Каждый из фраг- 631 = v . ментов представляется в виде вектора и

15.1 каж Ого ОП 3, О заносится в соответствующий столбец ЗУ В момент времени t no U

50 и 2 по сигналу 7 менты и д 3, Обозначим первые эле- . (фиг,11ж) это произведение запис олученных таким образом векторов РД 24 и задержкой на тз по сигналу О8

3, О - ., писывается в как 1, вторые элементы вЂ” (2 и т.д. (фиг.96), (фиг.11з) заносится в регистр 27 через устдо (ч1, (ч1 вЂ” число элементов фрагмента. Ройство извлечения корня 26, где определяВторой цикл режима записи заключает- 55 еТс величина vv>, третий МХ 14.7 и третий ся в Осуществлейии N> этапов прямого арто- ШФ 16 3. нирующего преобразования векторов j, На . Затем определяются коэффициенты орпервом этапе сначала осуществляется вы- тононализирующего преобразования

1783635

На втором этапе находится норма

-Г11

Vn вектора р, затем рассчитываютсЯ коэффициенты К»2, находитсЯ нор"

Мированный вектор ф и производится корректировка значений векторов

Д1), ф» ),..., 1р»11 ) по формулам (2) Кп =4i 5/т»

Рассмотрим процессы, происходящие в схеме ОП 3 на интервале времени tz-ta (фиг.11). Первый умножитель 19,1 осуществляет поэлементное умножение векторов

Q,..., gNi, считываемых из первого ЗУ 15.1, на вектор, элементы которого находятся в POC 20. По мере вычисления каждого из произведения Ц @,..., Ц (щ, они накапливаются в первом сумматоре 21Л и первом

PC 22,1 и в соответствующие моменты времени происходитделение g ф на значение

1 1, находящееся в РД 24, а также обнуление первого PC 22Л для накопления следующе» о произведения g ф»+1(фигЛ1е). С выхода

Фт)т Ы1)

Х1а куа 1 ) т к) (1 ) тй

10.

I ф = @({1)/Б, ур»а) =@1) -к„ф1), (5) (4) I первого делителя 25Л значения К» » поступа; где I 3,4,...,Ni, ют на первый вход второго MX 14,6 и через и ™ О второй ШФ 16 2 записываются во второе 3у 20 существление этого и последующих

15.2. На тактовый вход его подается сигнал э апов аналогично произведению рассмот-. Uio, на вход записи-считывания сигнал 09 ренного выше пе вого этапа, На NI вЂ”.1-м этапе проиэаодится расчет затем находится нормированный аек- НОРМЫ NI 1 ВЕКТОРа РН1-1 ОПтор ределяется коэффициент . К Ni, N i вЂ” 1 нормированный вектор фщ вЂ” 1 и произв» = / Д » .: (3):, водится корректировка значений векторов

1 фч по формулам

Для этого сигнал с выхода POC 20 подается на второй вход второго делителя 25,2; 30 ту Н » вЂ” 1 вЂ” Ni вЂ” 1 М» вЂ” 1

Ф 4,,м на первый вход которого подается сигнал с выхода устройства извлечения корня 26, С: » -Ж Ф, Ги i) выхода второго делителя 25.2 значения вектора ф поступают на первый вход шестого «Гия) мх 143, наупрааляющий аход которого по- ЗБ . IPNI 1 = ттн1 вЂ” 1 < VNI вЂ” 1 дается сигнал 011 (фиг.11л), снймаемый с, yê.-pg уу;у . ФФ ф двадцать первого выхода БУ 11. Далее по QNi =QNi = К»ч1,N1 вЂ” уN1 вЂ” 1 . (6) цепи второй МХ 14.2, первый МХ 14.1 эта информация через первый ШФ 16.1 записы-, Последний М»-й этап заключается в провается в первое ЗУ 15.1. 40;,стом нормировании вектора »ч1 к норме по формулам

В заключение производится корректиформуле ! Ъ1 =9м» Чм1 ровка значений векторов фг,(з,...,

rxx- J () - - 45 91 =Ъ1 / %7 (7)

3» =6 вЂ” K»i 4» .

В результате проведения всех Ni этапов где l = 2,3,;...Ni., в ячейках первого ЗУ 15.1 содержатся ортоСигнал с выхода POC 20 поступает на нормированные значения векторов ф, во второй вход второго умножителя 19.2, на;втором ЗУ 15.2 вЂ” значения коэффициентов

50, первый.вход которого поступает сигнал с,К»», значения норм м» находятся в РГ 27.

1 выхода первого делителя 25.1. С выхода вто-: S третьем цикле режима записи на вход рого умножителя образующиеся там произ- сдвига РГ 27 поступает сигнал Ui (фиг.12а), ведения поступают на второй вход На тактовый. вход второго ЗУ 15.2 подается вычитателя 23, на цервый вход которого по- сигнал Uz (фиг.12б), а на тактовый вход перступаютзначенияф.Значенияскорректиро- »»о»о ЗУ 15Л вЂ” сигнал Оз, показанный на ванных векторов (1) заносятся в первое Риг.12в. На вход Реверса РГ 27, а также на

ЗУ 15.1. входы записи-считывания первого 15.1 и второго 15,2 ЗУ подаются сигналы единич1783635

38 вЂ” (1) 9 /вЂ” ного уровня. Под воздействием этих сигна- импульсы, Информация с выхода этого ЗУ лов информация о нормах векторов vp . через первый ДМХ 17.1 подается на вход коэффициентах К и преобразованных век- . второго ДМХ 17.2, на управляющий вход торах ф поступает на выход нормировки, которого подается сигнал U2, показанный весовой и информационный выходы ОП 3, 5 на фиг.13б. Под воздействием этого сигнала

Работа ОП 3 в режиме воспроизведения на интервале времени t1 вЂ” tz информация с происходит в три цикла, В первом цикле входа второго ДМХ 17.2 передается на его происходит запись норм vg в РГ 27, коэф- первый выход и поступают на второй вход фициентов преобразования K(j во второе Зу четвертого умножителей 19,4. На входы

15.2, а также значений преобразованных 10 сдвига и Реверса РГ27 подаются тактовые векторов ф в первое ЗУ 15.1, Импульсы импульсы и сигнал Оз (фиг.13в) соответстсдвига РГ 27, тактовые импульсы второго венно. Под их воздействием сигнал с выхода

15,2 и первого 15.1 ЗУ аналогичны соответ- Pl 27 через третий ШФ 16.3 поступает на ствующим импульсам третьего цикла режи- первый вход четвертого умножителя 19,4, ма записи (фиг.12а,б,в), С входа нормировки 15 На выходе его последовательно образуются сигнал поступает на второй вход третьего произведения элементов векторов ф на соMX 14.7, сигнал с весового входа поступает ответствующие VFl. Эти произведения пана второй вход второго МХ 14.6, На управ- ступают на первый вход девятого MX 14,9, ляющие входы этих MX подается сигнал "ре- на управляющий вход которого также подажим" с седьмого выхода БУ. 11. С 20 ется сигнал О2 (фиг.13б). С выхода девятого информационного входа сигнал поступает МХ 14.9 эти сигналы поступают на второй на первый вход первого МХ 14.1, на управ- вход седьмого MX 14.2, на управляющий ляющий вход которого поступает сигнал ну- . вход которого подается сигнал "режим", и левого уровня с четырнадцатого выхода БУ под его воздействием они передаются на

11. С выходов третьего 14.7, второго 14.6 и 25 второй вход первого MX 14,1, на управляюпервого14,1 МХ сигналы подаются на входы щий вход которого подается сигнйл с Четыртретьего 16.3, второго 16,2 и первого 16.1 надцэтого выхода БУ 11. С выхода этого MX

ШФ соответственно. Под воздействием сиг- .(1) значения д подаются через первый налов нулевого уровня, подаваемых на вход реверса РГ27иуправляющий входтретьего 30 записываются в него.

ШФ 16.3, на вход записи-считывания второго ЗУ 15,2 и управляющий вход второго ШФ

Последующие этапы заключаются в получении векторов @, з,..., щ исхо ного

16.2 и на вход записи-считывания первого и управляющии вход первого ШФ изображения с помощью соответствующих

16.1 информация с выходов LLle 3 к"фф ц ентов КЬ На втоРО этапе ЛРОИЗна входы данных РГ 27 второго 15 2 и пер водитсЯ поэлементнаЯ коРРектиРовка веквого 15,1 ЗУ и записывается в них. Второй T0Ð цикл режима воспроизведения заключается в осуществлении обратного преобразова- @=Ь „+9 1. (9) ния векторов ф для получения векторов 40 (; исходного кадра изображения. Обрат- вЂ” Для этого на интервале времени t2 вЂ” ta ное преобразование осуществляется в N1 под воздействием сигнала записи-считываэтапов. На первом этапе на интервале вре - ния U1 (фиг.13а) и тактовых имплуьсов мени t1-t2 (фиг.13). пРоисходит РазноРми- „„1 г 1) (фиг,13г) значения 1 и щ считываются ноРмиРованных векторов 45 из ячеек пе вого Зу 1 из ячеек первого ЗУ 15.1, причем этот процесс можно разбить на группы по три такто,, с четом соответствующих норм векто( ров ющ; и л11 вЂ” 1,..., чГ1, содержа ихвых импульса (интервал t2 вЂ” tz ), По первому ся в РГ 17, по формуле

N1 вЂ” 1 у 1 с держащих тактовому импульсу в группе йз первЬго Зу

15.1 считывается соответствующее знэче50 ние вектораф, которое через первый ДМХ (8) 17.1 подается на вход второго ДМХ 17.2, в котором под воздействием управляющего где l = N1,...,1 при этом преобразование сигнала Uz (фиг.13б) оно передается на его вектора ф1 дает вектор ф исходного изобра- второй выход и поступает на вторые входы

« 1(1) третьего умножителя 19,3 и восьмого МХ для этого на вход записи-считывания, 14.8. Нэ пеРвый вход тРетьего УмножителЯ

epaoro Зу 15 1 U 19.3 постУпает соотве1ствУющий коэффици(фиг 13а) а на тактовый вхо вЂ” тактовые ент К21, извлекаемый из второго ЗУ 15.2, на тактовый вход и вход записи-считывания

1783635

40 (12) 39, которого подаются сигналы Оь и 0в (фиг.13д,е). Сигнал с вйхода третьего умножителя поступает на первый вход восьмого

МХ;14.8. Под воздействием сигнала 07 (фиг.13ж), йодающегося на управляющий вход восьмого МХ 14.8, произведение (1 К21 передается на первый вход второго сумматора.21.2, складывается с содержимым второго РС22.2, который в исходном состоянии обнулен, и по сигналу Оа(фиг.13з)=зайисываетСя в PC 22.2. По второму тактовому импульсу в группе происходит считывание из первого ЗУ 15.1 соответствующего значения тф т, которое ео втором сумматоре складывается с произведением ф1 К21, нахо: дящимся во втором РС 22.2 и соответствующая сумма поступает на второй вход девятого MX 14.9. Под воздействием управляющего Сигнала U2 (фиг,13б) значения (г передаются на второй вход седьмого MX

14.2 и далее через первый MX 14.1 и первый

ШФ 16.1 по третьему импульсу группы записываются в первое ЗУ 15.1.

На третьем этапе вычисляется вектор д

ô3 =ф1 К31 +(2 K32 +gf ) ("О) и т;д.

На N1 вЂ” 1- м этапе вычисляется вектор (щ вЂ” 14 по формуле

На последнем К1-м этапе определяется вектор щ:

N1 вЂ” 1фч1 = як 1, +А(1") .

l =1 Осуществление этих этапов аналогично проведению второго этапа.

Таким образом, после осуществления всех N1этапов обратного преобразования в ячейках ЗУ 15.2 содержатся .вектора 1, ф;..., фЧт1 ИСХОДНОГО ИЗОбражЕНИя (СМ, фиг.7б), .Третий цикл режима воспроизведения заключается в передаче исходного изображенйя из памяти каждого ОП 3 на монитор, При этом считывание информации из ЗУ

15.2 каждого ОП 3 происходит таким образом, что поток информации на выходе ОП 3 представляет собой векторные сигналы последовательного набора фрагментов исходного иэображения одинаковой размерности (фиг,7а).

Первый БФА 5.1 работает следующим образом. Вторые входы первого 28.1 и второго 28.2 элементов И и вход первого ДМХ

29.1 объединены и на них подаются такто5 . вые импульсы с первого выхода БУ 11. На управляющий вход первого ДМХ 29.1 подается сигнал "режим", и под его воздействием в режиме записи тактовые импульсы передаются на второй вход первого элемента ИЛИ 30,1, с выхода которого они поступают на вход первого СЧ 31.1, Сигнал с первого выхода первого СЧ 31.1 поступает на первый вход первого сумматора 33.1, а с второго выхода вЂ” на вход второго СЧ 31.2.

Сигнал с второго выхода второго СЧ 31.2 поступает на первый вход регистра 32. с выхода которого сигнал подается на второй вход первого сумматора 33,1. Вход первого элемента задержки 34,1, первые входы первого ДШ 36.1 и седьмого MX 37к7 объединены, и на них подается сигнал с выхода первого сумматора 33.1. С выхода. первого элемента задержки сигнал поступает на вход инкрементора 35, с выхода которого он. поступает на второй вход регистра 32. Вто-. рой вход первого ДШ 36.1 и первый вход шестого MX 37.6 объединены, и на них подается сигнал с первого выхода второго СЧ

31.2. В первом цикле режима записи для. записи фрагмейтов исходного изобра>кения а память первого матричного ЗУ 15.1 в требуемом виде (фиг.9б), эта часть первого

БФА формирует адреса х и у в последовательности, показанной на рис,14а. При этом

35, в 1-й строке оказываются 1-е элементы всех фрагментов исходного изображения (i = 1N1), а каждый J-й столбец соответствует соответствующему j-му фрагменту (j = 1 вЂ” N).

Эта же система адресации используется

40 в третьем цикле режима воспроизведения при считывании информации из первого ЗУ .

15.1 и передаче ее на монитор, Второй вход второго элемента И 28,2 и первый вход четвертого МХ 37.4 обьедине45 . ны, и на них подается сигнал с выхода первого ДШ 36.1. Сигналы с второго выхода

: первого ДМХ 29.1 и выхода второго элемен: та И 28,2 подаются соответственно на пер вый и второй входы второго элемента ИЛИ

50: 30.2, с выхода которого сигнал поступает на вход третьего СЧ 31.3. Вход второго ДШ . 36,2 и второй вход шестого MX 37.6 объеди нены, и на них подается сигнал с первого

1 выхода третьего СЧ 31.3, с второго сигнал подается на вход четвертого СЧ 31.4. Пер:.вые входы первого MX 37.1 и второго сумма тора 33.2 объединены, и на них подается сигнал с первого выхода четвертого СЧ 31.4, с второго выхода которого сигнал поступает на вход пятого счетчика 31,5, Второй вход

42 второго. сумматора 33.2 и вход четвертого на них подается сйгна с

Д . объединены, и на них подается седьмого СЧ 31.7. Сигнал с выхода шестого сигнал с выхода пятого СЧ 31.5. С выхода ДК 36.6 поступает на вход третьего ЭЗ 34,3, второго сумматора 33.2 сигнал поступает на Второй вход третьего MX 37.3, первые вхоДШ 36.3 и вт второй вход первого MX 37.1. Вход третьего 5 ды пятого ДШ 36.5 и СС 38 объ

Д . и второй вход седьмого МХ 37,7 них подается сигнал с выхода восьмого СЧ объединены, и на них подается сигнал с 31.8,ВторыевходывторогоМ337.2ипятого выхода первого МХ 37.1. С выходов второго ДШ 35.5 объединены о ъединены, и на них поступает и третьего . ДШ сигналы поступают сигнал с первого выхода девятого СЧ 31.9, на первый и второй входы пятого элемента 10 со второго выхода которого сигнал подается

8.5 соответственно. На первыи вход на первый вход восьмого элемента И 28.8. С третьего элемента И 28.3 подается сигнал с выхода этого элемента сигнал подается на т етьего 28, и выхода четвертого ДШ 36.4. Вторые входы вход десятого СЧ 31 10. С го .. выхода десятого сигнал поступает на второй вход третьего,3 и шестого элементов И 28.6 и СЧ 31.10 сигнал поступает первый вход седьмого элемента И 28.7 объ- 15 СС 38, с выхода которой он передается на единены, и на них подается сигнал с выхода вход второго ÝÇ 34 2. Вторые входы восьмопятого элемента И 28.5. Первые входы го СЧ 31.8 и восьмого элемента И 28.8, а третьего элемента ИЛИ 30,3 и четвертого также вход девятого счетчика 31.9 объедиэлемента И 28.4 объединены и на них пода- нены и на н

, и на них подается сигнал с выхода

28.3; С выхо а т етьег ется сигнал с выхода третьего элемента И 20 второго ЭЗ 34.2, Пе в

0 ., ервый вход первого элесигнал по т выхода третьего элемента ИЛИ 30,3 мента И 28.1 и вход инвертора 39 б с упаетнауправляющийвходпер- ны, и на них подается сигнал с выхода

И 28.4 сигнал и вого МХ 37.1. С выхода четвертого элемента пятого ДШ 36.5. В торые входы четвертого того МХ37.5. Во вто ом сигнал подается на первый вход пя- МХ37.4 и седьмого эле И 28.7 б о втором цикле режима запи- 25 нены, и на них подается сигнал с выхода си эта часть первого Е.ФА 5.1 формирует инвертора 39. Сигнал с выхода седьмого следующую последовательность адресов, элемента И 28.7 первого ЗУ 15.1: поступает на второй вход пятого MX 37,5. Первые управляющие входы . вЂ” адреса элементов с первого по N-й шестого 37.6 и седьмого 37.7 МХ объе иневсех строк с первой по N>-ю; едьмого . о ъединены, и на них подается сигнал с выхода четвЂ” адреса элементов с первого по N-й в вертого MX 37.4 а вт строках с второй по N -ю; ., а вторые управляющие и т.д; и по 1-ю; входы их также объединены, и на них подается сигнал с выхода пятого МХ 37.5. Ва вЂ” адреса элементов с первого по N-й втором цикле режима жима воспроизведения эта и 1-и строки. третьем цикле ре- 35 же часть формирует следующую последоважима записи и первом цикле режима восп- тельность адресов и ЗУ 15.: оизве ения т сов первого 5.1: вЂ” всех элементов начиная с пор д ия эта же часть первого БФА 5.1 вЂ” адреса всех эле производит последовательное формирова- следнего N-го элемента N вЂ” ст ние всех а . ecoe пе в г др рвого ЗУ 15.1 начиная с чивая первым элементом первой строки первого элемента первой строки и заканчи- 40 (реверсивная я последовательная адресавая последним N-м элементом последней ция);

К1-й строки. вЂ” J-й элемент 1-й строки, J-й элемент

Сигнал с выхода шестого элемента И второй строки и т.д. (j =1,2„„,N);

28,6 поступают на вход второго ДМХ 29.2, вЂ” J-й элемент 1-й ст оки, J-й элемент р и второго выходов кото- 45 второй строки, J-й элемент третьей строки и рого подаются на вход шестого СЧ 31.6 и т,д. (j =1,...,N) и т.д.; венно. П первый вход восьмого СЧ 31.8 соответст- вЂ” j-й элемент 1-й ст вЂ” л мент -и строки, ... )-й элемент венно. ервые входы второго MX 37.2 и ше- 1-й строки ... J-й элеме N, ... -й элемент 1-я строки и т.д стого ДШ 36.6 объединены, и на них (j=1,2„...N; i = 1,...,И1).

31.6, с вто ого выхо а к т поступают с первого .выхода шестого" СЧ 50 В третьем цикле режима воспроизве3 .6, с второго выхода которого сигнал пе- дения с помощью описанной выше первой вхо т етьег редается на вход седьмого СЧ 31.7. Первый части схемы формируется пос д р о МХ37,3 и второй вход шестого ность адресов. показанная на рис.14. т я последовательра orýår следующим

ДШ 36,6 объединены, и на них подается Второй БФА 5,2 аб а сигнал с первого выхода седьмого СЧ 31.7. 55 образом. Второй вход первого СЧ 41.1 и

Сигналы с выходов второго 37.2 и третьего первый вход второго элемента И 40.2 обье-

37.6 и се ьм г 7.

37.3 МХ поступают натретьи входы шестого динены, и на них по аю х даются тактовые ими седьмого 37.7 МХ соответственно. пульсыотБУ11.Первые входы первого40,1

37.3 MX и вто г

Управляющие входы второго 37.2 и третьего и третьего 40.3 элемен о И б м нтов о ъединены, и и второго ДМХ 29.2 объединены; и на них подается сигнал "режим" с седьмого

1783635

44 выхода БУ 11. Первые входы ДШ 46 и третьего МХ 44,3 объединены, и на них подается сигнал с первого выхода первого СЧ 41,1.

Вход триггера 42 и второй вход первого МХ

44,1 объединены, и на них подается сигнал с второго выхода первого СЧ 41.1. Вход формирователя импульсов 43 и первый вход первого MX 44.1 объединены и подключены к выходу триггера 42. С выхода формирователя импульсов 43 сигнал передается на первый вход первого СЧ 41.1, а с выхода первого МХ 44.1 вЂ” на вход второго СЧ 41.2.

Третий вход первого СЧ 41.1, второй вход

ДШ 46 и первый вход второго МХ 44.2 обьединены, и на них подается сигнал с выхода второго СЧ 41,2. Вторые входы первого 40.1 и третьего 40.3 элементов И объединены, и на них подается сигнал с выхода ДШ 46. С выхода первого элемента И 40,1 сигнал поступает на второй вход второго элемента И . 40.2, с выхода которого он передается на второй вход третьего СЧ 41,3, Первый вход

СС 45 и второй вход третьего МХ 44.3 объединены, и на них подается сигнал с выхода третьего СЧ 41.3. Вторые входы второго MX

44,2 и СС 45 объединены, и на них подается сигнал с выхода четвертого СЧ 41.4. Первые входы третьего СЧ 41.3 и четвертого элемента И 40,4, а также второй вход пятого СЧ

41,5 объединены, и на них подается сигнал с выхода СС 45, С выхода пятого СЧ 41.5 сигнал поступает на второй вход четвертого элемента И 40.4, а с его выхода вЂ” на вход четвертого СЧ 41.4, Управляющие входы второго 44.2 и третьего 44.3 МХ объединены, и на них подается сигнал с выхода третьего элемента И 40.3. Во втором цикле ре>кима записи второй БФП 5.2 формирует последо вательность адресов второго ЗУ 15,2, показанную на фиг.15, причем адреса элементов каждого j-ro столбца повторяются два раза.

В третьем цикле режима записи и первом цикле режима воспроизведения используется тот же принцип адресации, но без повторения адресов, Во втором цикле режима воспроизведения формируется следующая последовательность адресов: вЂ” (адрес коэффициента К21) х N раз; вЂ” (адреса коэффициентов Кз, Кз2) х N раз; вЂ” (адреса коэффициентов К4>. К4ъ

K43) x N раз; и т,д. вЂ” (адреса коэффициентов Кю,1, Кщ,г., „

Киц, ..., Кщ,N<->) х N раз, / = 1,2,.„,N1-1

БУ 11 работает следующим образом.

Первые входы первого 54.1, второго 54.2, двенадцатого 54.12, двадцать первого 54.21 и двадцать третьего 54;23 элементов И, вторые входы пятого 54.5, девятого 54.9. двадцатого 54.20 элементов И девятого МХ 61.9, а также входы первого 50.1, восьмого 50,8, девятого 50.9 триггеров и первого ЭЗ 55.1 ,объединены, и на них подается сигнал с

5 выхода тактового генератора 47. Выход тактового генератора является также третьим выходом БУ 11. с которого снимаются тактовые импульсы первого АЦП 1.1 и первого

ЦАП 12.1. Сигнал с первого выхода первого

10 TP 50.1 подается на второй вход первого элемента И 54.1 и одновременно поступает на шестой выход БУ 11, с которого снимаются управляющие сигналы первого МХ 2.1 и второго ДМХ 4,14. С второго выхода пер15 вого TP 50.1 сигнал поступает на второй вход второго элемента И 54,2. Сигналы с выходов первого 54.1 и второго 54.2 элементов И передаются на четвертый и пятый выходы БУ 11, с которых снимаются такто20 вые импульсы вторых АЦП 1,2, ЦАП 12,2 и третьих АЦП 1,3, ЦАП 12.3 соответственно.

Сигналы с выходов логической "1" 48 и логического "0"-49 поступают на первый и второй входы ключа 51 соответственно..

25 Управляющие входы третьего 61.3, четвер-того 61.4, пятого 61.5, шестого 61.6, восьмо: го 61.8 и девятого 61.9 МХ объединены и на них подается сигнал с-выхода ключа 51, который также передается на седьмой выход

БУ 21 и является сигналом "режим". Режиму

30 записи соответствует сигнал нулевого уровня, воспроизведению вЂ” единичного уровня.С выхода первого элемента ИЛИ 52.1 сигнал подается на вход первой ДЦ 57,1 и на пят35 надцатый выход БУ 11, с которого снимается управляющий сигнал четвертого MX 14,4

ОП 3, Сигнал с выхода второго ЭЗ 56.2 поступает на третий вход седьмого элемента И 54,7. Сигнал с выхода третьего элемента

0 ИЛИ 52.3 поступает на первый вход шестого

МХ 61,6, Первые входы одиннадцатого эле мента И 54.11 и элемента "исключающее

ИЛИ" 55, а также вторые входы четвертого

61.4 и шестого 61,6 МХ обьединены, и на них

45 подается сигнал с выхода второго элемента

ИЛИ 52.2, который одновременно поступает на четырнадцатый выход БУ 11, с которого снимается управляющий сигнал первого

MX 14.1 ОП 3; С выходов четвертого 61.4 и

0 шестого 61.6 MX сигналы передаются на девятый и одиннадцатый выходы БУ 11, с которых снимаются сигналы реверса РГ 27

ОП 3 и записи-считывания второго ЗУ 15.2

ОП 3 соответственно. Первые входы четвер . того 54.4, шестого 54,6, седьмого 54.7, восьмого 54.8 элементов И, вторые входы двенадцатого 52,12 и четырнадцатого 52.14 элементов ИЛИ, двадцать второго 54,22 и двадцать шестого 54.25 элементов И и пятого МХ 61.5, а также третьи входы двадцать

1783635

46 четвертого 54.20 и двадцать пятого 54.25 элементов И объединены, и на них подается сигнал с выхода первого ЭЗ 56,1, Первые входы пятого элемента И 54.,5 и шестого элемента ИЛИ 52.6, вторые входы седьмого элемента И 54,7 и пятого элемента ИЛИ

52,5, а также третьи входы четвертого 54.4 и восьмого 54.8 элементов И объединены, и на них подается сигнал с выхода первого инвертора 53.1. Вторые входы четвертого 54,4 и шестого 54.6 элементов И и третий вход первого элемента ИЛИ 52.1 объединены, и на них подается сигнал с выхода элемента

"исключающее ИЛИ" 55. Первые входы девятого элемента И 54,9 и пятого элемента

ИЛИ 52,5 объединены, и на них подается сигнал с выхода второго триггера 50.2, на первый вход которого подается сигнал с выхода третьего элемента И 54.3, а на второй вход вЂ” с выхода пятого элемента И 54. 5. С выхода девятого элемента И 54.9 сигнал поступает на второй вход третьего TP 50.4, с выхода которого он передается на второй вход шестого элемента ИЛИ 52.6, Вторые входы десятого 54,10 и один надцатого 54.11 элементов И объединены, и на них подается сигнал с выхода шестого элемента ИЛИ

52.6. С выходов десятого 54,10 и одиннадцатого 54.11 элементов И сигналы поступают на вторые входы четвертого 52,4 и седьмого

- "52.7 элементов ИЛИ соответственно, С выхода восьмого элемента И 54.8 сигнал поступает на первый вход четвертого элемента

ИЛИ 52.4.. Первый вход восьмого МХ 61.8 и второй вход первого элемента ИЛИ 52.1 объединены, и на них подается сигнал с выхода седьмого элемента ИЛИ 52.7. С выхода восьмого МХ 61.8 сигнал передается также на тринадцатый выход БУ 11, с которого снимается .сигнал записи-считывания первого ЗУ 15.1 ОП 3. С выхода четвертого элемента ИЛИ 52.4 сигнал поступает на первый вход тринадцатого элемента ИЛИ 52.13, с выхода которого он передается на вход пятого ЭЗ 56.5 и на двадцать восьмой выход

БУ 11, с которого снимаются тактовые импульсы второго БФА 5,2. С выхода четвертого элемента И 54.4 сигнал передается на восемнадцатый выход БУ 11, с которого снимается сигнал записи первого PC 22.1, На вход четвертого счетчика 58.4 сигнал посту-. пает с выхода шестого ЭЗ 56.1. С выхода второго счетчика 58.2 сигнал поступает на первый вход первой СС 62.1, С выходов шестого 54,6, седьмого 54.7 элементов И и пятого элемента ИЛИ 52.5 сигналы поступают на двадцатый, девятнадцатый и двадцать первый выходы БУ 11, с которых снимаются сигналы сдвига POC 20, установки "0" первого PC 22.1 и управления шестым MX 14.6

ОП 3. С выхода первой ДЦ 57.1 сигнал поступает на вход четвертого TP 50.4, с выхода котс рого он передается на вход третьего Э3

56.3 и на шестнадцатый выход БУ 11, с которого снимается сигнал сдвига РД 24 ОП 3. . Первые входы четырнадцатого 54.14 и пятнадцатого 54.15 элементов И и второго МХ

61,2, а также второй вход первого МХ 61.1 объединены, и на них подается сигнал с выхода двенадцатого элемента И 54.12; С выходов восьмого 52.8 и девятого 52,9 эле10 ментов ИЛИ сигналы подаются на выходы пятого 50.5 и шестого 50,6 триггеров соответственно, а с их выходов на вторые входы тринадцатого элемента И 54.13 и элемента

И вЂ” НЕ 60 соответственно. Вход второго инвертора 53.2 и первый вход семнадцатого элемента И 54.17 объединены, и на них подается сигнал с выхода тринадцатого элемента И 54.13. С выхода второго инвертора

53.2 сигнал поступает на первый вход шестнадцатого элемента И 54,16, а с его выхода вЂ” на первый вход первого МХ 61,1 и на

20 двадцать шестой выход БУ 11, с которого снимаются управляющие сигналы для седьмого 2.6 и восьмого 2.7 MX и тринадцатого

4.12 и четырнадцатого 4,13 ДМХ. Входы четвертого инверторэ 53.4 и второй ДЦ 57.2, а также вторые входы шестнадцатого 54,16 и восемнадцатого 54.18 элементов И обьеди- . нены, и на них подается сйгнал с выхода

30 элемента И вЂ” НЕ 60, который поступает также на двадцать седьмой выход БУ 11, с которого снимается управляющий сигнал для второго MX 2.8 и первого ДМХ 4.9. Вторые входы восьмого 52.8 и девятого 52;9 элементов ИЛИ и первого счетчика 58.1 объединены, и на них подается сигнал с выхода седьмого TP 50.7, на вход которого поступаДШ 59, а с его выхода вЂ” на вход третьего инвертора 53,3. второй вход семнадцатого элемента И 54,17. и на двадцать пятый выход БУ 11, с которого снимаются управляющие сигналы пятого 2.4 и шестого 2.5 МХ, а также одиннадцатого 4,10 и двенадцатого

4.11 ДМХ. Первые выходы восемнадцатого

54.1,8 и девятнадцатого 54.19 элементов И, 50 а также вторые входы первого 61.1 и второго 61.2 MX объединены, и на них подается сигнал с выхода третьего инвертора 53,3. С выхода четвертого инвертора 53.4 сигнал подается на второй вход девятнадцатого элемента И 54.19. С выходов девятнадцатого 54.19 и восемнадцатого 54,18 элементов

И сигналы поступают на вторые входы соответственно четырнадцатого 54.14 и пятнад55 цатого 54.15 элементов И. с выхода которых они передаются на первый и второй входы

40 ет сигнал с выхода второй ДЦ 57.2. С выхода первого СЧ 58.1 сигнал поступает на вход

48 десятого элемента ИЛИ 52,10 соответствен- 53.7, а с его выхода вЂ” на второй вход седьно. Первый вход первого СЧ 58.1 и второй мого МХ 61.7. Первые входы двадцать четвхододиннадцатогоэлемента ИЛИ объеди- вертого 54.24 и двадцать шестого 54.26 нены, и на них поступает сигнал с выхода элементов И, второй вход восьмого MX 61.8 десятого элемента ИЛИ 52.10. С выхода сем- 5 и вход восьмого инвертора 53,8 обьединены

1 надцатого элемента И 54.17 сигналы под- и на них подается сигнал с выхода двадцать аются на первый вход второго MX 61.2, а.с третьего элемента И 54.23. С выхода восьего выхода вЂ” на второй вход тринадцатого мого инвертора 53,8 сигнал подается на элемента ИЛИ 52.13. Сигнал с выхода пер- первый вход двадцать пятого элемента И вого MX 61.1 подается на первый вход две- 10 54,25, надцатого элемента ИЛИ 52.12, а с его В качестве АЦП 1,1-1.3 могут быть исвыхода вЂ” на вход четвертого ЭЗ 56.4 и на пальзованы микросхемы К1108ПВ1. Для попервый вход БУ 11, с которого снимаются строения МХ 2 1-2.8, 14.1 вЂ” 14.9 в ОП 3, тактовые импульсы для первого БФА 5.1 в 37.1-37.3, 37.6 и 37.7 в первом БФА 5,1 и режиме записи. С выхода четвертого ЭЗ 15 44.2,44.3 во втором БФА5.2 можно исполь56.4 сигнал подается на вход пятого МХ "зовать микросхемы К155КП1, причем для

61.5, а с его выхода вЂ” на двенадцатый выход получения требуемой разрядности сигналов

БУ 11, с которого снимаются тактовые им- используется параллельная структура с попульсы первого ЗУ 15.1 ОП 3. С выхода разрядныммультиплексированием,устройтретьего ЭЗ 56.3 сигналы передаются íà .20 ство кодирования 6 включает в себя блок первый вход одиннадцатого элемента ИЛИ округления 64, линию сравнения 65, генера. 52.11, с его выхода вЂ” на первый вход девя- тор кодов 66 и блок кодирования 67. В сотого MX 61,9, а с его выхода вЂ” на восьмой став устройства записи 7 входит выход БУ 11; с которого снимаются импуль- формирователь форматной записи 68 и блок. сы сдвига РГ 27 ОП 3. С выхода восьмого TP 25 записи 69. Устройство воспроизведения 9

50.8 сигнал подается на первый вход двад- содержит блок воспроизведения 70 и расцатого элемента И 54.20. а с его выхода вЂ” на формирователь форматной записи 71, а устпервыйвходтретьего СЧ58.3. Входы второй ройство декодирования 10 вЂ” блок

СС 62.2 и седьмого ЭЗ 56,7 объединены, и декодирования 72 и память на строку 73," на них подается сигнал с выхода третьего 30 Выполнение этих блоков аналогично их реСЧ 58.3, на второй вход которого поступает ализации в устройстве-прототипе. В качестсигналс выходапервой CC621,асеевыхо- 1ве ЦАП 12.1-12.3 можно использовать, Да он передается на вход шестого инверто- . например микросхемы К1108ПА1А. В качера 53.6 и на семнадцатый выход БУ 11, с, стве ЭЗ 13.1, 13.2 ОП 3, 34,1 и 34,2 в первом которого снимается управляющий сигнал 35 БФА 5,1 и 56.1-56,8 в BY 11 можно испольвосьмого MX 14.8 ОП 3. Сигнал с выхода зовать, например, микросхемы К523БР1. 8 третьего MX 61.3 передается на десятый вы- качестве первого 15,1 и второго 15.2 ЗУ можход БУ 11, с которого снимаются тактовые но использовать статические ОЗУ типа, наимпульсы второго ЗУ 15.2 ОП 3. С выхода примерК565РУ6,авкачестве ШФ16.1-16.3 шестого инвертора 53.6 сигнал поступает íà 40 в ОП 3 вЂ” микросхемы К589АП16. Инверторы первый вход двадцать второго элемента И 18 в OR 3, 39 в первом БФА 5.1 и 53.1, 53.8

54.22, а с его выхода вЂ” на первый "вход че- в БУ11 можно выполнить, например на миктырнадцатого элемента ИЛИ 52.14, с выхо- росхемах К555ЛН1. В качестве умножитеда которого сигнал поступает на второй лей 19.1-19.4, делителей 25.1 и 25.2 и вход третьего МХ.61,3. Сигнал с выхода де- 45,: устройства извлечения корня 26 использувятого TP 50.9 поступает на первый вход ются ПЗУ с зашитыми в них таблицами реседьмого MX 61.7, а с еговыхода вЂ” на второй зультатов выполнения арифметических вход двадцать третьего элемента И 54.23. С операций. В качестве POC 20, PC 22.1, 22,2, - выхода пятого инвертора 53.5 сигнал пере- РД 24, РГ 27 в ОП 3, регистра 32 в первом дается на второй входдвадцать первого эле- 50 БФА5 1 можно использовать, например ремента И 54.21, а с его выхода вЂ” на первый версивный сдвиговый регистр К155ИР13. вход пятого СЧ 58.5. Входы третьей СС 62.3 Вычитатель 23 может быть выполнен, наи восьмого ЭЗ 56.8 объединены, и на них пример на схеме К155ИМЗ. Сумматоры 21.1 подается сигнал с выхода пятого СЧ 58.5, На и 21.2 в ОП 3, 33,1 и 33.2 в первом БФА 5.1 первый и второй входы четвертой СС 62.4 55 могут выполняться также на основе схемы подаются сигналы с выходов четвертого СЧ: К155ИМЗ, На этой же схеме может быть

58.4 и восьмого ЭЗ 56.8 соответственно, а с выполнен инкрементор 35 в первом БФА ее выхода он поступает на второй вход пя- 5.1, если на входы разрядов одного из слатого СЧ 58.5. С выхода третьей СС 62.3 сиг- гаемых подать код, соответствующий двоичнал поступает на вход седьмого инвертора ной единице, В качестве элементов И 28.1, 49 1783635

28.2 в первом БФА 5.1, 50.1-40,4 во втором но-измерительнойаппаратуре, вЂ” Л.: Э БФА .2

5. и 54,1-54.26 в БУ 11 можно исполь- атомиздат, 1986), Таким образом, техниченергозовать, например микросхемы К155ЛИ1 и. ская реализация предложенной системы не

К155ЛИЗ. В качестве элементов ИЛИ 30,1- вызывает затруднений.

30,3 в первом БФА 5.1, 52.2-52.14 в БУ 11 можно применить, например микросхемы Действие известных устройство сжатия

К55ЛЛ1, Для получения многовходового при записи и воспроизведении видеоинэлемента ИЛИ 5 52.1 в БУ 11 эти микросхе- формации основано на ортогональном размы включаются последовательно по одному ложении исходного изоб ж из входов, количество которых выбирается 10 выбранномбазисеспоследующимотбрасыСЧ .1в соответствии с разрядностью. В качестве ванием нулевых элементов. П

31. -31.10 в первом БФА5.1,41.1-41.5 зультат преобразования в выбранном во втором БФА 5,2 и 58.1-58.5 в БУ 11 можно базисе будет зависеть от характера изобраиспользовать, например, микросхемы жения, что не дает возможности использоБФА .1

К555ИЕ7. В качествеДШ 36.1 вЂ” 36.6 в первом 15 вать особенности" б

5., 46 во втором БФА 5.2 и 59 в БУ 11 максимального сжатия видеоинформации, можно использовать микросхемьf К155ИДЗ. Как известно из (Обработка изображений и

В качестве MX 37,4, 37.5 в первом БФА 5.1, цифровая фильтрация/По е . Т.Х энг,вЂ” р, .2 и 61.1 вЂ” 61.9 в БУ 11 M.; Мир, 1979) наилучшимихарактеристикаможно испольэовать микросхемы 20 ми с, точки зрения эффективности сжатия ес ве СС 38 в первом БФА . обладает преобразование, основанное на

5.1, 45 во втором БФА 5.2 и 62.1-62.4 можно так называемом сингулярном разложении использовать микросхемы К555СП1. В каче- матрицы изображения. Однако для его реастве триггеров 42 во втором БФА5.2,50,1, лизации необходимо находить и запоми0,8 и 50.9 в БУ 11 можно 25 нэть матрицы собственных векторов, что . использовать микросхемы К155ТВ1. Фор- существенно усложняет само устройство мирователь импульсов 43 можно построить сжатия информации и вносит дополнительпо схеме, приведенной в: Хорвиц П., Хилл У. ные погрешности при преобразовании изо. Искусство схемотехники. -Мир, 1986, т.1, брэжения вследствие ледствие неточности рис., б с, 592. Триггеры 50.4 и 50.7 в БУ 30 вычисления собственных вект

К555ТЛ2, а т игге 50,2 вЂ” н полнить на микросхеме рентные процедуры определения кото ых р р, вЂ” на микросхеме сходятся к истинным значейиям ливь асимкоторых

К555ТР2. Тактовый генератор 47 можно вы- птотически. полнить, например по схеме. приведенной Предлагаемое изобретение учитывает в; Шило В,Л. Популярные цифровые микро- 35 положительные стороны обоих подходов к схемы. M. Радио и связь 19 7 д, 1987, рис. 1. 31 в. построению системы записи и воспроиз естр,52.Датчики логической "1" 48илогиче- дению видеосигнала, поскольку, с одной ского " " могут ыть реализованы на вы- стороны, реализуемые ортогонализующие сокоомных делителях от источника питания. преобразования непосредственн т но связаны фф ц деления, соответствую- 40 с характером изображения что ае им овню 1 щ ур или 0 выбранной серии. В можность добиваться максимальной эффекж тия видеинформации по качестве элемента "исключающее ИЛИ" 55 тивности сжатия ви ф нию, а с другой вЂ” само можно использовать микросхему К555ЛП5, любому изображению а э в качестве элемента И-НЕ 60-К555ЛАЗ. В ортогональное разложен зложение осуществляется стве ДЦ . и 5,2 используется диф- 45 за конечное число шагов, определяемое чисДМХ 29.1 во вто ом 5.2 ференцирующая ВС-цепочка, В качестве лом элементов во фрагментах на ко ром 5.2 и 4.4-4,8 можно разбиваетсяисходноеизображение.Этогаиспользовать, нап име н пример микросхему рантирует высокую точность разложения в

К1555ИД4, а ля пост оения ДМ

4.9 вЂ” 4.14 и 17.1, 17,2 в ОП д р ДМХ 4.1, 4;2, отличие от преобразования по сингулярным вЂ” в ОП 3 применяют 50 числам, Кроме того, следует отметить, что структуру, основанную на этих >кемикросхе- изображение коррелировано, как правило, ем льтипл мах, в которой используется поразрядное на ограниченном числе отсчетов о ре д у ексирование двух сигналов. Па- емых радиусом пространственной корреляраметры и правила включения указанных ции. Это означает, что любое за анее выше микросхем приводятся в литературе 55 определенное ортогональное преобразо вапользуемое в прототипе (р е ение интегральных микросхем в ние(в частности, использ е . Б.B,Та электронной вычислительной технике/Под преобразование Ада а ) б ред... арабина, Б.Н.Файзулаева. вЂ” М.: 1удет приводить к коррелированным элея ь, . ельдин Е.А. Цифровые ментам разложения, поскольку не является интегральные микросхемы в информацион- собственным для этого изображения.

1783635

Покажем, что заявляемая система записи и воспроизведения видеосигнала реализуют представление изображения в ортонормальном базисе векторов, позволяющем с одной стороны. осуществить эффективное сжатие видеоинформации .в изображении. и с другой вЂ” обеспечить качественное ее воспроизведение при реализации восстанавливающего обратного преобразователя.

Как показано при опиеании динамики работы устройства, на первом этапе прямого ортонормирующего преобразования onределяют величину v1 =Ц (1, где 1вЂ” вектор, составленный из первых элементов каждого из N> окон изображения. с последующей короектировкой элементов остальных векторов ф (I = 2,3,...,N>), где N> число эле. ментов s окне изображения вида (4). Подставим в (4) соотношение (2) и запишем это выражение в эквивалентном представлении: ,() Я

=II-41(6(1) 166=

=(l -5 (85) "ф )ф. (»)

Выражением в квадратных скобках согласно (Стренг Г. Линейная алгебра и ее применения, вЂ” lVl.: Мир, 1980), определяется проекционный оператор Р1, проектирующий вектор fi в подпространство, ортогональное подпространству, образовайнокму вектором ф, т.е. все векторы rp() оказываются ортогональными вектору (1, а следовательно. и нормированному вектору

v1 =F1 liy7 ..

Заметим, что норма вектора ф

If/ < Il = фф =.

Д 7Д .Следующий этап обработки в ортонормирующем преобразователе 3 заключФетися в вычислении величины

Ф2 вЂ” ::, .rjz ° и ортогонализующем преобразовании векторов f/(() (1ЗЕ,...,Й1)относительно вектора ф т те.

Щ „Г!

»(г) -,(1) " -Ф

9 вЂ” 9 (p)%

rl2 62 (1 4)

5 С нормировкой !

lpga =ф т /Ж. (15)

По прошествии N> этапов векторы р>, ф,..., фИ1 ° составляющие преобразованное изображение. оказываются ортонормальными, т.е. элементы, их

: составляющие,по модулю меньше единицы и образуют базис разложения исходного изображения. Вследствие того, что динамический диапазон элементов ф ограничен I ф1 I < 1, требования к разрядности их представления могут быть существенно снижены. В то же время для осуществления обратного преобразования к исходному по:мимо элементов Щ необходимо запоми; нать Nq коэффициентов Й(! = 1,2„.„М1) и . Й1(й1-1)/2 коэффициентов Кц (i = 1,2,..., N1-1; j = 2,...,N>), разрядность представления .которых должна учитывать исходный

; динамический диапазон сигналов.

Учитывая, что проСтранственная корре.ляция изображения ограничена, рассмотрим реальный пример уплотнения, информации с использованием рассмотрен ного преобразования. Пусть исходйый кадр.

, изображения представлен 512х512 отсчета1ми 10-разрядных чисел, интервал про странетвенной корреляции изображения равен 8 отсчетам. Следовательно, размер, окна N1= 8х8 = 64 элемента. Таким образом, исходная информация представлена на

2621440 бит информации. Если в результате ортонормирующего преобразования нор-! мированный вектор представляется 2-разрядным числом, а коэффициенты преобразования остаются представленны ми на 10 разрядах, число бит информации, 45 которое необходимо для хранения исходно,го изображения, составит 544888 бит, т.е, в .результате такого преобразования эффек;тивность уплотнения информации составит 2621440. -544988 = 4,81 раза. " Ри э ом, учитывая, 50,, :что все элементы векторов (I взяты через ! интервал корреляции, процедура ортонор мирующего преобразования приводит к полной декорреляции векторов ф. Последу-! ющее безызбыточное кодирование изобра жения с использованием кодов Хаффмана позволяет сохранить полученный выиграш при сжатии информации в блоке ортонормирующего преобразования, 53

1783635

В заключение покажем, что в режиме воспроизведения информации происходит восстановление исходного иэображения.

При считывании информации устройством воспроизведения с носителя записи в блоке 5 декодирования происходит восстановление отсчетов элементов представленйя иэображения Vg, К 1 и Q. Далее на первом этапе осуществляется операция, обратная норми-. рованию сигналов, т.е. 10

Учитывая соотношения (9), (10), (11) и (12), процесс обратного преобразования 15 можно записать в следующем матричном виде: .б

О О... - K 11++

О . K i+2,t

° ° Ф а ° ° Ф °

G . -k11<, ° ° О

Я = K1K2 ..Кщ-1DH, (16)

20 = K1K2...KN1-1DH=

Заметим, что произведение DD =ТвЂ” единичная матрица, а так же К1Км =Т, т,е. (18)

30 преобразуется в верное равенством» -..

Таким образом,в результате цикла записи-воспроизведенйя информация о записанном изображении полностью восстанавливается, а на этапе записи осу35 ществляется ортонормирующее преобразо. вание, позволяющее существенно уменьшить разрядность представления данных, а следовательно, и объем информации за счет устранения ее избыточного на

40 интервале корреляции изображения, что доказывает выполнение цели изобретения. ф1 ф

Ф4

45 1. Система записи и воспроизведения видеосигнала, содержащая первый аналогоцифровой преобразователь, вход которого является входом яркостного сигнала системы, второй и третий аналого-цифровые пре50 образователи, входы которых являются входами цветоразностных сигналов системы, первый мультиплексор, первый и второй входы которого соединены с выходами второго и третьего аналого-цифровых преобра- .

55 зователей соответственно, второй мультиплексор, последовательно соединен- ные устройство кодирования, устройство записи, носитель записи, устройство воспроизведения и устройство декодирования, первый демультиплексор, второй деЬ =ф. % ;2 =@ Ж+ К21 ф1 %

° а с е с где Я вЂ” блочная матрица вида

10..0... 0

0" ..0 ° ..О

00 .. 0 ° .. О

° ° °

00 1

С О,..К;+,„-. 0

oo ...к;„ ...а

° ° I ° В ° Ф

00... К„;... где КЦ вЂ” коэффиЧиенты преобразования; = 11ая (ЧИ ) вЂ” диагональная матрица коэффициентОв нормирования; вЂ” блочная матрица, состоящая из исходных векторов записанного изображения.

В результате последовательного произведения этих матриц для векторов ф получим:

N1 вЂ” 1 фщ = 1 V&t + 7 Кы i9 Й, 1=1 (,: 1 что соответствует операциям, описываемым выражениями (9) вЂ” (12).

Согласно (13) вЂ” (15) прямое ортогональное преобразование также можно записать в матричном виде:

H - D Ko,м1-1 Ko,и1-2 " К01:г (17) -1 где D - диагональная матрица с элементамиD =dlagf 1/Б1 )

<0 ° -. ° Q. ° . 0

0...0

Учитывая преобразования (16),(17) выразим матрицу через Н:

K1...KN1-1 DD Кощ-1".Ко1 (18) Формула изобретения

55 мультиплексор, первый цифроаналоговый преобразователь, выход которого является выходом яркостного сигнала системы, второй и третий цифроаналоговые преобразователи; входы которых соединены с первым и вторым выходами второго демультиплексора соогветственно, а выходы являются выходами цветоразностных сигналов системы, отличающаяся тем, что, с целью повышения степени сжатия видеосигнала, введены первый и второй ортонормирующие преобразователи, третий, четвертый, пятый, шестой, седьмой и восьмой мультиплексоры, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одйннадцатый, двенадцатый, трийадцатый и четырнадцатый демультиплексоры, первый и второй блоки формирования адреса, блок управления, причем первые входы третьего и четвЕртого мультиплексоров соединены с выходами первого аналого-цифровогс преобразователя и первого мультиплексора соответственно, выходы третьего и четвертого мультиплексоров соединены с информационными входами первого и второго ор foHopìèрующего преобразователя соответственно, выход нормировки и secoaoA выход первого ортонормирующего преобразователя соединены с первым и вторым входами пятого мультиплексора соответственно, выход которого соединен с первым входбм Седьмого мультиплексора, выход нормировки и весовой выход второго ортонормирующего преобразователя соединены с первым и вторым входами шестого мультиплексора соответственно, выход которого соединен с первым входом восьмого мультиплексора, информационные выходы первого и второго ортонормирующего преобразователя . соединены с входами третьего и четвертого демультиплексоров соответственно, причем первые выходы третьего и четвертого демультиплексоров соединены с вторыми входами седьмого и восьмого мультиплексоров соответственно, выходы седьмого и восьмого мультигглексоров соединены с первым и вторым входами второго мульти плексора соответственно, выход которого соединен с входом устройства кодирования, входы одиннадцатого и двенадцатого демультиплексоров соединены с первым и вторым выходами первого демультиплексора соответственно, вход которого соединен с выходом устройства декодирования, входы тринадцатого и четырнадцатого демультиплексоров соединены с BTopbtми выходами одиннадцатого и двенадцатого демультиплексоров "соответственно, первые выходы которых соединены с входами

55 соров, первые синхровходы первого и второго ортонормирующих преобразователей и третьи входы nepaoro и второго блоков формирования адреса объединены и подключены к седьмому выходу блока уп ра an ения, синхровходы первого ортонормирующего преобразователя с второго по восемнадцатый объединены с соответствующими синхровходами второго ортснормирующего преобразователя и подключены к выходам блока управления с восьмого по нормировки первого и второго ортонормирующих преобразователей соответственно, первые выходы тринадцатого и четырнадцатого демультиплексоров соединены с

5 весовыми входами первого и второго ортонормирующих преобразователей соответственно, вторые выходы тринадцатого и четырнадцатого демультиплексоров соединены с вторыми входами третьего и четвер10 того мультиплексоров соответственно, вторые выходы третьего и четвертого демультиплексоров соединены с входами первого цифроаналогового преобразователя и второго демультиплексора соответственно, 15 первый и второй выходы блока управления соединены с первым и вторым входами первого блока формирования адреса соответственно, выходы которого с первого по десятый соединены с соответствующими

20 входами блока управления с первого по десятый, первые адресные входы первого и второго ортонормирующих преобразователей обьединены и подключены к первому адресному выходу первого блока формиро-.

25 вания адреса, вторые адресные входы пер- . вого- и второго ортонормирующих преобразователей объединены и подключены к второму адресному выходу первого блока формирования адреса, третий, чет-.

30 вертый, пятый, двадцать пятый, двадцать шестой и двадцать седьмой выходы блока управления соединены с входами пятого, . шестого, седьмого, восьмого, девятого и десятого демультиплексоров соответственно, 35 тактовые входы первого, второго и третьего аналого-цифровых преобразователей соединены с первыми выходами пятога, шестого и седьмого демультиплексоров соответственно, вторые выходы которых соединены с тактовыми входами первого, второго и третьего цифроаналоговых преобразователей соответственно, управляющие входы первого мультиплексора и второго демультиплексора объединены и подключены к шестому выходу блока управления, управляющие входы третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого мультиплексаров, третьего и четвертого демультиплек57

1783635

58 двадцать четвертый соответственно, управ.ляющие входы пятого и шестого мультиплексоров объединены и подключены к первому выходу восьмого демультиплексора, управляющие входы седьмого и восьмого мультиплексоров объединены и подключены к первому выходу девятого демультиплексора, управляющие входы одиннадцатого и двенадцатого демультип. лексоров объединены и подключены к второму выходу восьмого демультиплексора, управляющие входь тринадцатого и четырнадцатого демультиплексоров объединены и подключены к второму выходудевятого демультиплексора, первый и второй выходы десятого демультиплексора соединены с управляющими входами второго мультйплексора и первого демультиплексора соответственно, первый и второй входы второго блока формирования адреса соединены с двадцать восьмым выходом блока управления и третьим выходом первого блока формирования адреса соответственно, выход второго блока формирования адреса соединен с одиннадцатым входом блока управления, третьи адресные входы первого и, второго ортонормирующих преобразователей объединены. и подключены к первому . адресному выходу второго блока формирования адреса, четвертые адресные входы

- первого и второго ортонормирующих преобразователей объединены и подключены к второму адресному выходу второго блока формирования адреса.

2, Система по и 1,отл ича ющая с я тем, что каждый ортонормирующий преобразователь содержит первый и второй элементы задержки, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый мультиплексоры, первое и второе запоминающие устройства, первый второй и третий шинные формирователи, регистр, первый и второй демультиплексоры, инвертор, первый, второй, третий и четвертый умножители, регистр опорного сигнала. первый и второй сумматоры, первый и второй регистры суммы, регистр дисперсии, первый и второй делители, устройство измельчения корня и вычитатель, причем первый вход первого мультиплексора, а также вторые входы второго и третьего мультиплексоров являются информационным входом, весовым входом и входом нормировки ортонормирующего преобразователя соответственно, выход первого мультиплексора соединен с входом первого шинного формирователя, вход-выход которого соединен с входом-выходом данных первого запоминающего устройства, выход второго мультиплексора соединен с входом второго шинного формирователя, вход-выход которого соединен с входом-выходом данных второго запоминающего устройства, выход третьего мультиплексора соединен с входом третьего шинного формирователя, вход-выход которого соединен с входом-выходом данных регистра, выход первого шинного формирователя соединен с входом первого демультиплексора и одно10 временно является информационным выходом ортонормирующего преобразователя, первый выход первого демультиплексора соединен с входом второго демультиплексора, первые входы первого умножителя, пяду первого демультиплексора, вторые входы четвертого и пятого мультиплексоров, а так20 же второго умножителя и второго делителя объединены и подключены к выходу регистра опорного сигнала, вход которого соединен с выходом пятого мультиплексора, выход четвертого мультиплексора соединен

25 с вторым первого умножителя, выход которого соединен с входом первого сумматора, входы первого регистра суммы, регистра дисперсии и первый вход первого делителя объединены и подключены к выходу первого сумматора, второй вход которого соединен

30 с выходом первого регистра суммы, второй вход первого делителя и вход устройства извлечения корня объединены и подключены к выходу регистра дисперсии, первый вход второго мультиплексора и первый вход второго умножителя объединены и подклю35 чены к выходу первого делителя, первый вход третьего мультиплексора и первый вход второго делителя обьединены и подключены к выходу устройства извлсчения корня, выход второго делителя соединен с

40 первым входом шестого мультиплексора, выход второго умножителя соединен с вторым входом вычитателя, выход которого соединен с вторым. входом шестого

45 мультиплексора, выход шестого мультиплексора соединен с первым входом седьмого мультиплексора, выход которого соединен с вторым входом первого мульти50 плексора, вцход второго шинного формирователя соединен с первым входом третьего умножителя и одновременно является весовым выходом ортонормирующего преобразователя, выход третьего шинного формирователя соединен с первым входом четвертого умножителя и одновременно является выходом нормировки ортонормирующего преобразователя, первый выход второго демультиплексора соединен с вторым входом четвертого умножителя, вторые

15 того мультиплексора и вычителя, а также второй вход четвертого мультиплексора объединены и подключены к второму выхо59

1783635

60 входы третьего умножителя и восьмого ра опорного сигнала и управляющий вход мультиплексора объединены и подключены шестого мультиплексора соответственно, к второму выходу второго демультиплексо- входы записи и установки нуля второго рера, выход восьмого мультиплексора соеди- гистра суммы а также у кже управляющий вход нен с первым входом второго сумматора, 5 девятого мультиплексора являются шествторой вход которого соединен с выходом надцатым, семнадцатым и восемнадцатым второго регистра суммы, выход четвертого синхровходами ортонормирующего преобумножителя соединен с первым входом де- разователя соответственно. вятого мультиплексора, выход которого со- 3. Система по п.1, отличающаяся единен с вторым входом седьмого 10 тем, что первый блок формирования адремультиплексора, второй входдевятогомуль- са содержит первый, второй третий, четBTOPOln, типлексора и вход второго регистра суммы вертый, пятый, шестой, седьмой и восьмой объединены и подключены к выходу второго элементы И, первый и второйдемультиплек.сумматора, управляющие входы второго, соры, первый, второй и третий элементы й, второй, третий, четвертый, третьего и седьмого мультиплексоров; а так- 15 ИЛИ, первый, второй т . же первого демультиплексора объединены пятый, шестой, седьмой, восьмой, девятый и являются первым синхровходом ортонор- и десятый счетчики, регистр, первый и втомирующего преобразователя, вторым синх- рой сумматоры, первый, второй и третий равходом которого является вход сдвига элементы задержки, инкрементор, первый, регистра, вход реверса регистра и управля- 20 второй, третий, четвертый, пятый и шестой ющий вход третьего шинного формировате- дешифраторы, пефВъ й, вгорой, третий, четля объединены и являются третьим вертый, пятый, шестой и седьмой. мультисинхровходом ортонормирующего преобра- плексоры, -схему сравнения и инвертор, эователя, тактовый вход второго запомина- причем вторые входы первого и второго эле" ющего устройства является четвертым 25 ментов И и вход первого демультиплексора. синхровходом ортонормирующего преобра- объединены и являются первым входом пер- эователя, вход записи-считывания второго вого блока формирования адреса, первый запоминающего устройства.и вход второго вход шестого элемента И является вторым элемента задержки объединены и являются входом первого блока ф м лака формирования адре-. пятым синхровходом ортонормирующего 30 са, управляющие входы первого демультиппреобразователя, шестым синхровходом лексора четве четвертого и пятого ов, вторые входы третьего которого является тактовый вход первого мультиплексоров, вто ые вх запоминающего устройства, вход записи- элемента ИЛИ и четвертого элемента И объсчитывания которого объедийен"с входом единены и являются третьим входом р о элемента задержки и является 35 ro блока формирования адреса, выход . седьмым синхровходом ортонормирующего первого элемента И и первый выход первого преобразователя, причем первый и второй демультиплексора соединены с первым и адресные входы первого запоминающего вторым входами первого эл ИЛИ у р ва и первыи и второй адресные вхо- ответственно, выход которого соединен с . ды второго запоминающего устройства яв- 40 входом первого счетчика, первый выход ляются первым, вторым, третьим и первого счетчика соединен с,первым вхочетвертым адресными входами ортонорми- дом первого сумматора, а второй выход сорующего преобразователя соответственно, единен с входом второго счетчика, вто ой восьмым синхровходом которого является выход которого соединен с первым выхо у р ющий вход первого мультиплексо- 45 регистра, выход которого соединен с втоДОМ ра, управляющий вход четвертого мульти- рым входом первого сумматора, вход первоплексора и вход инвертора объединены и сО элемента задержки, первые входы являются девятым синхровходом ортонор- первого дешифратора и седьмого мультимирующего преобразователя, десятым син- плексора объединены и подключены к выхохровходом которого является вход сдвига 50 ду первого сумматора, выход первого регйстрадисперсии, причем выход инверто- элемента задержки соединен с входом инкра соединен с управляющим входом пятого рементора, выход которого соединен с втомультиплексора, управляющий вход вось- рым входом регистра, второй вход первого мого мультиплексора, входы записи и уста- дешифратора и первый вход шестого мульновки нуля первoãо регистра суммы 55 типлексора объединены и подключены к являются одиннадцатым, двенадцатым и первому выходу второго счетчика в о р адцатым синхровходами ортонормиру- вход второго элемента И и первый вход четющего преобразователя соответственно, вертого муйьтиплексора объединены и подчетырнадцатым и пятнадцатым синхровхо- ключены к выходу первого дешифратора и дами которого являются вход сдвига регист- одновременно являются вторым выходом

1783635

62 первого блока формирования адреса, вто- седьмого счетчика, выходы второго итретьрой выход первого демультиплексора й" вы- его мультиплексоров соединены с третьими ход второго элемента И соединены с входами шестого и седьмого мультиплексопервым и вторым входами второго элемента ров соответственно, управляющие входы

ИЛИ соответственно, вь ход которого сое- 5 второго и третьего мультиплексоров и втодинен с входом третьего счетчика, вход вто- рого демультиплексора. объединены и подрого дешифратора и второй вход шестого ключены к второму выходу седьмого мультиплексора объединены и подключены счетчика и одновременно являются пятым к первому выходу третьего счетчика и одно- выходом первого блока формирования адвременно являются первым выходом перво- 10 реса, выход шестого дешифратора соедиго блока формирования адреса, второй нен с входом третьего элемента задержки, выход третьего счетчика соединен с входом выход которого является четвертым выхочетвертого счетчика, первые входы первого . дом первого блока формирования адреса, мультиплексора и второго сумматора объе- второй вход третьего мультиплексора, пердинены и подключены к первому выходу чет- 15 вые входы пятого дешифратора и блока вертого счетчика, второй выход которого сравнения объединены и подключены к высоединен с входом пятого счетчика и одно- ходу восьмого счетчика, вторые входы втовременно является девятым выходом пер- рого мультиплексора и пятого дешифратора ваго блока формирования адреса, второй объединены и подключены к первому. выховход второго сумматора и вход четвертого 20 ду девятого счетчика, второй выход котородешифратора объединены и подключены к го соединен с первым входом восьмого выходу пятого счетчика, выход второго сум- элемента И, выход которого соединен с вхоматора соединен с вторым входом первого дом десятого счетчика и одновременно явмультиплексора, вход третьего дешифрато- ляется восьмым выходом первого блока ра и второй вход седьмого мультиплексора 25 формирования адреса. выход десятого счетббъединены и подключены к выходу первого чика соединен с вторым входом схемы сравмультиплексора, выходы второго и третьего нения, выход которой соединен с входом дешифраторов соединены с первыМ и вто- второго элемента задержки, вторые входы рым входами пятого элемента И соответст- восьмого счетчика и восьмого элемента И, а венно, причем выход второго дешифратора 30 также вход девятого счетчика объединены и

" одновременно является десятым выходом подключены к выходу второго элемента запервого блока формирования адреса, пер- держки, первый вход первого элемента И и вый выход третьего элемента И соединен с вход инвертора объединены и подключены выходом четвертого дешифратора, вторые к выходу пятого дешифратора и одновревходы третьего и шестого элементов И и 35 менно являются шестым выходом первого первый вход седьмого элемента И объеди- блока формирования адреса, вторые входы нены и подключены к выходу пятого злемен- четвертого мультиплексора и седьмого элета И и одновременно являются третьим мента И объединены и подключены к выходу выходом первого блока формирования ад- инвертора, выход седьмого элемента И соереса, первые входы третьего элемента ИЛИ .40 динен с вторым входом пятого мультиплеки четвертого элемента И объединены и под- сора, первые управляющие входы шестого и ключены к выходу третьего элемента И, вы- седьмого мультиплексоров объединены и ход третьего элемента ИЛИ соединен с подключены к выходу четвертого мультиуправляющим входом nepaot.o мультиплек- плексора, а вторые управляющие входы их сора и одновременно является седьмым вы- 45 объединены и подключены к выходу пятого ходом первого блока формирования адреса, мультиплексора, выходы шестого и седьмовыход четвертого элемента И соединен с го мультиплексоров являются первым и втопервым входом пятого мультиплексора, вы- рым адресными выходами первого блока ход шестого элемента И соединен с входом формирования адреса соответственно. второго демультиплексора, первый и второй 50 4. Система по п.1, отличающаяся выходы которого соединены с входом шес- тем, что второй блок формирования адреса того счетчика и первым входом восьмого содержит первый, второй, третий, четверсчетчика соответственно; первые входы вто- тый и пятый счетчики, первый, второй, трерого мультиплексора и шестого дешифрато- тий и четвертый элементы И, первый, второй ра объединены и подключены к первому 55 и третий мультиплексоры, триггер, формивыходушестогосчетчика, второй выход ше- рователь импульсов, дешифратор .и блок стого счетчика соединен с входом седьмого. сравнения, причем второй вход первого счетчика, первый вход третьего мультиплек- счетчика и первый вход второго элемента И сора и второй вход шестого дешифратора объединены и являются первым входом втообъединены и соединены с первым выходом рого блока формирования адреса, вторым

63 входом которой является управляющий вход первого мультиплексора, первые входы первого и третьего элементов И объединены и являются третьим входом второго блока формирования адреса, первые входы дешифратора и третьего мультиплексора объединены и подключены к первому выходу первого счетчика, вход триггера и второй вход первого мультиплексора объединены и подключены к второму выходу первого счетчика. вход формирователя импульсов и первый вход первого мультиплексора объединены и подключены к выходу триггера, выход формирователя импульсов соединен с первым входом первого счетчика, выход первого мультиплексора соединен с входом второго счетчика, третий вход первого счетчика, второй вход дешифратора и первый вход второго мультиплексора объединены и подключены к выходу второго счетчика, вторые входы первого и третьего элементов И объединены.и подключены к выходу дешифратора и одновременно являются выходом второго блока формирования адреса, выход первого элемента И соединен с вторым входом второго элемента И, выход которого соединен с вторым входом третьего счетчика, первый вход блока сравнения и второй вход третьего мультиплексора объединены и подключены к выходу третьего счетчика. вторые входы второго мультиплексора и блока сравнения объединены и подключены к выходу четвертого счетчика, первые входы третьего счетчика и четвертого элемента И. а также вход пятого счетчика объединены и подключены к выходу блока сравнения, выход пятого счетчика соединен с вторым входом четвертого элемента И, выход которого соединен с входом четвертого счетчика, управляющие входы второго и третьего мультиплексоров объединены и подключены к выходу третьего элемента И, выходы второго и третьего мультиплексоров являются первым и вторым адресными выходами второго блока формирования адреса соответственно, 5. Система по и 1, о т л и ч à ю щ а я с я тем, что блок управления содержит тактовый генератор, датчик логического нуля, датчик логической единицы, с первого по четйрнадцатый элементы ИЛИ, с первого по двадцать шестой элементы И, с первого по девятый триггеры, с первого по восьмой инверторы. элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, с первого по восьмой элементы задержки первую и вторую дифференцирующие цепочки. с первого по пятый счетчики, элемент

И вЂ” НЕ, дешифратор, с первого по девятый мультиплексоры, с первого по четвертый элементы сравнения и ключ, причем первые

50 входы первого, второго, двенадцатого. двадцать первого и двадцать третьего элементов И, вторые входы пятого, девятого, двадцатого элементов И и девятого мультиплексора, а также, входы первого, восьмого, девятого триггеров и первого элемента задержки объединены и подключены к выходу тактового генератора, который одновременно является третьим выходом блока управления, первый выход первого триггера соединен с вторым входом первого элемента И и одновременно является шестым выходом блока управления, второй выход первого триггера соединен с вторым входом

5 второго элемента И; выходы первого и второго элементов И являются четвертым и пяTblM выходами блока управления соответственно, выходы датчиков логической единицы и логического нуля соединены с первым и вторым входами ключа соответственно, управляющие входы третьего, четвертого, пятого, шестого, восьмого и девятого мультиплексоров объединены и подключены к третьему входу ключа и одно- временно являются седьмым выходом бло-ка управления, первый вход первого элемента ИЛ И является первым. входом блока управления, выход его соединен с входом. первой дифференцирующей цепочки и одновременно является пятнадцатым выходом блока управления, вторым входом которого является первый вход второго эле- мента ИЛИ, первые входы десятого элемента И, третьего триггера и девятого элемента

5 ИЛИ, а также вторые, входы второго.элемен та ИЛИ, третьего и восьмого элементов И объединены и являются третьим входом блока управления, первые входы третьего элемента И и третьего элемента ИЛИ, а также вход первого инвертора объединены и являются девятым входом блока управления, десятым входом которого является вход второго элемента задержки, выход которого соединен с третьим входом седьмого

5 элемента И, первые входы седьмого элемента ИЛИ, тринадцатого элемента И, элемента

ИЛИ вЂ” НЕ и четвертого мультиплексора, а также вторые входы третьего элемента

ИЛИ, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и двенадцатого элемента И объединены иявляются седьмым входам блока управления, выход третьего элемента ИЛИ соединен с первым входом шестого мультиплексора, первые входы одиннадцатого элемента И и

5 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также вторые входы четвертого и шестого мультиплексоров объединены и подключены к выходу второго элемента ИЛИ, который одновременно является четырнадцатым выходом блока управления, девятым и один1783635

65 надцатым выходами которого являются выходы четвертого и шестого мультиплексоров соответственно. первые входы четвертого, шестого, седьмого. восьмого элементов И, вторые входы двенадцатого и четырнадцатого элементов ИЛИ, двадцать второго и двадцать шестого элементов И и пятого мультиплексора, а также третьи входы двадцать четвертого и двадцать пятого элементов И объединены и подключены к выходу первого элемента задержки, первые входы пятого элемента И и шестого элемента ИЛИ, вторые входы седьмого элемента И и пятого элемента ИЛИ, а также третьи входы четвертого и восьмого элементов И объединены и подключены к выходу первого инвертора, вторые входы четвертого и шестого элементов И vi третий вход первого элемента ИЛИ объединены и подключены к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы девятого элемента И и пятого элемента ИЛИ объединены и подключены к выходу второго триггера, первый вход которого соединен с выходом третьего элемента

И, а второй вход соединен с выходом пятога элемента И, выход девятого элемента И соединен с вторым входом третьего триггера, выход которого соединен с вторым входом шестого элемента ИЛИ, вторые входы десятого и одиннадцатого элементов И объеди"нены и подключены к выходу шестого элемента ИЛИ, выходы десятого и одиннадцатого элементов И соединены с вторыми входами четвертога и седьмого элементов

ИЛИ соответственно, первый вход четвертого элемента ИЛИ соединен с выходом восьмого элемента И, первый вход восьмого мультиплексора и второй вход первого элемента ИЛИ объединены и подключены к выходу седьмого элемента ИЛИ, причем выход восьмого мультиплексора является тринадцатым выходом блока управления, выход четвертого элемента ИЛИ соединен с первым входом тринадцатого элемента

ИЛИ. выход которого соединен с входом пятого элемента задержки и одновременно является двадцать восьмым выходом блока управления, восемнадцатым выходом которого. является выход четвертого элемента И, вторые входы двадцать четвертого и двадцать пятого элементов И и третий вхаддвадцатого элемента И объединены и являются четвертым входом блока управления, а также его двадцать четвертым выходом, вход пятого инвертора и управляющий входседьмого мультиплексора обьединены и являются пятым входом блока управления, одиннадцатым входом которого является первый вход восьмого элемента ИЛИ, а шестым входом вЂ” вход шестого элемента за10 рующей цепочки соединен с входом четвертого триггера, выход которого соединен с входом третьего элемента задержки и одновременно является шестнадцатым выходом

15 блока управления, первые входы четырнадцатога и пятнадцэтог Илементов И и второго мультиплексора, а также второй вход первого мультйплекспрэ объединены и подключены к выходу двенадцатого элемента

20 И, выходы восьмого и девятого элементов

55 держки, выход которого соединен с входам четвертого счетчика, восьмым входом блока управления является вход второго счетч;:кэ, выход которого соединен с первым входом первой схемы сравнения. выходы шестого и седьмого элементов И являются двадцатым и девятнадцатым выходами блока управления соответственйо, двадцать первым выходом которого является .выход пятого элемента ИЛИ, выход первой дифференциИЛИ соединены с входами пятого и шестого триггеров соответственно, выходы которых соединены с вторыми входами тринадцатого элемента И и элемента И вЂ” НЕ соответственно, вход второго инвертора и первый вход семнадцатого элемента И объединены и подключены к выходу тринадцатого элемента И, выход второго инвертора соединен с первым входом шестнадцатого элемента

И, выход которого соединен с первым входом первого мультйплексора и одновременно является двадцать шестым выходом блока управления, входы четвертого инвертора и второй дифференцирующей цепочки, а также вторые входы шестнадцатого и восемнадцатого элементов И объединены и подключены к выходу элемента И вЂ” НЕ, который одновременно является двадцать седьмым выходом блока управления, вторые входы восьмого и девятого элементов ИЛИ и первого счетчика объединены и подключены к выходу седьмого триггера, вход которого соединен с выходом второй дифференцирующей цепочки, выход первого счетчика соединен с входом дешифратара, выход которого соединен с входом третьего инвертора и вторым входом семнадцатого элемента И и одновременно является двадцать пятым выходом блока управления,.первые выходы восемнадцатого и девятнадцатого элементов И, а также вторые входы первого и второго мультиплексоров объединены и подключены к выходу третьего инвертора, выход четвертого инвертара соединен с вторым входом девятнадцатага элемента И, выходы девятнадцатого и восемнадцатого элементов И соединены с вторыми входами четырнэдцатого и пятнадцатого элементов И соответственно, выходы которых соединены с первым

1783635

ro является выход третьего мульи вторым входами десятого элемента ИЛИ дом которо о соответственно, первый вход первого счет- типлексора чика и второй вход одиннадцатого элемента элеме И ора, первый вход двадцать вто ого

ИЛИ Объединены и гюдключены к выхо мента соединен с выхо ом ш д шестого ду инвертора, а выход соединен с первым входесятого элемента ИЛИ, выход семнадцато- 5 дом четы го элемента И соединен с первым входом которого м четырнадцатого элемента ИЛИ, выход ого соединен с вторым входом третье4 ед нен с вторым входом тринадцатого эле- соединен с и второго мультиплексора, выход которого со- го мультипле иплексора, выход девятого тригге а ен с первым входом седьмого м льр мента ИЛИ, выход первого мультиплексора типлексора, выход которого соединен с втоу о динен с первым входом двенадцатого !0 рым входомдвадцать третьего элемента И, элемента ИЛИ, выход которого соединен с выход пятог вхо Ом четв д пятого инвертора соединен с вторым н в д четвертого элемента задержки и од- входом двадцать о ременно является первым выходом бло- которого с цать первого элемента И, выхо A ка и а управления. выход четвертого элемента счетчика т рого соединен с первым входом пятого задержки соединен с первым входом пятого 15 ика, входы третьей схемы с авнения и восьмого элемента задержки объединены и р ения и д надцатым выходом блока управления, вый и второ" вена мультиплексора; выход которого является подключе лючены к выходу пятого счетчика, пер вых т од третьего элемента задержки соеди- нения сое д в и и второи входы четвертой схемы с авнен с первым входом одиннадцатого аления соединены с выходами четв ния сое д вертого мента ИЛИ, выхо к е- счетчика и восьмого элемента задержки сопе вым: вх мента, выход которого соединен с 20 ответственно а выходе р: одом девятого мультиплексора, входом пятого с

Ф е соединен с вторым выход которого является восьмым выходом о счетчика. выхо т етьей д р схеблока управления, выход восьмого тригге- инве то а вь мы сравнения соединен с вхо ом се ь д д мого ра соединен с единен с первым входом два атого г - . инвертора, выход которого соединен с втод дц о рым входом седьмого мультиплексора, пер- элемента И, выход которого соединен с 25 вые вхо ы ва первым входом р входы двадцать четвертого и двадцать . д шестого элементов И, второй вход восьмого х дом третьего счетчика, вхо ы второй схемы сравнения и седьмого эле- мультипле с мента задержки объединены и одключе- об ультиплексора и вход восьмого инве т ертора о ъединены и подключены к выходу двад-. ны к выходу третьего счетчика. второй цать третьего элемента И, выхо в вход которого соединен с выходом и 30 первои инвертора соединен с пе вым вхо мента, выход восьмого схемы сравнения, второй вход которой со- ва е ине динен с выходом седьмого элемента за- двадцать четве того ва двадцать пятого элемента И, выхо ы мы сравнения двадцать шестого элементов И являются однов еменн н с входом шестого инвертора и двадцать вторы р о является семнадцатым вы- 35 вторым выходами блока и авления м, двадцать третьим и ходом блока управления, десятым Bblxo Ответственно.

1783635

Фиг..Ы

1783635

1783635 l783635

1783635

Г 83635

1783635

7783635, 1783635

1783635

1783635 а) а) е) ! .. 1

JULIL...

Фиг. О

1783635 ° 4 Ф ° °

° ° ° ° °

° ° ° ф °

° ° ° ° Ф

° °

Ф °

° Ф

° °

° ° . °

° ° °

° °

Составитель Н.Рыбакова

Техред M.Mîðãåíòàë . Корректор И.Шулла

Редактор

Заказ 4522 .: Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 б 4

° I Ф

° ° °

Ф ° °

° е °

° ° 1

° ° ° ° °

° ° ° е. °

° Е r ° °

Система записи и воспроизведения видеосигнала

Изобретение относится к телевидению (ТВ)

Устройство для коррекции дифференциально-фазовых искажений цветового телевизионного сигнала // 1285628

Изобретение относится к радиотехнике

Устройство для цветной передачи изображения в фототелеграфном аппарате // 362552

Устройство опознавания цвета декодирующего блока цветной телевизионной системы пал // 291375

Способ получения позитивного цветного телевизионного изображения // 288027

Светомодулирующее устройство для оптической записи цветных изображений // 276151

Рёкцйй сигнала яркости в системе цветного телевидения типа ntsc // 244968

Способ получения субъективного цветного изображения на приемной черно-белой трубке // 149450

Устройство автоматического контрастирования телевизионного изображения // 2233044

Изобретение относится к телевизионной технике, в частности к устройствам обработки телевизионного сигнала

Способ и устройство автоматического контрастирования телевизионного изображения // 2234202

Изобретение относится к телевизионным системам, используемым при экологическом мониторинге, поисково-спасательных работах, для наблюдения, разведки и в охранных телевизионных системах

Устройство для улучшения цветовых переходов телевизионного изображения // 2246183

Изобретение относится к телевизионным системам и может быть использовано для повышения цветного разрешения телевизионного изображения в горизонтальном направлении

Устройство для улучшения цветовых переходов телевизионного изображения // 2301504

Система и способ для сравнивания изображений с различными уровнями контрастности // 2367022

Изобретение относится к области обработки изображений, в частности к цифровой радиографии

Передающее устройство, способ передачи данных изображения в широком динамическом диапазоне, приемное устройство, способ приема данных изображения в широком динамическом диапазоне и программа // 2646862

Изобретение относится к устройству для приема/передачи и отображения данных изображения широкого динамического диапазона (HDR). Технический результат заключается в удовлетворительном выполнении передачи данных изображения между устройствами в широком динамическом диапазоне на мультимедийном интерфейсе высокой четкости (HDMI). Предложено устройство передачи (синхронизированное устройство), которое передает по тракту передачи данные HDR-изображения устройству приема (устройству источника). При этом устройство передачи передает устройству приема информацию о способе передачи и/или информацию о гамма-коррекции для данных HDR-изображения. Устройство приема выполняет обработку (процесс декодирования, процесс гамма-коррекции и т.п.) для принятых данных HDR-изображения на основе принятой информации о способе передачи и/или информации о гамма-коррекции. Например, устройство передачи принимает от устройства приема фрагменты информации о способе передачи и/или о способе гамма-коррекции, которые может поддерживать устройство приема, выбирает способ, который может поддерживать устройство приема и, таким образом, использует выбранный способ. 6 н. и 16 з.п. ф-лы, 28 ил.