Суммирующее устройство

 

Изобретение может быть использовано при построении высокопроизводительных вычислительных систем, таких как суперкомпьютеры , цифровые фильтры, процессоров быстрого преобразования Фурье и решения систем линейных уравнений. Цель изобретения состоит в расширении функциональных возможностей путем обеспечения возможности выполнения операции алгебраического сложения над блоками массивов двоичных операндов, заданных в прямом коде, и логических операций над ними. Устройство содержит три постоянных запоминающих блока 1, 21, 27, ассоциативный запоминающий блок 2, три элемента И 4,14, 15, с первой по седьмую группы 5, 6% 17-20 элементов И, с первой по четвертую группы 7,8,23,24 элементов задержки, элемент НЕ 13 и регистр-накопитель 16. Выбор режимов работы устройства производится путем подачи на управляющий и сбросовый входы устройства соответствующих логических сигналов. 4 ил. (Л С

„„Я2„„1784970 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (яцек 606 F 7/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ма

Ма э

1 : ":; "- . -.:.":.. - ; —.- 2

1 (21) 4907748/24 - . -: .::: решения:систем лйнейййх уравнений, Цель (22) 31,10;90 ..:::.:,. - -:::: изобретения состоите расширении функци(46) 30.12.92. Бюл. Й 48 :: .: ::: .-, ональных возможностей путем обеспечения (71) Дагестанский политехническйй инсти-; возможности выполнения операции алгебтут ", " .. ::,- - :,: -. :. -:..::::.. . - раического сложейия надблоками массивов (72) А.А;Зурхаев, Ш.-М.А.Йсмаилов, 0;Г.Ко- . двоичных операндов; заданных в прямом каев, И.А.Магомедов и.А;С.Саидов . : . коде, и логических операций над ними. Ус(56) Авторское свйдетельство СССР : тройство содержит три постоянных sanol4 1136148, кл. G 06 F 7/50, 1983. " . -:. -: .: минающих блока 1, 21, 27, ассоциативный

Авторское свидетельство СССР .:: запоминающий блок 2; три элемента И 4, 14, N. 1062689, кл. G 06 F 7/50, 1982. . 15, с первой по седьмую группы 5, 6; 17-20 элементов И, с первой йо четвертую группы (54) СУММИРУЮЩЕЕ УСТРОЙСТВО, : 7, 8, 23, 24 элементов задержки, элемент НЕ (57) Изобретение может быть использовано 13 и регистр-накопитель 16; Выбор режимов при построении высокопроизводительных работы устройства пройзводится путем подвычислительных систем. таких как супер-: ":: ачи на уйравляющий и сбросовый входы ускомпьютеры, цифровые фйльтры, процессо- тройства соответствующих логических: З ров быстрого преобразованйя Фурье и сигналов. 4 ил. 1 с !

1784970

Изобретение относится к вычислитель- ских операций над ними: (A) < (В); (A) > (В) ной технике и может быть использовано при и (А) = (В). построении высокопроизводительных вы-: Поставленная цель достигается тем, что числительных систем, таких как суперком- в устройство, дополнительно введены элепьютеры, цифровые фильтры„процессоров 5 мент НЕ, второй и третий элементы И, ребыстрого преобразования Фурье и решения . гистр-накопитель, четвертая, пятая, шестая систем линейных алгебраических уравне- и седьмая группы элементов И, третья и ний, :.»:. -"., .-.::..-:: .. - четвертая группы элементов задержки,"ЬтоИзвестно суммирующее устройство, со - рой и третий постсяйныЕ ЗапОминаЮЩиЕ держащее постоянный запоминающий 10 блоки, причем младший разряднйй выход блок, ассоциатйвный запомийающий блок, " -второго"постоянного запоминающего блока. элемент И, первую rpynny элементов И, вто- соединен с первым входом второго элемен pyio группу элементов И, третью группу эле-:. та И, второй вход которого подключен к пер- ментов И, первую и вторуа группы вбму входу синхронизации устройства, а элементов задержки, причем первый раз- 15 выход соединен с входом опроса четвертбй рядный выход ассоциативного запомийаю- группы ассоцйатианого запоминающего щего блока является выходом суммы блока, остальные разрядные выходы второустройства, остальные выходы ассоциатив- го постоянного запоминающего блока через ного блока через соответствующие элемен- соответствующие элементы задержки четты задержки первой группы соединены с 20 вертой группы соединены с первыми входапврвыми входами соответствующих эле- ми элементов И пятой группы, вторые входы ментов И первой группы, вторые входы ко- которйх.подключены K первому входу синхторых. подключены к первому входу ронизацииустройства, а выходы соедийены сийхронизации устройства, а вйходы — к co" „ с соответству1ощим входом опроса шестой ответствующим входам опроса"первой группы 25 группы ассоциативного запоминающего ассоциативного блока, адресные входы по- — блока,: вторая группа выходов которого честоянного запоминающего блока.соедине- рез соответствующие элементы задержки ны с вйходамй соответствующйх элементов третьей группы соединены с первыми вхо И второй rpyrinQ:; первые входы которых со- дами элементов И четвертой группы, вторые единены с входами слагаемых устройства 30 входы кОторых подключены к первому входу соответственно, а вторые входы — co вторым синхронизации устройства, а выходы соедивходом синхронизации устройства, младший — иены с соответствующим входом опроса пяразрядный выход постоянного запоми-, roA группы ассоциативного запоминающего нающего блока соединей.с первым входом . блока, третьи входы первого и второго элемента И, второй вход которого подклю- 35 элементов И объединены с третьими входачен к первому входу синхронизации уст.- ми элементов И первой, второй, третьей и ройства, а выход соединен с входом четвертой групп и подключены к входу опроса второй труппы ассоциативного . сброса устройства, адресные входы второблока, остальные разрядные выходы по- ro постоянного запоминающего блока соестоянного запоминающего блока через со- 40 динены с выходами элементов И шестой ответствующие элементы задержки второй . группы, вторые входы которых подключены

rруппы соединены. с первыми входами эле- к второму входу синхронизации устройства. ментов И третьей группы, вторые входы ко- первые входы элементов И шестой группы торых подключены к первому входу подключенй к второму информационному синхронизации устройства, а выходы соеди- 45 входу устройства, вторые входы элементов ноны с соответствующим входам третьей И седьмой группы объединены и подключегрупйы ассоциативного запоминающего . ны к второму входу синхронизации устройблока.. ства, третьи входы элементов И седьмой группы объединены и соединены с выходом

Недостатком известногоустройстваяв- 50 .элемента НЕ, вход которого подключен к ляются ограниченные функциональные воз- входу сброса устройства, первый, второй и можности, так как оно позволяет выполнять третий входы третьего элемента И подклютолько операции группового суммирования чены к входу сброса устройства, первому двоичйых операдов.: входу синхронизации и управляющему

Цель изобретения — расширение функ- 55 входу устройства соответственно, выход циональных возможностей устройства пу- третьего элемента И соединен с входом разтем обеспечения возможности выполнения решения и записи регистра-накопителя, ииоперации алгебраического сложения над формационный вход которого подключен к блоками (А) и (Б) массивов двоичных one- первому информационному выходу устройрандов, заданных в прямом коде,и логиче- ство, весовые выходы регистра-накопителя, 1784970 начиная со старших разрядов, соединены с Принцип действия устройства закл1очапервыми входами соответствующих эле- . ется в следующем. ментов И седьмой группы, выходы которых Устройство функционирует в трех режисоединены с адресными входами третьего мах: "Сложение", "Вычитание" и "Сравнепостоянного запоминающего блока, пер- 5 ние" блоков (А) и (В} массивов двоичных вый выход которого является вторым ин- операндов, представленных в прямом коде, . формационным выходом устройства, при этом режимы "Вычитание" и "Сравнивавторой, третий и четвертый выходы третье- ние" совмещены в одном цикле работы устго постоянного запоминающего блока обра-, ройства. зуют соответствующие логические выходы 10 В режиме "Сложение" на все входы 25 устройства. ПЗ Б 21 и вход 31 поданы сигналы логическоСущность изобретения состоит в рас- ., го "0", а на вход 26 — сигнал логической "1". ширении функциональных возможностей На адресные входы ПЗБ 1 в течение тактоустройства путем введения аппаратных вого импульса, поступавщего по входу 11, средств, позволяющие выполнятьоперации 15 через соответствующие элементы И 3 по

"Вычитание", помимо операции "Сложе- первому информационному входу 9 посту- ние", одновременно над блоками (А) и (В} пают одноименные разряды слагаемых, массивовдвоичныхоперандов, заданных в Считанное из ПЗБ 1 слово является частью прямом коде, и логических операций вида: ассоциативного признака опросадля ЛЗБ2, (А) < (B}; (A} > (B) и (А} =-(В}. 20 при этом младший разряд поступает на перВведение второго и третьего постоян- вый вход первого элемента И 4, выход катаных запоминающих блоков, четвертого, пя- рого подключен ко второй группе опроса, того, шестого и седьмого групп элементов остальные разрядные выходы ПЗБ 1 через

И, третьего и четвертого групп элементов соответствующие элементы 7 задержки сазадержки, второго и третьего элементов 25 единены с первыми входами элементов И 5, И, элемента НЕ, регистра-накопителя и выходы которых подключены ктретьей групобусловленных ими связей позволяют . пеопросаЛЗБ2,НаадресныевходыПЗБ21 организовать различные режимы работы в течение этого же такта, поступающ го по устройства. входу 11, через соответствующие элементы

На фиг.1 представлена функциональная 30 И 19 по второму информационному входу 25 схема заявляемого устройства; на фиг.2 — поступаег срез сигналов логического "0". схема зашивки первого и второго постояно- Считанное из ПЗБ 21 слово из нулей являетго запоминающего блока; на фиг.3 — схема ся частью ассоциативного признака опроса зашивки третьего постоянного запоминак>- для АЗБ 2, при этом младший разряд постущего. блока. 35 пает на первый вход второго элемента И 14, выход которого подключей к четвертой групУстройство содержит первый постоян- пе опроса, остальные разрядные выходы ный запоминающий блок (ПЗ5) 1, ассоциа- . ПЗБ 21 через соответствующие элементы 24 тивный запоминающий блок(АЗ.Б) 2, вторую задер>кки соединены с первыми входами группу элементов И 3, первый элемент И 4, 40. элементов И 18, выходы которых подключетретью группу элементов И 5, первую груп- ны к шестой группе опроса АЗБ 2, Считанпу элементов И 6, вторую группу элементов ное из АЗБ 2 слово, кроме первого разряда, 7 задержки, первую группу элементов 8 за- по первой группе выходов через соответстдержки, первый информационный выход 10 вующие элементы 8 задержки поступают на устройства, второй вход t1 синхронизации 45 первые входы элементов И 6, выходы котоустройства, первый вход 12 синхронизации рых подключены, к первой группе опроса устройства, элемент НЕ 13, второйэлемент . АЗБ 2. По второй группе выходов АЗБ 2

И 14, третий элемент И 15, регистр-накопи- через соответствующие элементы 23 задертель 16, четвертую группу элементов И 17, жки поступают на первые входы элементов пятуто группу элементов И 18, шестую груп- 50 И 17, выходы которых подключены к пятой пу элементов И 19, седьмую группу элемен- группе опроса ассоциативного признака. тов И. 20, второй ПЗБ 21, третий ПЗБ 22, Сформированный признак дополнительнотретью rpynny элементов 23 задержки, чет- синхронизируется на элементах И путем подвертую группу элементов 24 задержки, вто- ачи на вторые входы этих элементов импульса рой- информационный вход 25 устройства, 55 по входу 12 устройства. Такая синхронизавход 26 сброса устройства, второй инфор- ция исключает всякие неидеальности соотмационныйвыход27устройства,третий28, ветствующих элементов задер>кки. На четвертый 29 и пятый 30 логические выходы выходе 10 формируется очередной разряд . устройства, управляющий вход31 устройст- суммы операндов. Сигнал логического "О" ва. на входе 31 через элемент 15 отключает

1784970 информационный вход регистрарегистра-накопите- ды АЗБ 2. В первом такте из АЗБ считываН 11 It 1! ля 16 и идентифицируется с операцией ется слово "0 0 0 0 1"„pазряд 1

"Сложение", вследствие этого информация поступает на первый информационный высчитываемая иэ ПЗБ 22,. игнорируется, а ход 10 устройства и является младшим разпрохождение информации через группы 5 рядом искомой суммы. элементов НЕ 13 И 15 регистр-накопитель В течение второго импульса по входу 11 ф °

16, И 20 и ПЗБ 22 опускается в этом режиме. через элементы И 3 на адресныи вход

ы элементов И 4-6, 14, 1 подается второй разрядный срез слагае-.

17, 18 на весь период работы устройства в мых-"1001". ПоуказанномуадресуизПЗ этом режиме подан сиг ал сигнал логичесокй *1".. 10 1 считывается слово "0 0 1". По приходу

На входы11 и 12 поступают импульсы, син- второго импульса на вход 12 на признакоединой тактовой часто-. вые входы АЗБ 2 поступает слово той, при этом передний фронт импульса "0001000000", покоторомуизАЗБ2считывхода12начинается позже,азадний-рань- вается слово "00001", первый разряд " " . ше импульса, подаваемого на вход 11. Об- 15 которого является вторым разрядом искощее,число тактов операции "Сложение" мой суммь. равно Т = и + jtодгй), где n — разрядность Формирование последующих разрядов слагаемых; ч — кол-во слагаемь х.

; "ч — ол-во слагаемых. искомой суммы аналогичен алгоритму форРассмотрим пример суммирования че- мирования предыдущих разрядов искомой тырех операндов, схемы зашивки блоков 1 20 суммы. и 21 для примеров всех режимов представ- С приходом шестого импульса по входу ф .2 хема зашивки блока 2 — на 14 через элементы И 3 на адресный вход фиг.3,схема зашивки блока 22 — нафиг,4. ПЗБ 1 подается нулевой срез, з, Из ПЗБ1

Пусть необходимо йросуммировать сле- считывается слово "0 0 1", по приходу шес дующие четыре операнда: операнда: 1 0 1 0 1 1 0 1; 0 25 того импульса на вход 12 на признаковые

1 °

1 0 1; 1 0 1 1. На вход 25 поданы сигналы входы АЗБ 2 поступает слово "0000010000, логического "0". по которому из АЗБ 2 считывается слово

В течение первого. импульса, поданного "00001", первый разрядный "1" которого явна вход 11 синхронизации, через элементы ляется шестым полседним разрядом искоИ 3 на адресный вход блока 1 подаются 30 мой суммы. На первом информационном одноименные младшие разряды слагаемых, выходе 10 устройства получаем код суммы т.е. адрес 0 1 1 1. tlo указанному адресу из . "100111".

ПЗБ 1 с итывается, по тому же импульсу, Рассмотрим работу устройства в режи"101" младший разряд которого "1" мах "Вычитания" и "Сравнивания", слово .

"C авнивабез задержки подается на первый вход эле- 35 В режиме Вычитания и Ср мента И 4, а остальные "01" через элементы . ния", при условии, что тракты устройства, на

7 задержки — на соответствующие входы вход 26 и вход 31 поданы сигналы логичеэлементов И 5. B силу выше Сказанного из ской, "1", На адресные входы ПЗБ 1 в течеПЗБ 21 считывается слово "000", младший . ние тактового импульса, поступающего но разряд второго "0" без задержки подается 40 входу 11 через соответствующие элементы на элемент И 14; а остальные через элемен- . И 3 по первому информационному входу 9 ты 24 — на соответствующие-входы элемен- поступают одноименные разряды блока тов И 18, Так как по первому импульсу из массива А"=(Аь i= 1, К) операндов положиАЗБ 2 ничего не считывается, то к приходу тельного знака разрядностью L=(C,, г-1, ). первого импульса по входу 12 синхронизв- 45 На адресные входы ПЗБ 21 в течение этого ции на все первые входы элементов И 6 жетакта, поступающегоповходу11,через . через элементы 8 задержки подаются нули. соответствующие элементы И 19 llo второСо второй группы выходов АЗБ 2, в.режиме му информационному входу 25 поступаоперации "Сложение", на входы элементов ют одноименные разряды блока массива

И 17 через элементы 23 задержки будут по- 50 В - (В, J = 1, ц> операндов, заданных в г ступать нули, Выходы элементов И 14, И 17 прямом коде, отрицательного знака разряди 18 не влияют на формирование ассоциа- ностью Р =(Ps, S = Гр). Знаковые разряды ь L тивного признака опроса АЗБ 2, вследствие блоков массивов А =-(А,! = 1, К) и В =(В, этого прохождение информаций по соответ- . ) -. 1, q) операндов не обрабатываются. ствующим цепям, связанные с этой группой 55 В такте работы устройства: считанное элементов, опускаются, из ПЗБ 1 слово является второй и третьей

Сформированный признак с выходов группами ассоциативногопризнака опроса, элементов И 4-6, И 17-18 "1 0 0 0 0 0 0 0 0 при этом младший разряд поступает на пер0", с приходом импульса по входу 12 синх- вый вход первого элемента И 4, выход которонизации поступает на признаковые вхо- рого подключен к второй группе опроса, 1784970

NA(e = йв = Вя, при А " < Вя, пдув — разрядность операндов в массивах

А/В;

Иди — количество операндов в масси- 50 вах А/В. . На выходе 10 за Тг — тактов формируется промежуточный результат операции, при этом (Ак 1> (Bq 1 в правильном прямом коде, при (А ) < (Bq ) в обратном коде. По- 55 .следний формируемый разряд в такте работы устройства является знаковым, при этом логический "0" отожествляется положитель- . ным результатом операции (знаком) "Вычитание", логическая "1" — отрицательным остальные разрядные выходы ПЗБ 1, через соответствующие элементы 7 задержки соединены с первыми входами элементов И 5, выходы которых подключен к третьей группе опроса; считанное из ПЗБ 21 слово является четвертой и шестой группами ассоциативного признаками опроса, при этом младший разряд поступает на первый вход второго элемента И 14, выход которого подключен к четвертой группе опроса, остальные разрядные выходы ПЗБ 21, через соответствующие элементы 24 задержки соединены с первыми входами элементов И

18, выходы которых подключены к шестой группе опроса АЗБ 2. Считанное из АЗБ 2 слово, кроме первого разряда. по первой группе, выходов через соответствующие элементы 8задержки поступают на первые входы И 6, выходы которых подключены к первой группе опроса А36 2. По второй группе выходов АЗБ 2 через соответствующие элементы 23 задер>кки поступают на первые входы элементов И 17, выходы которых подключены к пятой группе опроса ассоциативного признака АЗБ 2, Сформулированный признак дополнительно синхронизируется на элементах И 4-6, И 14, И

17-18 путем подачи на вторые входы этих элементов импульса по входу 12 устройства и подается на АЗБ 2, по которому считывается слово, первый разряд которого явля-. ется разрядом промежуточного результата операций "Вычитание" и "Сравнивание" над блоками массивов {А ) и {Bq ) операн1 Р дов, который поступает на первый информационный выход 10 устройства и заносится в регистр-накопитель 16.

Число тактов для формирования промежуточного результата равно:

Тг = пд/в+ (1оцг Иив)+ 1, где пд=L, при L> Р пав= пв= Р, при L< Р

NA = +k пРи Ak > Bq

L P

40 результатом (знаком) операции, Одновременно за Тг — тактов промежуточный резул ьтат последовательно в такте работы устройства заносится в регистр-накопитель

Окончательный результат получается за один дополнительный такт работы устройства и за счет подачи сигнала логического "0" на вход 26, который через элемент И 15 отключает регистр-накопитель 16 от первоro информационного выхода 10 устройства, а через элемент HE 13 разрешает считывание содержимого регистра-накопителя 16.

Считанная информация с регистра является адресом ПЗБ 22, по которому, считывается слово, часть которой по выходу 27 является результатом операции "Вычитание", выдаваемая в прямом коде со знаком. Другая часть слова — результат операции "Сравнивание" и является логическими выходами устройства, при этом выход 28 идентифицируется сигналом логической "1" логику:

{A) = {B); выход 29 — {А) > {В}; выход 30

{А) < {В}, Сигнал логического "0", поданногЬ в последнем работы устройства, обнуляет тракты устройства и подготавливает для следующего цикла работы устройства.

Общее число тактов работы при этом равен:

Тз = пд/в+ (1о9г ив)+ 2

Рассмотрим два случая работы устройства в режиме операции Вычитание" и

"Сравнивание". Пусть необходимо вычислить разность двух массивов операндов при случае, когда выполняются условия (А ) > (В );

L = Р; k = q и имеют следующий вид:

1011

1001

i 0101

В4

1000

0101

А4

l 1101

t 1010

В течение первого импульса, поданного на вход 11 синхронизации. на адресные входы блоков ПЗБ 1 и ПЗБ 21 подаются одноименные младшие разряды операндов в прямом коде из массивов {А4 } и {В4 ) в

4 4 соответствии их физических связей; через элементы И 3 — адрес "1110", через элементы И 19 — адрес "1100". По указанным адресам из ПЗБ 1 и ПЗБ 21 считываются, по тому же импульсу, слова осответственно "101" и

"001", младшие разряды которых "1" и "0" соответственно, без задер>кки, подаются на соответствующие входы элементов И 4 и И

14, а остальные разряды слов "01" и "0 1" нл элементы 7 и 24 задер>кки. Первая и втора

1784970

1011

1001 поступает на соответствующие входы эле- 55 ментов задержки, В итоге на выходе 10 фор0101

А4

1101

0110

1010

1000 группы выходов АЗБ 2, в течение первого импульса по входу 11, воспринимаются в соответствующих группах опроса АЗБ 2 нулями, Сформированный признак "1000000000" с приходом импульса по входу 12 синхронизации поступает на признаковые входы АЗБ

2. В первом такте из АЗБ 2 считывается слово "00001", первый разряд "1" которого является младшим разрядом промежугочного результата операций "Вычитание" и

"Сравнение", который поступает на первый информационный выход 10 и в регистр-накопитель 16, остальная часть слова "0000" поступает на соответствующие входы элементов задержки.

В течение второго импульса по входу 11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются вторые одноименные разрядные срезы операндов

{А4 } и {В4 } — т,е, адреса "1001" и "0010" соответственно.

По указанным адресам из ПЗБ 1 и ПЗБ

21 считываются слова "001" и "100" соответственно.

По приходу второго импульса на вход 12 на приэнаковые входы опроса АЗБ 2 поступает слово "0101000100", по которому из

АЗБ. 2 считывается слово "10001", первый разряд "1" которого является вторым разрядом промежуточного результата операций и поступает на выход 10 и регистр-н а кои и тел ь 16,.

Формирование последующих разрядов результата операций "Вычитание" и "Сравкивание" аналогичен алгоритму формирования предыдущих результатов. Начиная с пятого синхроимпульса по входу 11 через элементы И 3» И 19 на адресные входы ПЗБ

1 и ПЗБ 21 подаются нулевые срезы, т.к, пл(в = 4.

С приходом седьмого импульса по входу

11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, Из ПЗБ 1 и ПЗБ 21 считываются слова "000" и "000" соответственно. По приходу седьмого импульса на вход 12. на признаковые входы опроса АЗБ 2 поступает слово "0000000000", по которому из АЗБ 2 считывается слово "00000", первый разряд

"0" которого является знаковым, который поступает на выход 10 и вход регистра-накопителя 16, Остальная часть слова "ОООО" мируется код операции "Вычитание" и седьмым знаковым разрядом "0001011", нулевой знаковый разряд которого идентифи20

50 цируется, что результат получен в прямом коде и имеет положительный знак.

В регистре-накопителе 16 записан проме>куточный результат операций "Вычитание" и "Сравнивание", т,е. код "0001011".

Одновременно с восьмым импульсом по входу 11 на вход 26 подается сигнал логического "О". Через элементы И 3 и И 19 на. адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, по которым из них считываются слова "000" и "000" соответственно.

По приходу восьмого импульса на вход

12 на признаковые входы опроса АЗБ 2 поступает слово "0000000000" по которому из

АЗБ 2 считывается слово "00000", первый разряд "О" которого не имеет доступа к регистру-накопителю 16. Эта мера вызвана тем, что при формировании знакового разряда для случая когда (А ) < (В ) на элементы 23 задержки заносится сигнал логической "1", которая может влиять на результат в следующих циклах работы устройства.

В результате подачи сигнала логического "О" на вход 26 и дополнительного такта работы устройств, тракты устройства обнуляются, а код промежуточного результата операций "Вычитание" "Сравнивание" через группу элементов И 20 поступает на адресные входы ПЗБ 22. По адресу, коду промежуточного результата, "0001011" из

ПЗБ 22 считывается код результата операций "Вычитание" "Сравнивание" в соответствии с полям выходов ПЗБ 22, На выходе

27 формируется в прямом коде результат со знаком операции "Вычитание * — т.е.

"0001011", нэ выходе 28 ((А) = (В)) сигнал логического "О", на выходе 29 (А) > (В) сигнал логической "1", на выходе 30 ((А) < (В)) — "О", В итоге за полный такт — Тз работы устройства на выходе ПЗБ 22 получается код результата операций "Вычитание" и "Сравнивание" — "010001011", который может использоваться в последующих обработках, в соответствии с предусмотренным алгоритмом, в системах параллельно и раздельно по информационному и логическим полям выходов устройства.

Рассмотрим второй случай работы устройства в режиме операций "Вычитание" и

"Сравнивание", когда (А ) < (Вя ); 3 = Р;

k =- q, а массивы операндов имеют следуloLU,ий вид:.1784970

Алгоритм формирования результата аналогичен предыдущему примеру, когда (А ) > (Bq ).

С приходом седьмого импульса по входу

11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, Из ПЗБ 1 и ПЗБ 21 считываются слова "000" и "000" соответственно. По приходу седьмого импульса на вход 12 на признаковые входы опроса АЗБ 2 поступает слово "0000000001", по которому из АЗБ 2 считывается слово "10001", первый разряд

"1" которого является знаковым, который поступает на выход 10 и вход регистра-накопителя 16. Остальная часть слова "1000" поступает; по первой группе выходов код

"00" на элементы 8 задержки, по второй группе выходов код "10" поступает на элементы 23 задержки, В итоге на выходе 10 формируется код операции "Вычитаний" с седьмым знаковым разрядом "1110101". единичный знаковый разряд которого идентифицирует, что результат получен в обратном коде и имеет отрицательный знак.

В регистре-накопителе 16 записан промежуточный результат операций "Вычитание" и "Сравнивание", т,е, код "1110101".

Одновременно с восьмым импульсом по . входу 11 на вход 26 подается сигнал логического "О". Через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, по которым из них считываются слова "000" и "000" соответственно. По приходу восьмого импульса на вход 12 на признаковые входы опроса АЗБ 2 поступает слово "0000000000" по которому из АЗБ 2 считывается слово "00000", первый разряд

"О" которого не имеет доступа к регистру-накопителю 16, за счет сигнала логического

"0" с выхода элемента И 15.

В результате подачи сигнала логического "О" на вход 26 и дополнительного такта работы устройства тракты у тройства обнуляются, а код промежуточного результата операций "Вычитание" и "Сравнивание" через группу элементов И 20 поступает на ад,ресные входы ПЗБ 22. По адресу, коду промежуточного результата, "1110101" иэ

ПЗБ 22 считывается код результата операций

"Вычитание" и "Сравнивание" в соответствии с полями выходов ПЗБ 22. На выходе 27 формируется в прямом коде результат со знаком операции "Вычитание" — т,е.

"10001011". На выходах 28 — 30 ПЗБ 22 формируется. результата операции "Сравнивание", при этом на выходе 28 ((А) =(В)) сигнал логического "0", на выходе 29 ((А) > (В) сигнал логического "О", на выходе 30 ((A) < (В)) сигнал логической "1", В итоге за полный такт — Т работы устройства на выходе ПЗБ 22 получается код результата операции "Вычитание" и "Сравнивание" — "1001001011", который может использоваться в последующих. обработках.

Работа устройства в режиме операций "Вычитание" и."Сравнивание" когда (А } = (Вч } аналогичен предыдущим

P случаям. На выходе 1.0 формируется код операций "Вычитание" - "ООООООО", а на вы10 ходах ПЗБ 2 код результата операций "Вычитание" и "Сравнивание". — "0010000000" с раскладкой по выходам: выход 28 ((А) =

=(В) — "1"; выход 29 ((А) > (В) — "О"; выход 30 ((А) < (В) — "О"; второй информационный выход 28 — "0000000"

Техническое преимущество изобретения, по сравнению с известным состоит в расширении функциональных возможно-

20 стей за счет дополнительного выполнения операции "Вычитание" и "Сравнивание

Положительный эффект заключается в совмещении в одйом устройстве выполнения операции алгебраического сложения и лонения операции алгебраического сложения над блоками массивов операндов, представленных в прямом коде, приводит к зна30 чительному уменьшен ию стоимости машинной операции по преобразованию отрицательных операндов

Формула изобретения

Суммирующее устройство; содержащее первый постоянный запоминающий блок, ассоциативный запоминающий блок, первый элемент И, элементы И первой, второй и третьей групп, элементы задержки первой и второй групп, причем первый

40 разрядный выход ассоциативного запоминающего блока является выходом суммы устройства, разрядные выходы первой. группы ассоциативного запоминающего

6лока через соответствующйе элементы за45 держки первой группы соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых под50 ключены к первой шине синхронизации yc.тройства, а выходы — к соответствующим входам опроса первой группы ассоциативного запоминающего блока. адресные входы первого постояного запоминающего блока соединены с выходами соответствующих элементов И второй группы, первые входы которых соответственно соединены с входами слагаемых устройства, а вторые входы — с второй шиной синхронизации ус тройства, младший разрядный выход перво25 гических операций над блоками массивов операндов, кроме того возможность выпол15

1784970

16 го запоминающего блока соединен с первым входом первого элемента И, второй вход которого подключен к первой шине синхронизации устройства, а выход соединен с входом опроса второй группы ассоциативного запоминающего блока, остальные разрядные выходы первого постоянного запоминающего блока через соответствующие элементы задержки второй группы соединены с первыми входами элементов И .третьей группы, вторые входы которых подключены к первой шине синхронизации устройства, а выходы соединены с соответствующими входами опроса третьей группы ассоциативного запоминающего блока, о т л и ч а ющ е е с л тем, что. с целью расширения функциональных возможностей путем выполнения операции алгебраического сложения над блоками массивов двбичных операндов, заданных в прямом коде, и логических операций над ними, устройство содержит элемент НЕ, второй и третий элементы И, регистр-накопитель, четвертую, пятую, шестую и седьмую группы элементов И, второй и третий постоянные запоминающие блоки, третью и четвертую группы элементов задержки, причем младший разрядный выход второго постоянного запоминающего блока соединен с первым входом второго элемента И, выход которого соединен с входами опроса четвертой группы ассоциативного запоминающего блока, разрядные выходы второй группы которого.через элементы задержки третьей руппы соединены с первыми входами элементов И четвертой группы; выходы которых соединены с входами-опроса плтой группы ассбциативного запоминающего блока, шестая группа входов опроса которого соединена с выходами элементов И пятой группы, первые входы которых через элементы задержки четвертой группы соединены с выходами старших

5 разрядов второго постоянного запоминающего блока, второй информационный вход устройства соединен с первыми входами элементов И шестой группы, выходы которых соединены с адресными входами второ10 го постоянного запоминающего блока, первая шина синхронизации устройства соединена с вторйми входами второго элемента И, элементов И четвертой и пятой групп и первым входом третьего элемента

15 И, второй вход которого соединен с входом сброса устройства, с третьими входами первого и второго элементов И. элементов

И первой, третьей, четвертой и пятой групп и входом элемента НЕ, выход кото20 рого соединен с первыми входами элементов И:седьмой группы. выходы которых соединены с адресными входами тертьего постоянного запоминающего блока; первый выход которого соединен с вторым

25 информационным вьяодом устройства, второй, третий и четвертый выходы третьего постолнного запоминающего блока соединены с логическими выходами устройства, вторал шина синхронизации устройства со30 едйнена с вторыми входами элементов И шестой и седьмой групп, управляющий вход устройства соединен с третьим входом третьего элемнета И„выход которого соединен с входом разрешения записи регистра35 накопителя, информационный вход которого соединен с выходом суммы устройства, выходы регистра-накопителя соединены с третьими входами элементов И седьмой группы, 1784970 °

Составитель А. Зурхаев

Фиг. 4

Редактор Н. Коляда Техред IVI.Моргентал Корректор E. f3ann

Заказ 4365 Тираж . Подписное

8НИИПИ Государственного комитета nо изобретениям и открытиям при ГКЙТ СССР

113035, Москва. Ж-ЗБ, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101