Преобразователь время-код

 

Изобретение относится к электроизмерительной технике и может быть использовано в ядерной физике и масс-спектрометрии. Цель изобретения - повышение точности и быстродействия измерения временных интервалов. Преобразователь время-код содержит генератор образцовой частоты, первый и второй ФАПЧ-генераторы, первый, второй и третий формирователи импульсов, первый и второй счетчики, логические элементы ИЛИ и И, первый, второй, третий и четвертый элементы задержки, первый, второй, третий, четвертый и пятый триггеры, фазовый детектор, первый и второй элементы ИЛИ- НЕ, первый и второй регистры с соответствующими связями. Новым в устройстве является использование частоты первого ФАПЧ-генератора в качестве опорной для второго ФАПЧ-генератора, что позволяет исключить измерение в старт-ка«але и уменьшить случайную составляющую погрешности . Кроме того, результат измерения фиксируется непосредственно в выходных регистрах и не нуждается в дополнительной обработке, что повышает быстродействие , 4 ил. (Л С

(19) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК(s1)s Н 03 М 1/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4902292/24 (22) 14.01.91 (46) 30.12.92. Бюл. N. 48 (71) Московский инженерно-физический институт (72) E.Ã.Çâåðåâ и А.И.Дряннов (56) Мелешко Е.А. Наносекундная электроника в экспериментальной физике. M,:

Энергоатомиздат, 1987, с. 143; рис. 5, 11.

Чу Д., Фергюсон К, Генераторы импульсов с разрешением 20 пс, Электроника (Elecironies), 1977, N 23, с, 33, рис, 10. (54) ПРЕОБРАЗОВАТЕЛЬ ВРЕМЯ вЂ” КОД (57) Изобретение относится к электраизмерительной технике и может быть использовано в ядерной физике и масс-спектрометрии. Цель изобретения— повышение точности и быстродействия измерения временных интервалов; Преобразователь время-код содержит генератор

Изобретение относится к электроизмерительной технике и может быть использовано в области ядерной физики и масс-спектрометрии.

Известен преобразователь время-код, содержащий первый и второй рециркуляционные генераторы, первый и второй счетчики, схему совпадений и триггер.

Недостатком такого преобразователя является низкая точность преобразования вследствие невысокой стабильности рециркуляционных генераторов и образующихся зон нечувствительности на шкале преобразователя.

Наиболее близким к изобретению выбранным в качестве прототипа является преобразователь время — код, содержащий образцовой частоты, первый и второй

ФАПЧ-генераторы, первый, второй и третий формирователи импульсОв, первый и второй счетчики, логические элементы ИЛИ и И, первый, второй, третий и четвертый элементы задержки, первый, второй, третий, четвертый и пятый триггеры, фазовый детектор, первый и второй элементы ИЛИНЕ, первый и второй регистры с соответствующими связями. Новым в устройстве является использование частоты первого

ФАПЧ-генератора в качестве опорной для второго ФАПЧ-генератора, что позволяет исключить измерение в старт-канале и уменьшить случайную составляющую погрешности, Кроме того, результат измерения фиксируется непосредственно в выходных регистрах и не нуждается в допол- (Л нительной обработке, что повышает быстро- С действие. 4 ил, 4 первый и второй формирователи импульсов, Оо схему управления, первый и второй ФАПЧ- (.Й генераторы, регулятор уровня запуска, счет- . С) чик событий, первый, второй и третий информационные счетчики, триггер, генератор образцовой частоты, логические элементы И и ИЛИ с соответствующими связями.

Для повышения точности в этом преобразователе частоты рециркуляционных генераторов стабилизируются частотой опорнбго генератора по схеме фазовой автоподстройки частоты (ФАПЧ).

Недостаток преобразователя состоит в следующем. Из алгоритма его функционирования следует, что точное измерение временных интервалов осуществляе ся путем

1785073 совпаденйй. импульсов опорной частоты с генератора опорной частоты, а выход объеимпульсами генераторов опорной частоты динен с С-входами первого счетчика и вто(ФАПЧ-генераторов) в старт- и стоп-кана- рого триггера, первым входом второго лах. Эти совпадения фиксируются при по- генератора опорной частоты, вторым вхомощи триггера совпадения. При этом 5 дом фазового детектора и через четвертый возможнаситчация, когда перепады на С-и элемент задержки подключен к C-входу

О-входах триггера совпадения формируются третьего триггера, выходы элементов ИЛИ и практически одновременно и информация И соединены соответственно с вторым и на его выходах определяется триггерными третьим входами второго генератора опоршумами. ПоимсКолхьку это происходит дважды, 10 ной частоты, выход которого через инвертор то при измерении" одйдодго и того же времен- подключен ктретьему входуфазовогодетекного интервала результаты могут отличать- тора, С-вхОдомвторогосчетчика,четвертого ся не на один, а на два шага квантования. и пятого триггеров и входу третьего формиКроме того, для окончательной выдачи ре- рователя, выход которого соединен с D-вхозультатов измерения необходимо дополни- 15 дом третьего триггера, выход которого тельно осуществлять операцию вычитания, подключен к четвертому входу фазового дечто снижает быстродействие-преобразова- тектора, пятый вход которого объединен сотеля. Это снижение быстродействия осо- ответственно с инверсным выходом б е í í o o щут и м о, и р и о и е рати в н о м первого, S-входом третьего и R-входами четнакаплении информации в условиях прове- 20 вертого и пятого триггеров, а шестой вход дения физических эксперйментов.. соединен с прямым выходом первого триг.-.. Целью изобретения являешься повыше- гара, первый и второй входы первого логиние точности и быстродействия преобразо- ческого элемента ИЛИ-НЕ соединены соответственно с первым и вторым выходаПоставленная цель достигается тем, что 25 ми фазового детектора, а третий вход подв преобразователь, содержащий генератор ключен к прямому выходу пятого триггера, образцовой частотй, выхбд коэтаоорОготпод- выходлогйческогоэлемента ИЛИ-HEсоедиключен к первому входу первого генератора нен с S-входом второго триггера, первый и опорной частоты, первый формирователь второй входы второго логического элеменимпульсов, вход которого является входом 30 Та ИЛИ-HE соединены соответственно с старт-импульсов, второй формирователь третьим выходом фазового детектора и инимпульсов, вход которого является входом версным выходом пятого.триггера, D-вход стоп-импульсов, второй генератор опорной которого объединен с выходом четвертого частоты, первый и второй счетчики, введены триггера, 0-вход которого подключен к шилогические элементы ИЛИ и И. первый, вто- 35 не с нулевым потенциалом, информацион- . рой, третий и четвертый элементы задерж- ные входы первого и второго счетчиков ки, первый, второй, третий, четвертый и подключены кшинеспотенциалам,соответпятый триггеры, фазовый детектор, первый ствующему уровню логической единицы, ини второй NHBGpTopbl, третий формирователь версный выход второго триггера подключен импульсов, первый и второй логическиеэле- 40 к С-входу первого регистра, информационменты ИЛИ-НЕ, первый и второй регистры, ные входы которого соединены с соответстпричем прямой выход первого формирова- вующими информационными выходами те 1я соединен соответственно со вторым первого счетчика, С-вход второго регистра входом первого генератора опорной часто- подключен к выходу второго элемента ИЛИты и первым входомэлемента ИЛИ, аинвер- 45 HE и С-входу первого триггера, а информасный выход объединен соответственно с ционные входы — соединены с третьим входом первого генератора опор- соответствующими информационными выной частоты и первым входом элемента И и ходами второго счетчика, информационный через первый эл ервый элемент задержки подключен выход старшего разряда которого соединен ко входу управления первого счетчика, пря- 50 с седьмым входом фазового детектора. ромой выход второго формирователя объеди- метого.фазовыйдетекторсодержитпервый нен со вторым входом элемента ИЛИ, S- и триггер, С-входкоторогосоединенсвторым

D-входамй соответственно первого и второ- входом фазового детектора, à R-вход соедие, первым входом фазового де- нен с R-входом второго триггера и выходом тектора и через второй элемент задержки — 55 элемента ИЛИ-НЕ,. первый вход которого

D- âõîäîì второготриггера, а инверсный вы- объединен с инверсным выходом первого ход — с вторым вход м м входом элемента И и через триггера и первым входом первого логичетретий элемент задержки подключен ко вхо- ского, элемента ИЛИ, а второй вход — c инорого счетчика вход пер- версным выходом второго триггера и

ЛИ С-и вого инвертора подкл ч

Ра одклюнен к выходу пеРвого ивовым входом второго элемента И, - и

1785073

0-входы второго триггера подключены соответственно к третьему и шестому входам фазового детектора, вторые входы первого и второго элементов ИЛИ соединены с инверсными выходами второго и первого элементов ИЛИ соответственно, первый вход третьего элемента ИЛИ соединен с прямым выходом первого элемента ИЛИ и первым выходом фазового детектора, а второй вход — с вторым входом первого элемента ИЛИ и вторым выходом фазового детектора, первый и второй входы второго элемента ИЛИНЕ подключены соответственно к прямому выходу и второму входу второго элемента

ИЛИ, прямой и инверсный выходы третьего элемента ИЛИ подключены соответственно к третьему выходу фазового детектора и Sвходу третьего триггера, С-вход которого подключен к седьмому входу фазового детектора, четвертый триггер, С-вход которого соединен с выходом второго элемента ИЛИНЕ, D- u R-входы которого подключены соответственно к шине с нулевым потенциалом и четвертому входу фазового детектора, третий элемент ИЛИ-НЕ, первый, второй и третий входы которого соединены соответственно с выходами третьего и четвертого триггеров и первому входу фазового детектора, четвертый вход объединен с

R-входом третьего триггера и пятым входом фазового детектора, а выход — с D-входом первого триггера.

На фиг.1 приведена блок-схема преобразователя время-код; на фиг.2 — принципиальная схема фазового детектора; на фиг.3 и 4 — временные диаграммы, поясняющие алгоритм функционирования преобразователя время-код.

Преобразователь время-код содержит генератор 1 образцовой частоты, выход которого подключен к первому входу генератора опорной частоты, формирователь 3 импульсов, вход которого является входом старт-импульсов, формирЬватель 4 импульсов, вход которого является входом стопимпульсов, генератор 5 опорной частоты, счетчики 6 и 7, причем прямой выход формирователя 3 импульсов соединен соответственно со вторым входом генератора 2 опорной частоты и первым входом элемента 8 ИЛИ, а инверсный выход объединен соответственно с третьим входом генератора 2 опорной частоты и первым входом элемента 9 И и через элемент задержки 10 подключен ко входу управления счетчика 6, прямой выход формирователя 4 импульсов подключен ко второму входу элемента 8

ИЛИ, S-входу триггера 11, первому входу фазового детектора 12 и через элемент задержки 13 — D-входу триггера 14, а инверсный выход — ко второму входу элемента 9 И . и через элемент задержки 15 — ко входу управления счетчика 7, инвертор 16, вход которого подключен к выходу генератора 2

5 опорной частоты, а выход объединен с Свходами счетчика 6 и триггера 14. первым входом генератора 5 опорной частоты, вторым входом фазового детектора 12 и через элемент задержки 17 подключен к С-входу

10 триггера 18, выходы элементов 8 и 9 ИЛИ и

И соединены соответственно со вторым и третьим входами генератора 5 опорной частоты. выход которого через инвертор 19 подкл ючен к третьему входу фазового дете к15 тора 12. С-входам счетчика 7 и триггеров 20 и 21 и входу формирователя 22 импульсов, выход которого соединен с 0-входом триггера 18, выход которого подключен к четвертому входу фазового детектора 12, пятый

20 вход которого объединен с инверсным выходом и S-входом соответственно триггеров

11 и 18 и R-входами триггеров 20 и 21, а шестой вход соединен с прямым выходом триггера 11, логический элемент 23 ИЛИ25 kE, первый и второй входы которого соединены соответственно с первым и вторым выходами фазового детектора 12, а третий вход подключен к прямому выходу триггера

21, выход логйческого элемента 23 ИЛИ-НЕ

30 соединен с S-входом триггера 14, логический элемент 24 ИЛИ-НЕ, первый и второй входы которого соединены соответственно с третьим выходом фазового детектора 12 и инверсным выходом триггера 21, D-вход ко35 торого объединен с выходом триггера 20, D-вход которого подключен к шине с нулевым потенциалом, информационные входы счетчиков 6 и 7 подключены к шине с потенциалом, соответствующему уровню логиче40 ской единицы, инверсный выход триггера 14. подключен к С-входу регистра 25, информационные входы которого соединены соответствующими информационными выходами счетчика 6, второй регистр 26, 45 С-вход которого подключен к выходу элемента 24 ИЛИ-НЕ и С-входу триггера 11, а информационные входы соединены с соответствующими информационными выходами счетчика 7, информационный выход

50 старшего разряда которого соединен с седьмым входом фазового детектора 12, при этом первый, второй и третий входы генератора 2 опорной частоты и генератора 5 опорной частоты являются соответственно его

55 входами "Запуск", "Сброс", и "Опорная частота", а выход — выходом "Фазосдвигающий генератор", кроме того, фазовый детектор

12 содержит триггер 27, С-вход которого соединен с вторым входом фазового детектора 12, а R-вход соединен с R-входом триг1785073 гера 28 и выходом элемента 29 ИЛИ-НЕ, первый вход которого объединей с ййверсным выходом триггера 2 и первым входом логического элемента 30 ИЛИ, а второй вход — с инверсным выходом триггера 28 и первым входом элемента 31 ИЛИ, С- и D-входы триггера 28 подключены соответственно к третьему и шестому входам фазовагб детектора 12, вторые входы элементов ИЛИ 30 и

31 соединены с ийверсными выходами элементов ИЛИ 31 и 30 соответствеййа, элемент ИЛИ 32; первый в й>д которого соединен с прямым выходом элемента ИЛИ

30 и первым выходом фазового детектора

12, а второй. вход — со вторым входом элемента NJli 30 и вторым выходом фазового детектора 12, элемент ИЛИ-НЕ 33, первый и второй входы которого подключены соот ветственно к прямому выходу и второму входу элемента 31 ИЛИ, прямой и инверсный выходы элемента ИЛИ 32 подключены соответственно к третьему выходу фазового детектора 12 и S-входу триггера 34, С-вход которого подключен к седьмому входу фазового детектора 12, триггер 35, С-вход которого соединен с выходом элемента 33

ИЛИ-НЕ, 0- и R-входы которого подключены соответственно к шине с нулевым потенциалом и четвертому входу фазового . детектора 12, элемент 36 ИЛИ-НЕ, первый, второй и третий входы которого соединены соответственно с выходами триггеров 34 и

35 и первому входу фазового детектора 12, " четвертый вход объединей с Й-входом триггера 34 и пятым входом фазового детектора

12, а выход — с D-входом триггера 27.

Преобразователь времй-код работает следующим образом.

После поступления на вход формирователя 3 старт-импульса на Bra выходах формируются биполярные импульсы, которые

-поступают на вход генератора 2 опорной " "часФбтй ; "приостанавливают йа короткое время колебанйя на его выходе, после чего они возобновляются в фазе со старт-имйул-ьсами аналогично как в прототипе, Кроме того, инверсный импульс йоступает также на вход управления счетчика 6, что приводит к его сбросу в начальное состояние. Основное отличие заявленного устройства заключается в том, что в генераторе 5 опорной частоты в качестве опорной используется частота генератора 2 опорной частоты. Дело в там, что исследования показали, что стабильность ФАПЧ-генераторов практически не отличается от стабильности кварцевых генераторов вплоть до уровня

10 . Если в прототипе в качестве грубого квантователя шкалы используются колебания кварцевого генератора, а первый и вто8 рой генераторы опорной частоты использу ются в качестве нониусных генераторов, в заявленном устройстве в качестве грубого . квантователя используется первый генера5 тор 2 опорной частоты, а второй генератор

5 опорной частоты — в качестве нониусного измерителя. Это позволяет исключить оценку доли периода в старт-канале. Поскольку " синхронизация в старт-канале приводит к

10 изменению фазовых соотношений в стопканале, то генератор 5 опорной частоты также синхронизируется старт-импульсом (через noriAecme элементы 8 и 9 ИЛИ и Ы).

После прихода стоп-импульса на вход фор15 мирователя 4 на его выходах формируются парафазные импульсы.

При этом на инверсном выходе триггера

14, который синхронизируется импульсами генератора 2 опорной частоты, формирует20 ся импульс записи текущего содержимого счетчика 6 в регистр 25. Кроме того, при этом осуществляется повторное фазирование генератора 5 опорной частоты, перевод триггера 11 в единичное состояние по входу

25 и сброс нониусного счетчика 7 (по входу управления) в исходное состояние, После установки триггера 11 в единичное состояние на D-входах триггеров 27 и 28 (фиг,2) фазвого детектора 12 (соответственно по

30 пятому входу через логический элемент 36

ИЛИ-НЕ и шестому входу) формируются высокие уровни и начинается цикл измерения, llpvI помощи нониусного счетчика 7 (напом""ним, что старшие разряды, соответствую35 щие коду данного измеряемого интервала, хранятся в регистре 6). Это иллюстрируется временными диаграммами на фиг.3. Триггеры 27 и 28 срабатывают после каждого по "-ложительного перепада на С-входах

40, импульсов генераторов 2 и 5 опорной частоты. После установки на инверсных выходах триггеров 27 и 28 уровня логического нуля на выходе логического элемента 29 ИЛИ-НЕ формируется короткий импульс, который

45 возвращает триггеры в исходное состояние, Перепады на выходах триггеров 27 и 28 поступают на входы логических элементов 30 и 31 ИЛИ, имеющих парафазные выходы, соответствующее объединение входов и вы50 ходов которого образуют триггер. В исход ном состояний на- ийeåpcíûõ выходах элементов 30 и 31 ИЛ И установлены уровни логического нуля.

После срабатывания триггеров 27 и 28

55 уровень логической единицы установится на инверсном выходе того элемента 30 или

31 ИЛИ, перепад на входе которого опере жает перепад на входе другого на время, которое для интегральных элементов, выполненных по ЭСЛ-технологии, составляет.

1785073

15

30

45 ср >Т1-т2-2(11+12), 50

55 менее 20 пс. Логические элементы 32 ИЛИ и

33 ИЛИ-НЕ используются для подавления ложных импульсов, которые могут формироваться на выходах элементов 30 и 31 из-за конечных задержек их срабатывания. После очередных положительных перепадов на выходах генераторов 2 и 5 опорной частоты интервалы между ними сокращаются на квант, соответствующий шагу дискретизации h=T1-ТО, где ТО и Т1 — периоды колебаний соответственно первого и второго генераторов 2 и 5 опорной частоты.

На фиг.3 приведены временные диаграммы, соответствующие такому фазовому соотношению между старт- и стоп-импульсами, когда в течение двух тактов перепад на С-входе триггера 28 опережает по времени перепад на С-входе триггера 27, а в третьем такте происходит смена знака разности фаз. Эта иллюстрируется двумя импульсами на выходе логического элемента

ИЛИ-НЕ 33 (на С-входе триггера 35), а после смены знака разности фаз между импульсами генераторов 2 и 5 опорной частоты — на выходах логического элемента 32 ИЛИ (на

S-входе триггера 34). При этом импульсом с выхода логического элемента 32 ИЛИ через логический элемент 24 ИЛИ-НЕ информация из нониусного счетчика 7 переписывается в регистр 26. Этим импульсом также триггер 11 сбрасывается в нулевое состояние,Ha,ýòoì цикл измерения временного интервала заканчивается. При этом в счетчиках 6 и 7 фиксируется информация, соответствующая старшим и младшим разрядам кода временного интервала, Элементы задер>кки 10 и 15 включены для формирования необходимых фазовых соотношений между импульсами на С- и S-входах счетчиков 6 и

7. Поскольку на запись информации в счетчики 6 и 7 тратится один такт, та,на их информационные входы подаются уровни логической единицы, а не нуля, что5ы скомпенсировать результат измерения на единицу. Однако вследствие задержек, возникающих в ФАПЧ-генераторах между импульсами синхронизации и выходными колебаниями возможна ситуация, когда фронт на С-входе триггера 27 оказывается между фронтом на его D-входе и фронтом на

С-входе триггера 28 (фиг,3). В этом случае возникает ложное срабатывание фазового детектора 12, когда уже в первом такте происходит запись информации в нониусный счетчик 7 и сброс триггера 11 в нулевое состояние, При этом возникает погрешность, близкая по значению к периодам генераторов 2 и 5 опорной частоты, Кроме того, если интервал между фронтами генераторов 5 и 2 опорной частоты превышает некоторое значение, то возникает ситуация, когда в момент формирования следующего фронта генератора 5 опорной частоты на

R-входах триггеров будет присутствовать уровень логической единицы с выхода логического элемента ИЛИ-НЕ 29, который сформировался в предыдущем такте, В этом случае триггер 28 не сработает, а после формирования положительного перепада на Свходе триггера 27 на его инверсном выходе установится уровень Логического нуля первым по отношению к выходу триггера 28, что также приведет к окончанию измерения, т.е. неправильному результату. Для исключения этих погрешностей в схему введены триггеры 20 и 21, Их введение разрешает сброс триггера 11 в нулевое состояние только после второго такта колебаний генератора 5 опорной частоты.

Кроме того, в схему фазового детектора

12 введены триггеры 34 и 35. Если в первом такте формируются импульсы на выходах элемента ИЛИ 32; а не на выходе элемента

33, то триггер 34 переводится в единичное состояние, что приводит к блокировке триггера 27 по О-входу, Поскольку это означает, что результат измерения, фиксируемый нониусным счетчиком 7, будет близким к сваему максимальному значению (интервал между первыми импульсами генератора 2 и

5 опорной частоты близок к их периодам), то триггер 34 может быть сброшен после заполнения счетчика 7, например, до половины своего содержимого, B данном случае после формирования в старшем разряде счетчика 7 уровня логической единицы триггер 34 сбрасывается в нулевое состояние па

С-входу, Триггер 35 при этом всегда устана вливается в единичное состояние (и ри этом также осуществляется блокировка триггера 27 па входу D), когда интервал то между фронтами импульсов генераторов 5 и

2 опорной частоты удовлетворяет условию где t1 и t2 — соответственно задержки триггера 27 и логического элемента 29 ИЛИ-Н E.

Эта позволяет исключить погрешность измерения, обусловленную совпадениями фронтов импульсов генератора 5 опорной частоты с моментами времени, когда íà Rвходах триггеров 27 и 28 присутствует уровень логической единицы, Достигается это следующим образом. После каждого перепада на выходе генератора 5 опорной частоты запускается формирователь 22 импульсов, время выдержки которого несколько меньше, чем тр. Если интервал между перепадами на выходах генераторов 2 1

1785073

5 опорной частоты больше to, то триггер 18 устанавливается в единичное состояние., При этом снимается блокировка с триггера

35 по R-входу, и он установится в единичное состояние после первого импульса, что также приведет к блокировке триггера 27 по

D-входу. Поскольку интервал между фронтами генераторов 5 и 2 опорной частоты после очередного периода уменьшается на шаг дискретизации h=T1-ТО, то в очередном такте он станет меньше tp, т.е, условие (1) не будет выполняться. При этом триггер 18 установится в единичное состояние и триггер

35 будет блокироваться по R-входу, что в свою очередь приведет к разблокировке триггера 27 по D-входу. Далее преобразователь время-код работает также, как было описано выше до того, как на выходе логического элемента 32 ИЛИ сформируется импульс окончания измерения.

Кроме того, при определенных условиях может возникать погрешность, равная периоду генератора 2 опорной частоты ТО.

Это может происходить, если фронты на Си D-входах триггера практически совпадают, В этом случае несмотря на точные измерения, осуществляемые при помощи счетчика 7, код счетчика 6 может изменяться от раза к разу на единицу. Для исключения . этой погрешности прямой выход формирователя 4 импульсов подключен к D-входу триггера 14 через элемент задержки 13, параметры которой выбираются такими, чтобы положительный перепад íà D-входе всегда возникал в интервал между положительными перепадами на D- и С-входах триггеров 27 и 28 соответственно.

Эта ситуация будет связана однозначно с возникновением в первом такте импульсов на выходах элемента 32 ИЛИ и соответственно — на выходе элемента 23 ИЛИ-НЕ.

Этим импульсом триггер 14 переводится в единичное состояние вне зависимости от его срабатывания по С-входу, что позволяет исключить неоднозначность получаемых результатов измерения.

Преобразователь может быть выполнен в базисе ЭСЛ-технологии 1500 серии, Таким образом, введение элементов в йрототип с соответствующими связями позволило исключить дополнительное измерение .в старт-канале и тем самым уменьшить случайную погрешность измерения. Кроме того, результат измерения сразу же фиксируется в регистрах преобразователя и не нуждается в дальнейшей обработке, что повышает его быстродействие.

Формула изобретения

1. Преобразователь время-код, содержащий генератор образцовой частоты, выход которого соединен с первым входом первого генератора опорной частоты, первый формирователь импульсов, вход которого является шиной "Старт", второй

5 формирователь импульсов, вход которого является шиной "Стоп", второй генератор опорной частоты, первый и второй счетчики, отличающийся тем, что, с целью повышения точности и быстродействия, в

10 него введены фазовый детектор, два регистра, пять триггеров, элемент ИЛИ, элемент И, два элемента ИЛИ-НЕ, четыре элемента задержки, два инвертора, третий формирователь импульсов, причем прямой выход

15 первого формирователя импульсов соединен со вторым входом первого генератора опорной частоты и первым входом элемента

ИЛИ, второй вход которого объединен с первым входом первого элемента задержки, 20 первым входом фазового детектора, S-входом первого триггера и подключен к прямому выходу второго формирователя импульсов, инверсный выход которого подключен к первому входу элемента И и через

25 второй элемент задержки — к входу занесения первого счетчика, входы предустановки которого объединены с одноименными входами второго счетчика и являются шиной соответствующего потенциала, С-вход вто30 рого счетчика объединен с С-входом второго триггера, вторым входом фазового детектора, входом третьего элемента задержки, первым входом второго генератора опорной частоть| и подключен к выходу первого ин35 вертора, вход которого соединен с выходом первого генератора опорной частоты, третий вход которого объединен с вторым входом элемента И, через четвертый элемент задержки — с входом занесения второго

40 счетчика и подключен к инверсному выходу первого формирователя импульсов, выход элемента ИЛИ соединен с вторым входом второго генератора опорной частоты, третий вход которого соединен с выходом эле45 мента И, а выход через второй инвертор — с третьим входом фазового детектора, входом третьего формирователя импульсов и С-входами первого счетчика, третьего и четверто.:,.

ro триггеров, инверсный выход последнега

50 из которых соединен с первым входом перcoro элемента ИЛИ-НЕ., прямой выход — с первым входом второго элемента ИЛИ-НЕ, D-вход — с прямым выходом третьего триггера, а R-вход — объединен с S-входом пято55 .го триггера, R-входом третьего триггера, четвертым входом фазового детектора и подключен к инверсному выходу первого триггера, D-вход которого и 0-вход третьего триггера являются шиной нулевого потенциала, а С-вход объединен с С-входом пер13

1785073

Cma вого регистра и подключен к выходу первого элемента ИЛИ-НЕ, второй вход которогосоединен с первым выходом фазового детектора, второй и третий выходы которого соединены с вторым и третьим входами второго элемента ИЛИ-НЕ, выход которого соединен с S-входом второго триггера, D-вход которого соединен с выходом первого элемента задержки, а инверсный выход — c Свходом второго регистра, информационные входы которого соединены с соответствующими выходами второго счетчика, а выходы являются первой выходной шиной преобразователя, второй выходной шиной которого являются выходы первого регистра, информационные входы которого соединены с соответствующими выходами первого счетчика, выход старшего разряда которого . соединен с пятым входом фазового детектора, шестой вход которого соединен с прямым выходом первого триггера, а седьмой вход — c прямым выходом пятого триггера, а седьмой вход — с прямым выходом пятого триггера, С- и D-входы которого соединены соответственно с выходом третьего элемента задержки и выходом третьего формирователя импульсов.

2. Преобразователь по и. 1, о т л и ч а юшийся тем, что фазовый детектор выполнен на четырех триггерах, трех элементах

ИЛИ-НЕ и трех элементах ИЛИ, причем Свход первого триггера является вторым входом фазового детектора, D-вход соединен с выходом первого элемента ИЛИ-НЕ, первый вход которого является первым входом фазового детектора, второй вход объединен с R-входом второго триггера и является четвертым входом детектора, а третий и четвертый входы соединены с прямыми выходами соответственно второго и третьего тригге5 ров, R-вход последнего из которых является седьмым входом фазового детектора, Dвход — шиной нулевого потенциала, а С-вход соединен с выходом второго элемента ИЛИКЕ, первый вход которого. соединен с пря10 мым выходом первого элемента ИЛИ, а второй вход объединен с первым входом первого элемента ИЛИ и подключен к инверсному выходу второго элемента ИЛИ, прямой выход которого является третьим

15 выходом фазового детектора и соединен с первым входом третьего элемента ИЛИ, второй вход которого является вторым выходом фазового детектора, объединен с пе рвым входом второго элемента ИЛИ и

20 подключен к инверсному выходу первого элемента ИЛИ, второй вход которого объединен с первым входом третьего элемента

ИЛИ-HE и подключен к инверсному выходу четвертого триггера, С- и 0-входы которого

25 являются третьим и шестым входами фазового детектора соответственно, а R-вход объединен с R-входом первого триггера и подключен к выходу третьего элемента

ИЛИ-КЕ, второй вход которого обьединен с

30 вторым входом второго элемента ИЛИ и подключен к инверсному выходу первого триггера, при этом прямой выход третьего элемента ИЛИ является первым выходом фазового детектора, пятым входом которого

35 является С-вход второго триггера, S-вход которого соединен с инверсным выходом третьего элемента ИЛИ, 1785073 второй вход 6

Вых I9

Вых I6

Я -выход

П р -вход

27

Я -выход

С-вход

В -вход

34

G --выход

1785073

Вх.

Редактор

Заказ 4370 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Вых

Вых

Я-8ых

D-8x.

Иых

79 ав, 27

Йыу

Вых.

29 Ох.

Ж с-8A .

Ядых

Цбых

Иы

Составитель Е.Зверев

Техред M,Ìîðãåíòàë Корректор Е.Папп