Устройство линеаризации характеристики датчика
(19) (11) СОЮЗ СОВЕТСКИХ
СОЦИАЛ ИСТИНЕ СКИХ
РЕСПУБЛИК (s1)s 6 01 G 23/01
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР . (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1 (21) 4833145/10 (22) 31,05,90 (46) 30.01,93, Бюл, N 4 (71) Московское научно-производственное объединение "Изме рител ь". (72) B.È.Ôåäîðîâ (56) Авторское свидетельство СССР
М 934233, кл.. 6 01 6 3/147, 1980, Изобретение относится к устройствам цифровой обработки сигналов и может быть испорьзовано в устройствах цифровой обработки сигналов вторичных датчиков весоизмерительных систем.
Известно устройство, принятое за прототип; содержащее первый, второй и третий регистры, первую группу элементов И, кнопку и шину установки нуля, источник напряжения, счетчик и переключатель, Недостатком этого устройства является низкая точность линеаризации характеристики.
Целью изобретения является повышение точности линеаризации характеристики датчика.
Цель достигается тем, что в устройство дополнительно введены четыре сумматора, три инвертора-сумматора, схема совпадения, четыре инвертора, три группы элементов 2 — 2И-ИЛИ, делитель, триггер, вторая группа элементов И, генератор тактовых импульсов, дешифратор, диодная матрица, элемент ЗИ-НЕ и умножитель, причем выход первого регистра подключен к первому входу первой гр ппы элементов И, выход котооой подключен к первому входу первого (54) УСТРОЙСТВО ЛИНЕАРИЗАЦИИ ХАРАКТЕРИСТИКИ ДАТЧИКА (57) Использование: приборостроение. Сущность изобретения: устройство содержит три регистра, первую группу элементов И, четыре сумматора, три инвертора-сумматора, четыре инвертора, три группы элементов
2 — 2И вЂ” ИЛИ, триггер; вторую группу элементов И, генератор тактовйх импульсов, дешифратор, "дибдную матрицу, злемент
ЗИ-НЕ, умножитель, делитель, 1 ил. сумматора, второй регистр, выходом подключенный к первому входу первого инвергора-сумматора, к второму входу которого подключен источник напряжения,-к первому выходу — второй вход первого сумматора, а к второму выходу — "первый вход схемы совпадения и через первый инвертор второй вход первой группы элементов И, первый выход первого сумматорй-подключен к йервому входу второго сумматора. к Ъторому входу которбко- подк11юЧей 5b1xop первой группы элементов 2 — 2И вЂ” ИЛИ, к первому вы- ходу — первый вход делителя, а к второму выходу- первый" вход трйггера, йервый вход первой группы элементов 2 — 2И вЂ” ИЛИ и через втброй инвертор — второй вход этой группы, к третьему входу которой подключен выход второго инмертора-сумматора, первый вход которого соединен с источником напряжения, выход генератора тактовых импульсов подключен к первому входу счетчика, первый выход которого через дешифратор подключен к.входу диодной матрицы; второй выход первого сумматора подключен к первому входу элемента ЗИНЕ, второй вход которого подключен через кнопку к шине установки нуля, третий вход
179.1 726 — к второму выходу счетчика, а выход — к второму входу счетчика, первому входу второго регистра и первому входу четвертого сумматора, второй вход которого подключен к генератору тактовых импульсов, а тре- 5 тий — к выходу второй группы элементов
2-2И-ИЛИ, первый вход которой подключен к выходу умножи1"еля, второй вход — к выходу три@.ера,, трЬтий вход — к выходу триггера через тре1йй ийвертор, четвертый .10 вход - к «выходу третьего1регистра, соединенного сйпе рвым входом умножителя, второй "вхбд схемы совпадения подключен к генератору тактовых импульсов, а выход- к второму входу второго регистра, первый 15 вход второго инвертора-сумматора соединен с источником напряжения, первый вход второй группы элементов И подключен к выходу первого регистра, второй вход — к второму выходу первого инверторэ-сумма- 20 тора. а выход — к третьему входу второго регистра, первый вход третьей группы элементов 2-2И вЂ” ИЛИ соединен с первым выходом диодной матрицы, второй вход — с вторым выходом диодной матрицы, третий 25 вход через третий инвертор-сумматор соединен с первым выходом диодной матрицы, э четвертый вход через четвертый инвертор соединен с вторым выходом диодной матрицы, выход третьей группы элементов 2-2И- 30
ИЛИ подключен к первому входу третьего сумматора, к второму входу которого подключен переключатель кода, а выход третьего сумматора соединен с вторым входом делйтеля, четвертым входом первой группы 35 элементов 2 — 2И-ИЛИ и вторым входом второго инвертора-сумматора, Нэ чертеже представлена функциональная схема устройства, Устройство содержит первый регистр 1, 40 первую группу элементов И 2, первый инвертор 3, вторую группу элементов И 4, второй регистр 5, имеющий вход сигнала обнуления Р и счетный вход — С, схему совпадения 6, первый инвертор-сумматор 7 с 45 входом сигнала переноса, подключенным к источнику высокого уровня сигнала лог."1", а выход Р— еигнала переноса связан с входом группы совпадения 6 и через первый инвертор 3 — с входом первой группы эле- 50 ментов И 2, а также с входом второй группы элементов И 4. Первый сумматор 8, первый суммирующий вход которого связан с выходом первой группы элементов И, второй вход — через первый инвертор-сумматор 7 с 55 выходом второго регистра, а выход — с входом второго сумматора 9, Генератор тактовой частоты 10 подключен к счетному входу п-разрядного счетчика 11. Выходы счетчика
11 соединены с входными шинами дешифратора 12, подключенного к диодной матрице 13, емкостью 2 N x р,, Выходы диодной матрицы 13 соединены с первыми входами третьей группы элементов 2-2И вЂ” ИЛИ 14, на вторые входы которой через третий инвертор-сумматор 15, имеющий вход сигнала переноса лог."1", подключенный к источнику высокого уровня сигналов, подключены входы диодной матрицы 13, Выход знакового разряда диодной матрицы 13 через четвертый инвертор 16 соединен с первым управляющим. входом третьей группы элементов
2-2Й-ИЛИ 14, выход которой связан с вторым суммирующим входом третьего сумматора 17, К первому суммирующему входу третьего сумматора 17. К первому суммирующему входу третьего сумматора 17 подсоединен установочный переключатель двоичного кода 18.
Первый управляющий вход первой группы элементов 2-2И-ИЛИ 19 через второй инвертор 20 связан с выходом сигнала переноса Р второго сумматора 9, который соединен с вторым управляющим входом первой группы элементов 2-2И вЂ” ИЛИ 19 и с
S-входом RS-триггера 21, Первые информационные входы первой группы элементов
2-2И-ИЛИ 19 соединены с вторыми информационными входами этой группы через второй инвертор-сумматор 22, подключенный к источнику высокого уровня сигналов (лог."1"). Второй инвертор-сумматор 22 соединен с вторым входом устройства деления
23. Первый вход устройства деления 23 свя-., зан с выходом второго сумматора 9, а выход устройства деления 23 соединен с первым входом устройства умножения 24; к второму входу которо о подключен выход третьего регистра 25, второй вход которого связан с выходом второй группы элементов 2 — 2ИИЛИ 26, Первый управляющий вход второй группы элементов 2-2И вЂ” ИЛИ 26 связан с выходом RS-триггера 21, который через третий инвертор 27 соединен с вторыми управляющими входами второй группы элементов 2-.
2И-ИЛИ 26, вторые входы которой связаны с выходом устройства умножения 24; Выходы второй группы элементов 2-2И-ИЛИ 26 подключены к четвертому сумматору 28, вход С которого связан с генератором тактовой частоты 10 и с первым входом схемы совпадения 6. Вход сигнала обнуления Р четвертого сумматора 28 соединен с выходом элемента ЗИ-HE 29, входом сигнала обнуления Р счетчика 11 и входом сигнала обнуления Р второго регистра 5. К входам элемента ЗИ-НЕ 29 подсоединены выход сигнала переноса Р первого сумматора 8, 1791726
30
50 кнопка "Установка 0", подключающая при нажатии вход к источнику лог,"0", а также выход сигнала переноса Р счетчика 11, Выход первого регистра 1 соединен с первым входом второй группы элементов И
4, к второму входу которой подключен выход сигнала переноса Р nepsot.o инверторасумматора 7, который через первый инвертор 3 связан с входом первой группы элементов И 2. Выходы первой группы элементов И 2 подключены к входу первого сумматора 8, Выход второй группы элементов И 4 связан с первым входом второго регистра 5, выход которого через первый инвертор-сумматор 7 соединен с входом сигнала переноса, подключенным к источнику высокого уровня сигналов (лог."1"), соединен с вторым )ммирующим входом первого сумматора 6, а выход первого сумматора 8 связан с суммирующим входом второго сумматора 9.
Устройство работает следующим образом, При нажатии клавиши "Установка 0" обнуляется второй регистр 5 начальной частоты fo, счетчик 11, RS-триггер и четвертый сумматор 28. После прохождения цикла измерение периода частоты Т записывается в первый регистр 1 измеряемой частоты f, а г по наличию нуля во втором регистре 5 (сигнал переноса первого инвертара-сумматора 7 равен лог,"1") в этот регистр записывается результат первого измерения из первого. регистра 1 f2, В дальнейшем сигнал переноса первого инвертара-сумматора 7 будет оставаться равным лог."0" и записи нового значения fo2 происходить не будет, пока не произойдет очередного обнуления во втором аегистре
5. При повышении веса значение f в регистре сравнивается со значением fo на сумг маторе 8 и разность, если она положительная, устанавливается на суммирующем входе сумматора 9, если же она отрицательная, то по сигналу переноса производится обнуление второго регистра 5, счетчика 11, RS-триггера 21 и четвертого сумматора 28, Счетчик 11 увеличивает свое содержимое с кьждым тактом генератора 10 и последовательно возбуждает шины дешифратора 12, на которых распаяны "разности" (г ), вычисляемые по формуле;
Причем для учета знака разности
6 () {которая может быть как положительная, так и отрицательная) предусматривается шина знакового разряда, где в случае отрицательного значения устанавливается диод, Для остаточной нелинейности 2-3;, величина 6 ) будет существенно (на 1 — 2 порядка) меньше Л1, величина которого распаивается на входе сумматора и при последовательном возбуждении шины дешифратора12 h,() либо складываются с h<, либо вычитаются из А1, образуя значение
Л1 данного участка разбиения.
Таким образом, значение начальной частоты fo автоматически заносится во втог рой регистр 5, а в диодной матрице 13 устанавливается отдельно значение А1, а также "разности", которые отличают значения крутизны на других участках разбиения от h> . При уходе начального значения частоты датчика от запоминающего достаточно при пустой платформе нажать кнопку
"Уст.О", после чего ва втором регистре 5 запишется новое значение начальной частоты.
Таким образам. сущность изобретения состоит в том, чта значение начальной частаты f, записывается в регистр автаматичег ски, после нажатия кнопки "Уст,О", кроме того, в диоднай матрице распаивается значение крутизны первого участка 61 и "разности" 6 (), значение которых существенно меньше А1 что резко снижает емкость диодной матрицы.
Формула изобретения
Устройства линеаризации характеристики датчика, содержащее первый, второй и третий регистры, первую группу злементов И, кнопку и шину установки нуля, источник напряжения, счетчик и переключатель, о т л и ч а ю щ е е с я тем, чта, с целью повышения точности, в него введены четыре сумматора, три инвертора-сумматора, схема совпадения, четыре инвертара, три группы элементов 2 — 2И вЂ” ИЛИ, делитель, триггер, вторая группа элементов И, генератор тактовых импульсов, дешифратор, диодная матрица, элемент ЗИ вЂ” НЕ и умножитель, причем выход первого регистра подключен к первому входу первой группы элементов
И, выход которой подключен к первому входу первого сумматора, второй регистр, выходом подключенный к первому входу первого инвертора-сумматора, к второму входу которого подключен источник напряжения, к первому выходу — второй вход первого сумматора, а к второму выходу— первый вход схемы совпадения и через первый инвертор второй вход первой группы элементов И, первый выход первого сумма1791726
Составитель B.Ôåäoðîâ
Техред М.Моргентал Корректор H.Kåøåëÿ
Редактор О.Ходакова
Заказ 148 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101
7 тора подключен к первому входу второго сумматора, к второму входу которого подключен выход первой группы элементов 2,2И-ИЛИ, к первому выходу — первый вход делителя, а к второму выходу — первый вход 5 триггера, первый вход первой группы элементов 2-2И-ИЛИ и через второй инвертор . второй вход этой группы, к третьему входу которой подключен выход второго йнверто ра-сумматора, первый вход которого соеди- 10 нен с источником напряжения, выход . генератора тактовых импульсов подключен к первому входу счетчика, первый выход которого через дешифратор подключен к входу диодной матрицы, второй выход первого 15 сумматора подключен к первому входу элемента ЗИ-НЕ, второй вход которого подключен через кнопку к шине установки нуля, третий вход — к второму выходу счетчика, а выход — к второму входу счетчика, первому 20 входу второго регистра и первому входу четвертого сумматора, второй вход которого подключен к генератору тактовых импульсов, а третий — к выходу второй группы элементов 2 — 2И-ИЛИ, первый вход которой 25 подключен к выходу умножителя, второй вход — к выходу триггера, третий вход — к выходу триггера через третий инвертор, четвертый вход — к выходу третьего регистра, соединенного с первым входом умножителя, второй вход которого подключен к выходу делителя, второй вход схемы совпадения подключен к генератору тактовых импульсов, а выход — к второму входу второго регистра - первый вход второго инвертора-сумматора соединен с источником напряжения, первый вход второй группы элементов И подключен к выходу первого регистра, второй вход — к второму выходу первого инвертора-сумматора, а выход — к третьему входу второго регистра, первый вход третьей группы элементов 2—
2И-ИЛИ соединен с первым выходом диодной матрицы, второй вход — с вторым выходом диодной матрицы. третий вход через третий инвертор-сумматор соединен с первым выходом диодной матрицы, а четвертый вход через четвертый инвертор соединен с вторым выходом диодной матрицы, выход третьей группы элементов 2-2ИИЛИ подключен к первому входу третьего сумматора, к второму входу которого подключен переключатель кода, а выход третьего сумматора соединен с вторым входом делителя, четвертым входом первой группы элементов 2 — 2И вЂ” ИЛИ и вторым входом второго инвертора-сумматора;
