Устройство для управления n - фазным импульсным преобразователем напряжения

 

Сущность изобретения: устройство со держит формирователи сигналов управления , каждый из которых содержит первые и вторые D-триггеры, причем первые выходы первых D-триггеров каждой фазы соединены с D-входами D-триггеров предыдущей фазы, а R-входы первых D-триггеров и S-входы вторых D-триггеров соединены с выходом дифференцирующей цёгУи, вход которой подключен к источнику питания, что исключает продолжительные сбои в работе устройства, а вб1Хбды фбрмйр6ватёлёй сигналов управления соединены с входами соответствующих двухфазных инверторов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

)s Н 02 M 1/08

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4775399/07 (22) 15.11.89 (4б) 30.01,93, Бюл. M 4 (71) Челябинский политехнический институт им. Ленинского комсомола (72) В.Р,Дюрягин, Ю.В,Кардаев, А.Е,Гудилин и В.А.Манахов (56) Авторское свидетельство СССР

¹ 890530, кл. Н 02 М 3/335, 1981.

Авторское свидетельство СССР № 1372314, кл. С 05 F 1/595, 1988. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ NФАЗНЫМ ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ НАПРЯЖЕНИЯ

Изобретение относится к области электротехники, в частности к вторичным источникам питания, и может быть использовано для преобразования постоянного напряжения в постоянное в различных радиотехнических устройствах.

Известен преобразователь напряжения, содержащий N преобразовательных ячеек, включенных по входу параллельно, по выходу последовательно, каждая из которых состоит из двухтактного усилителя мощности с выходным трансформатором с дополнительными управляющими обмотка-. ми, выпрямителя с фильтрами, а также блока запуска, выход которого соединен с управляющими входами первой преобразовательной ячейки, дополнительные управляющие обмотки каждой ячейки подключены к управляющим входам последующей преобразовательной ячейки, кроме последней, управляющие обмотки которой соединены с управляющими входами первой преобразовательной ячейки.

„„ А „, 1791925 А1 (57) Сущность изобретения: устройство содержит формирователи сигналов управления, каждый из которых содержит первые и вторые О-триггеры, причем первые выходы первых 0-триггеров каждой фазы соединены с D-входами D-триггеров предыдущей фазы, а R-входы первых 0-триггеров и S-входы вторых 0-триггеров соединены с выходом дифференцирующей цепи, вход которой подключен к источнику питания, что исключает продолжительные сбои в работе устройства, а выходы формирователей сигналов управления соединены с входами соответствующих двухфазных инверторов, 1 ил, Однако этот преобразователь обладает низкой надежностью и низким качеством выходного напряжения.

Наиболее близким по технической сущности и достигаемому результату к изобретению является ключевой стабилизатор, содержащий N преобразовательный ячеек, каждая из которых состоит иэ последовательно соединенных инвертора (двухтактного усилителя мощности) с управляющим входом, трансформатора, выпрямителя, фильтра и (N — 1) регулирующих ключей, причем выходы преобразовательных ячеек соединены последовательно, генератора тактовых импульсов, преобразователя временных интервалов, многофазный задающий генератор, ключевой регулятор с управляющим входом и N широтно-импульсных к модуляторов.

Недостатками стабилизатора являются: отсутствие средств защиты транзисторов двухтактного усилителя мощности от сквозных токов и нЕдоиспользование преимуществ многофаэного построения при

1791925 использовании LC-фильтров в каждой преобразовательной ячейке.

Цель изобретения — унификация схемы, повышение надежности, снижение массогабаритных показателей, повышение качест- 5 ва выходного напряжения.

Поставленная цель достигается тем, что устройство управления многофазным импульсным преобразователем напряжения на основе Двухтактных:инверторов, импуль- 10 сы управленйя силовыми коммутаторами которых для обеспечения симметричности управления и гарантированного запирания силовых коммутаторов формируются путем суммирования в базовых цепях этих трэн- 15 зисторов разнополярных импульсов сдвинутых во времени относительно друг друга содержит в каждой фазе цель, обеспечивающую надежное формирование меандра сдвинутого по фазе,.состоящую из элемента 20 задержки, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двухвходового элемента ИЛИНЕ. Для исключения возникновения сквозных токов в силовых транзисторах обеспечено ограничение сигнала усилителя 25 рассогласования по минимальной величине, а для исключения переходных процессов в цифровой части при подключении нагрузки тот же сигнал ограничен и по минимальной величине, что обеспечивает по- 30 вышение надежности устройства путем введения информационных связей между

D-триггерами соседних фаз. Каждая фаза переключается в состояние, соответствующее предыдущей по времени фазе, 35

На чертеже показана принципиальная схема устройства, Устройство содержит четыре однотип-. ных модуля 1, 2, 3 и 4, каждый из которых состоит из двухтактного.инвертора, подклю- 40 ченного своим входом к выходу предварительного усилителя мощности с трансформаторным сумматором меандровых сигналов на выходе 6, вход которого в свою очередь подключен к прямым и инвер- 45 сным выходам 0-триггера 7, 8, а также из широтно-импульсного модулятора 9 соединенного одним из входов с точкой соединения усилителя 10 сигнала ошибки с диодно-резисторным ограничителем 11, 50 другим входом с соответствующим выходом многофазного задающего генератора 12, двух логических инверторов: первый из них

13 соединен своим входом с точкой соединения выхода lUNpoTHQ-импульсного моду- 55 лятора 9 с одним из входов двухвходового элемента ИЛИ-НЕ 14 выходом подключенного к С-входу D-триггера 8, а выходом с одним из входов второго двухвходового элемента ИЛИ-НЕ 15, второй вход которого подключен к выходу второго логического инвертора 16, а выход соединен с С-входом

D-триггера 7, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Первый из них 17 своим выходом соединен со входом инвертора 16 и вторым входом двухвходового элемента ИЛИ-НЕ

14, один из его входов подключен к шине

"общей" второй к выходу элемента задержки 18, который своим входом соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, один из входов которого подключен к инверсному выходу D-триггера 8, а второй к точке соединения D-входа 0-триггера 8 с инверсным выходом D-триггера 7, Устройство содержит мостовой выпрямитель 20, установленный на выходе двухтактного инвертора 5. Все выпрямители соединяются последовательно обеспечивая суммирование выходных напряжений ка>кдой фазы. Последовательно с ними стоит выходной фильтр 21 подключенный своим выходом к нагрузке и входу усилителя рассогласования 10.

Работы устройства рассматривается в режиме запуска, в установившемся режиме и режиме сбоя цифровой части, В режиме запуска устройство работает следующим образом. При включении питания дифференцирующая цепь устанавливает D-триггеры 7 в состояние лог, "0", а триггеры 8 — в состояние лог. "1".

Управление осуществляется широтномодулированными сигналами с временным сдвигом Т/К, где Т вЂ” период работы многофазного генератора пилообразного напряжения (МГПИ), à N — число фаз. Первый по времени сигнал МГПН поступает на один из входов широтно-импульсного модулятора 9 фазы 1 на второй вход которого поступает максимальный сигнал с усилителя рассогласования, В результате сравнения на выходе модулятора появляется широтно-модулированный сигнал управления, Так как О-триггерры 7, 8 данной фазы находятся в противоположных состояниях, то на выходе элемента 19 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. "1" который, не преобразуясь, передается через элемент задержки

18 на один из входов элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ, Таким образом, при противоположных. состояниях триггеров на выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует сигнал лог. "1", Этот сигнал инвертируется инвертором 16 и лог, "0" подается на один из входов двухвходвого элемента ИЛИ-НЕ 15, разрешая прохождение управляющего LLjNM сигнала, который подается на второй вход элемента 15 через инвертор 13, на выход элемента 15, соединенного с С-входом 0-триггера 7.

1791925

20

Таким образом, триггер 7, на 0-входе которого присутствует сигнал с инвертирующего выхода D-триггера 7 фазы 4 логическая "1", при приходе переднего фронта

LLINM импульс изменит свое состояние с "0" на "1". Это приводит к изменению состояния элемен га 19 с "1" на "0" и с задержкой, определяется элементом 18,изменит состояние элемента 17 с "1" на "0". Изменение состояния элемента 17 блокирует прохождение сигналов через элемент 15 и разрешает прохождение ШИМ импульса через второй вход элемента 14, который до момента смены состояния 0-триггеров 7 был заблокирован. Таким образом, задний фронт

ШИМ импульса попадает на вход "0" D-триггера 8, изменяет состояние на его прямом выходе с "1" на "0". При этом состояния на инверсных выходах 7, 8 0-триггеров становятся различными, что приводит к появлению "1" на выходе элемента 19 и через время задержки элемента 18 этот сигнал, придя на первый вход элемента 17 изменит

его выходное состояние на "1", что приведет к блокированию прохождения сигналов через элемент 14 на С-вход 0-триггера 8 и разблокирует элемент 15 для прохождения нового ШИМ импульса, а на С-вход 0-триггера 7. Так схема вернется в исходное состо. яние, но с новыми состояниями D-триггеров

Т

7 и 8. Через время t-= — 1, N где Т вЂ” период работы МГПИ;

N — количество фаз;

i — номер модуля (фазы), Описанный процесс повторится в каждой последующей фазе с некоторыми отличиями, Так сигнал íà D-вход 0-триггера 7 будет поступать с предыдущей фазы с прямого выхода D-триггера 7.

Рассмотрим отдельно работу D-триггера 7 четвертной фазы.

По прошествии цикла работь всей схемы все D-триггеры 7 будут иметь на своих прямых выходах сигнал "1", все D-триггеры

8 — сигнал "0".

В следующем цикле работы схемы на

0-входе D-триггера 7 будет иметь сигнал с инверсного выхода 7 D-триггера 4 фазы "0", который по прошествии второго цикла работы схемы перепишется на выходы всех Dтриггеров 7, а на выходах всех D-триггеров

8 соответственно будут установлены "1".

Так как каждая фаза выступает как делитель частоты входного ШИМ сигнала в два раза. На выходах 0-триггеров будут присутствовать сигналы с частотой в два раза меньше частоты ШИМ импульсов, поступающих на каждую фазу.

При установившемся режиме работы фазы между "сигналами" > >-триггеров 7 и 8 каждой фазы зависят от длительности lllMM импульса так как измерение информации

D-триггера 7 идет по переднему,0-триггера

8 по заднему фронтам этого импульса, Четыре "меандра", в фазовые сдвиги которых преобразована информация о длительности ШИМ импульса, поступают на предварительный усилитель мощности 6 с трансформаторным сумматором на выходе, С его помощью непосредственно на базах силовых транзисторов двухтактного инвертора получают управляющие сигналы, На выходах всех фаз их мощности суммируют и питают нагрузку.

Так, при запуске в первом цикле работы

МГНП пилообразующие напряжения е це не распределены по времени с необходимым сдвигом, то возможны появления "меандров" с не соответствующей фазой, Для устранения нзжелательных эффектов в предварительном усилителе мощности его а питание целесообразно подключать с задержкой относительно питания цифровой части.

При сбое цифровой части (ложное срабатывание триггера}. Информация на 0вход каждого D-триггера 7 приходит с выхода D-триггера 7 предыдущей фазы, а каждый последующий триггер установится в состояние, соответствующее предыдущему, и вся схема переходит в ре iествовать только один TBKr задающего генератора.

©ормула изобретения

Устройство для управления г>-фазным импульсным преобразователем. напряжения, включающим N двухтактных инверто ров, выходы которых подключены к входам соответствующих мостовых вып рями >-елей, включенных последовательно между выходными выводами преобразователя, содержащее датчик сигнала рассогласования. первый вход которого предназначен для подключения к выходу преобразователя, а второй вход предназначен для подключения к источникуопорного напряжения, N широтно-импульсных модуляторов, первые входы которых обьединены, а вторые соединены с соответствующими выходами многофаэного задающего генератора, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости, введены N формирователей сигналов управления, двухуровневый ограничитель напряжения и дифференцирующая RC-цепь, вход которой предназначен для подключения к источнику питания, при1791925

Составитель A. Киселев

Техред М,Моргентал Корректор С. Патрушева

Редактор

Заказ 158 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101 чем каждый из формирователей сигналов управления выполнен в виде инвертора, вход которого является входом формирователя сигналов управления и соединен с первым входом первого элемента ИЛИ-НЕ, а выход соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом второго инвертора, а выход — с С-входом первого D-триггера, инверсный выход которого соединен с Dвходом второго D-триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогс соединен с инверсным выходом второго D-триггера, а выход— с входом элемента задержки, выход которого соединен с входом третьего инвертора, .выход которого соединен с входом второго инвертора и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с

С-входом второго D-триггера, выходы первого и второго О-триггеров соединены соответственно с первым и вторым входами трансформаторного сумматора сигналов. .выход которого является выходом формирователя сигналов управления, входы формирователей сигналов управления соединены с выходами соответствующих широтно-импульсных модуляторов, а выходы предназ5 начены для подключения к входам соответствующих двухтактных инверторов, D-вход первого D-триггера первого по току работы формирователя управляющих импульсов соединен с инверсным выходом

10 первого D-триггера последнего формирователя управляющих импульсов, à D-входы первых 0-триггеров остальных формирователей управляющих импульсов соединены с прямыми выходами первых D-триггеров

15 предыдущих по такту работы формирователей управляющих импульсов, R-входы первых и S-входы вторых D-триггеров формирователей управляющих импульсов объединены и соединены с выходом диффе20 ренцирующей RC-цепи, а выход датчика сигнала рассогласования соединен с первыми входами широтно-импульсных модуляторов через двухуровневый ограничитель напряжения.