Устройство декодирования модифицированного кода бчх

 

Изобретение относится к вычислительной технике, а точнее - к области передачи информации, и может быть использовано. для контроля оперативных и постоянных ЗУ. Целью изобретения является повышение быстродействия устройства. Устройство содержит генератор синдрома, первый и второй преобразователи кода, первый и второй арифметические умножители, элементы И или ИЛИ, элемент НЕ, сумматор по модулю два, дешифратор. В устройство введен информационный региотр, мультиплексор, счетный триггер, генераторы одиночного и двойного импульсов, второй элемент ИЛИ. Устройство осуществляет обнаружение тройных, исправлений одиночных и двойных ошибок, причем коррекция одиночной ошибки производится по укороченному пути: через цепочку регистр информации, генератор синдрома, мультиплексор и дешифратор. 2 табл.. 8 ил. (Л

ССЛОЭ СОВЕ ГСКИХ сОциАли с тических

РЕСПУБЛИК (st) s Н 03 M 13/02

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4852199/24 (22) 17,07,90 (46) 30,01.93. Бюл. М 4 (71) Ереванский научно-исследовательский институт математических машин (72) А.В.Маркарян (56) Авторское свидетельство СССР

Мг 1531227, кл, Н 03 М 13/02, 1987.

Авторское свидетельство ГССР

N 1457166, кл. Н 03 М 13/02, 1987.

П а те нт С Ш А йг 4030067, кл. 6 06 F 11/12, 1977. (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ МОДИФИЦИРОВАННОГО КОДА БЧХ (57) Изобретение относится к вычислительной технике, а точнее — к области передачи информации, и может быть использовано.

Изобретение относится к вычислительной технике, а именно к области передачи информации, и может быть использовано для контроля оперативных и постоянныхЗУ.

Целью изобретения является повышение быстродействия устройства, На фиг,1 представлена структурная схема предлагаемого устройства; на фиг.2— временные диаграммы, поясняющие работу устройства; на фиг.3-8 — примеры реализации информационного регис1ра, генератора синдрома. дешифратора. мультиплексора, генератора одиночного импульса и генератора двойного импульса соответственно.

Устройство содержит информационный регистр 1, генератор 2 синдрома, преобразователи 3 и 4 кода, арифметические умножители 5 и 6, элемент НЕ 7, сумматор 8 по

„„5((„„1 791961 А1 для контроля оперативных и постоянных 3У.

Целью изобретения является повышение быстродействия устройства. Устройство содержит генератор синдрома, первый и второй преобразователи кода, первый и второй арифметические умножители, элементы И или ИЛИ, элемент НЕ, сумматор по модулю два, дешифратор. В устройство введен информационный реги:тр, мультиплексор, счетный триггер, генераторы одиноч lofo u двойного импульсов, второй элемент ИЛИ.

Устройство осуществляет обнаружение тройных, исправление одиночных и двоиных ошибок, причем коррекция одиночной ошибки производится по укороченному пути: через цепочку регистр информации, генератор синдрома, мультиплексор и дешифратор. 2 табл., 8 ил, модулю два, мультиплексор 9, дешифратор

10, элемент И 11 и ИЛИ 12, генератор 13 одиночного импульса, генератор 14 двойного импульса, счетный триггер 15 и второй элемент ИЛИ 16. Входы 17 являются входами, а выходы,1Л, 19.— выходами Устройства, На фиг.2 показаны сигналы на выходах

19-28 в двух режимах работы устройства: при возникновении рвойной ошибки и при возникновении одиночной ошибки (точечные линии). Линии со стрелкой показывают, следствием какого сигнала является появление указан ного. Низкие уровни сигнале м соответствуют значению логического "0", а высокие — логической "1". Заштрихованное поле соответствует сигналу (коду), имею ему неустановившееся состояние.

1791961

Нз

I l1I I

Обнаружение тройных, исправление одиночных и двойных ошибок в устройстве производится на основ» следующих математи вских предпосылок путем решения квадратного уравнения;

$3/Si 1 =- В/Я +(В/$1), г„ т где r — разрлдный синдоом; S1 =- а хН1;

r — раэрядНЫй СйНдрОМ $3 =- а > ХН3;+— знак поразрядной суммы по модулю два;

 — корень уравненил, представляющий собой r-разрядный код первой z или второй

z ошибки; а " — код контролируемой информации длины и; значения и и r связаны соотношением и = 2"; Т вЂ” знак транспонированил матрицы, х — знак матричного произведения; Н и Нз — матрицы размером гхп. Причем z< = S> - г . элементы (коды столбцов) матрицы H3явллются кубами элементов матрицы Н1, à Hi и Нз являютсл подматрицами в матрице Н контроля четности модифицированного кода БЧХ; где 11 I — единичнал строка длины и, При возникновении одиночной ошибки о коде aI"Ú3/S<, а разрлд контроля на четность Яр = а ° х !1! i Откуда укаэанное „ т квадратное уравнение имеет единственное решение z> = S>. При возникновении двой1 ной ошибки Яз A S< и $3/S> W 1, à Sð = О.

В этом случае уравнение решается относительно неизвестного В/S с помощью так называемой таблицы соотоетствил, где каждому значению Я3/S> + 1 приписано един3 ственное значение В/Si. После вычисления по полученным $1 и $3 значения $3/$ 1 путем перемножения S» a значение В/S1, которое определяется по таблице соответствия на основе полученного значения

S3/S1 + 1, вычисляется неизвестное В =7

1 а затем — z = $1+ z . При S3/S 7 =1 и Sð = 1— г 3 имеет мечто неисправимая тройная ошибка в коде а, В случае SI> =- 0 и нулевых значе(п ний S и S3 в коде а "!ошибки отсутствуют.

Устройство работает следующим образом, С входом 17 п-разрядный код а!"1 в параллельной форме поступает через первые входы на запись о регистр 1, В момент времени t> на выходах 22 формируется запи5

55 санный код а, который поступает на входы (n) генератора синдрома 2.

При возникновении о коде aI" двойной ошибки в момент времени tz на выходах

21, 23 и 24 вырабатываются нулевой сигнал Sp = 0 отсутствия нечетной ошибки, r— разрядные ненулевые синдромы Я3 и $1 соо ветственно, В этом случае, как отмечалось. S3 Ф S13 и $3/$1 1.

Г и-.нал Sp = О с выхода 21 поступает на вход элемента И 11, на входы генераторог, 13 и 14 и на второй управляющий вход мультиплексора 9, При этом элемент И 11 выдав на выход 18 устройства нулевой сигнал отсутстоил неисправимой ошибки, блокируется генерация одиночного импульса и разрешае ся работа генератора 14, Синдром S> N О с выходов 24 поступает на входы преобразователя 3. арифметического умножителя б, сумматора 8 по модулю два и элемента ИЛИ 12. Синдром Яз A О с выходов

23 гю:тупает на другие схемы ИЛИ 12 и на входы арифметического умножителл 5, По ненулевым значениям S3 и $3 в момент времени t3 элемент ИЛИ 12 вырабатывает единичный сигнал наличия ошибки, который поступает на выход 19 устройства и на другой вход генератора 14. Преобразователь 3 по значени>о S< вырабатывает на своих выходах г-разрядный код значения 1/$, который поступает на другие входы

3 арифметического умно>кителя 5. По энач»нию 1/S1 и $3 арифметический умножитель

5 на своих выходах вырабатывает r-разрядный код значения S3/S)3, причем младший разряд кода $3/$13 поступает на вход элемента HE 7, а остальные, старшие r — 1 разряды, — на входы преобразователя 4. После инвертирования младшего разряда кода на входах преобразователя 4 Формируется гразрядный код значенил S3/S1 + 1, В соот3 ветствии с решением вышеприведенного уравнения, на основе таблицы соответствия преобразователь 4 на своих вторых выхоцах генерирует r-разрядный код значения В/Я .

При этом на первом выходе преобразователя 4 значение сигнала мо>кот быть произвольным, поскольку он поступает на другой вход элемента И 11, который заблокирован сигналом Яр = О, поступающим с выхода 21.

По значению кода В/S<, поступа>ощего на входы арифметического умножителл ", и

S1 с выхода 24, поступаю цего на другие входы арифметического умножителя б, о момент времени t5 нэ выходах 25 арифметического умножителя б вырабатывается граэрлдный код z =- .S>8/S1 первой ошибки. 1 который поступает .-IB вторые входы мультиплексора 9. Сумматор 8 по мод,2 в момент

1791961

10 числу n " 16 =- 2" разрядов кода БЧХ) и четырех клапанах НЕ (по числу r=4) для обеспечения парафазных сигналов нэ входах элементов И, Для упрощения на фиг.5 показаны только цепи для клапанов И 10,1, 10 3, 10.4 и 10.16, реагирующих на коды (0000), (0010), (0011), (1111) соответственно. В устройстве. например, выход клапана И 10.4, в соответствии с кодами столбцов матрицы

Н1 (см, матрицу Н(1)), реагирующий на код (0011) в 8-й позиции слева в матрице Н(1), должен быть подключен к входам IK (см, фиг.3) для 8-ro разряда информационного регистра 1, а выход клапана И 10.3 для кода (0010) — к входам! К для 4-ro разряда регистра 1.

Преобразователь 3 кода предназначен для выработки значения 1/S по синдрому з

$1, поступающему на его входы. Преобразователи кодов обычно реализуются на ПЗУ.

Учитывая, что $ является r-разрядным кодом, для реализации преобразователя 3 требуется использование ПЗУ с органиэацией 2" r-разрядных слоев (2"хг). В случае кода БЧХ с матрицей Н(1) можно использовать ПЗУ с организацией (32х8), Для матрицы Н(1) составлена табл.1 преобразования $1 в 1/$1, в соответствии с которой программируется ПЗУ.

Преобразователь 4 кода, как и блок 3, реализуется на ПЗУ, но с органиэацией 4 кода, как и блок 3, реализуется на ПЗУ, но с организацией (2" х(г+1)), и и редназначен для формирования на первом выходе единичного сигнала в случае $з/$> 1 и выработки на вторых выходах r-разрядного значения

В/$1 в соответствии с решением приведенного выше уравнения с помощью таблицы соответствия. По сравнению г. преобразователем 3 разрядность преобразователя 4 увеличивается на единицу с целью обеспечения функций riepsoro выхода. Для случая реализации матрицы Н(1) составлена табл.2 соотВетствия кодов $3/$1 + 1 и B/$3.

Табл,2 составляется и реализуется по тем же принципам, что и табл,1, причем в нее вколючаются только те же значения, которые соответствуют одному из корней В в ранее приведенном квадратном уравнении. Второй корень вычисляется с помощью сумматора 8.

Арифметические умножители 5 и 6 предназначены для вычисления результатов умножения в поле G F (2 ) значений $з нэ

1/S> и В/S> нэ S соответстсенно. Сущестз вует множество вариантов исполнения этих схем. Наиболее простая реализована на сдвиговых регистрах с обратной связью и работает на основе арифметического умножения двух элементов поля с вычислением остатка от деления на л (а), Например, если л (г = а + а+ 1, то при

$з =- а = (0010) и 1/$Г = а + г»" = (0011)

5 результат произведения $з/S равняется э коду 1 + а = (1010), так как (. (cP + а )= а + а5 = 1 + a (mod л(а)).

Мультиплексор 9 — это г-разрядное устройство,,обеспечивающее посредством пе10 реключения входных цепей выбор нужного канала, на перввый из которых поступает

r-разрядный синдром S1 = (Sq(1)...Si(rj) с третьих выходов генератора 2 синдрома, на второй r-разрядный код z = (z (1)...z (г)) с

1 1 1

15 выходов умножителя 6, а на третий—

z (z (1)„.z fr)) с выходов сумматора 8.

Мультиплексор может быть собран на логических элементах, реализующих функцию ЗИ вЂ” ИЛИ, Электрическая схема

20 мультиплексора 9 на элементах ЗИ вЂ” ИЛИ представлена на фиг.6. Для упрощения показаны только цепи первого (1) и последнего (г) разрядов; управляющий вход, который подключается к триггеру 15, представлен

25 парафазным (прямой W и инверсный W входы). В схеме используется инвертор НЕ. вход которого подключается к другол1у управляющему входу л|ультиплексора 9, к выходу 21 генератора 2 (Sq), При единичном

30 значении сигнала Sp (случай возникновения одиночной ошибки), независимо от значения W, инвертор НЕ обеспечивает блокировку второго и третьего каналов и на выходы мультиплексоров поступает инфор35 мация с первого канала, т.е. $(1)...$1(г); при

$я = 0(случай возникновения двойной ошибки) блокируется первый канал и разрешается работа через остальные каналы, причем при W=1 и W=O на выходы поступает инфор40 мация со второго канала, т.е. (z (1)...z (r)), а

1 1 при W=O и W-1 — информация с третьего канала.

Генератор 13 одиночного импульса предназначен для выработки импульса, с

45 помощью которого информация с регистре

1 корректируется в случае возникновения одичной ошибки при $р-1, Генератор одиночного импульса широко применяется в BT и является одним из простейших узлов.

50 На фиг,7 представлена электрическая схел1а генератора 13, построенного на одной логическом элементе И с прил1енением входной резисторно-конденсаторой RC-цепочки и линии задержки 29. Линия задер55 жки 29 также строится на RC-цепочке по схеме, показанной на фиг,7 внутри блока

29. С помощью входной RC-цепочки oGecrteчивается формирование импульса, а линия задержки 29 обеспечивается выдачу им1791961 пульса на выход 20 в нужный момент времени («) Длительность импульса и задержки определяется величиной произведения RC, т,е. временем заряда конденсатора через

RC-цепочку (на .фиг.7 показана стрелкой) при поступлении на вход 21 положительного импульса Яр=1. При Яр=О зарядка конденсаторов не осуществляется и на выходе 20 импульс не вырабатывается.

Генератор 14 двойного импульса предназначен для выработки импульсов, с помощью которых информация в регистре 1 корректируется в случае возникновения двойной ошибки при Яр=О и наличия единичного сигнала на выходе 19 при $»$з О.

Блок 14 работает и реализуется по тем же принципам, что и генератор 13, Электрическая схема генератора 14 представлена на фиг,8, При возникновении на входе 21 сигнала Яр=О разрешается работа клапана И с помощью единичного сигнала, сформированного инвертором НЕ на одном из входов клапана И, на другой вход которого поступает импульс, сформировавшийся RC-цепочкой, С выхода клапана И сигнал поступает на вход линии задержки

30 и на один из входов клапана ИЛИ. Линия . задержки 30 обеспечивает временной сдвиг сформированного импульса на величину разности ts — 1т (см, фиг.2). В результате на выходе клапана ИЛИ генерируются два импульса, сдвинутые относительно друг друга на величину ts-t7. Линия задержки 31 обеспечивает задержку этих импульсов на величину ст и в момент времени t7 на выходе 28 генерируется первый импульс, а в момент времени t8 — второй импульс., При возникновении на входе 21 сигнала

Яр=-1 инвертором НЕ запрещается работа клапана И и вместе с ним работа всей схемы, Рассмотрим работу устройства на конкретных примерах, Предположим, что в коде а " после записи нулевой информации произошла двойная ошибка по четвертому (а4) и восьмому (as) разрядам и а=а(=(000100010000000). В случае использования матрицы Н(1) в результате выполнения произведения a() хН на выходе генератора 2 будут сформированы S1 = а(") хН1 = (0010) ® (0011) = (0001) .

Яз = а() хНз = (0011) O+ (0001) = (00!0), Яр=а ° х! 31l !в = О. Преобразователь 3 в соответствии с табл,1 по коду S1= (0001) на своих выходах выработает код 1/S! = (0011), а блок 5 по полученным знач;.ниям 1/S!

3 и ЯЗ вЂ” кОд ЯЗ/$1S =- (0011).(0010) = (1010) (cM, приведенный выше пример выполнения произведения двух кодов), С помощью элемента НЕ 7 на входы преобразователя 4 поступит значение Я„/Я з ® 1 =

5 -(1010) Ю (1000), (0010). Преобразователь кода 4 в соответствии с табл.2 по коду

$з/$1 Ю 1 - (0010) выработает на своих вторых входах код B/$1 (0001), Умно>китель 6 по полученным значениям S1 и В/S1 выра10 ботает код z = $1В/$1 = (0001) х х(0001) = (0011), который соответствует коду 8-го столбца (as) в матрице Н1, Сумматор 8 по модулю

2 по значениям $1 и z выработает код z2 =

z ® S1 - (0001) 9 (0011) = (0010), который

15 соответствует коду 4-го столбца (а4) в матрице Н1. По единичному (или нулевому) сигналу И/ с выхода блока 15 и Яр=О мультиплексор 9 (см. фиг,б) в соответствии с временной диаграммой фиг,2 пропустит на

20 входы дешифратора 10 значение z (или z при W=O, а затем — z !или z при W=-1), 2 . 1

В результате клапан И (см, фиг.5) дешифратора 10, который реагирует на код z

- (0011) (или z - (0010)), выработает единич25 ный сигнал, обеспечивающий коррекцию разряда ав (или а4 в случае поступления z2 на входы дешифратора 10) в коде а(16), а разряд а4 (или as) корректируется с помощь)о клапана И, реагиру)ощего на код z

ЗО =- (0010) (или z1= (0011)).

Выдача синхронизирующих сигналов для коррекции информации в информационном регистре 1 и генерация сигналов ошибок осуществля)отся посредством гене35 ратора двойного импульса 14. элементов И

11, ИЛИ 12.

При возникновении одиночной ошибки например, в 11-м разряде а11, когда а =(000000000) 100000), в ссстввтстввв с

40 произведением а хН генератора синдро16) ма 2 на основе матрицы Н(1) вь)работает $1

-(0101) и Яр=-1, по которым мультиплексор 9 пропустит на вход дешифратора 10 значение S1(см, фиг,б), Дешифратор 10 по вход45 ному коду Я1 = (О 01) вырабо-, ает на соответствующем входе единичный сигнал и с помощью генератора 13 будет скорректирован 11-й разряд в информационном регистре 1, 50 В случае возникновения тройной ошибки, например, в разрядах а11, a)s л а1г, по вышеприведенным соображениям $1

= (1101) 1/S! = ()101), 1/Я! = (0101) в соответствии с табл.1 Яз = (1001) и Sp=1 íà пер55 вом выходе преобразователя кода 4 с учетом Ss/$1 w 1 сфрмируется единичный з сигнал, который вместо с Яр=1 обеспечит выдачу сигнала о неисправимой ошлбке с выхода элемента И 11. При этом разряд а; в соответствии с $1 = (!101) B инфорь)ацион1791961 времени tg вырабать,вает на выходах 26 гразрядный код z =S> ь; . который поступа2 .1 ет на третьи входы м льтиплексора 9.

При нулевом сос оянии счетного триггера 15 (как поэзэно «а фиг.2, см, сигнал 27 в период времени ц — t ) логический "0" поступает на второй управляющий вход мультиплексора 9, который с учетом сигнала

Sp = О, поступающего íà его первый управляющий вход, пропускает на выходы значение z, При единичном состоянии сигнала с выхода 27 на выходы мультиплексора 9 выдается значение z, Дешифратор 10 по значению z (или z при единичном состоянии

1 2 сигнала 27) генерирует на своих выходах в соответствии с кодом z (или z n-разрядный

1 2, код с единичным значением в позиц hlh первой ошибки, который поступает на вторые входы регистра 1.

После установления соответс1вующего кода на выходах дешифратора 10 генератора 14 по сигналу Sp = 0 и единичному сигналу ошибки с выхода 19 в момент времени t7 и тв вырабатывает на выходе 28 два импульса, которые поступают на входы сче; ного триггера 15 и элемента ИЛИ 16. Передним фронтом первого импульса, который с учетом нулевого з чения си;мала, поступающего с выхода 20 на друг и вход элемента

ИЛИ 16, поступают на управляющий вход регистра 1 через элемент ИЛИ 16, в момент времени tt по значению и-разрядного кода, установившегося на вторых входах регистра 1, обеспечивается коррекция первой ошибки в информации (кодэ а " ) регистра 1.

После чего задним фронтом первого импульса счетный триггер 15 перебрасывается из состояния логического "0" ("1") в состояние логической "1" ("О"), Единичное значение сигнала с выхода 27 поступает на первый управляющий вход мультиплексора

9 и вместе с Sp:- 0 обеспечивает выдачу на входы дешифратора 10 значения z (или z ).

Далее устройство работает тэк же. как и при коррекции первой ошибки. В результате в момент времени 1в вторым импульсом с выхода 28 ° справляется вторая ошибка в информации регистра 1.

При возникновении оди«очной ошибки в коде а ") устройство рэбо . т аналогично случаю исправления две;lîÀ ошибки со следующими отличиями.

На выходе 21 вырабатывает"я значение

$р = 1. которое разрешает рат оту генератора 13, блокирует работу ге«ерзтора 14 и выдачу на выход 26 корректирующих импульсов. В этом случае согласно вышеприведенным математическим выкладкам

$з 0, $ О, Яз/$1 + 1 = О и на первом выходе преобразователя 4 вырабатывается

20 блокирующий элемент И 11 нулевой сигнал.

Поэтому, как и в предыдущем случае. нэ выход 18 устройства выдается нулевой сигнал отсутствия неисправимой ошибки. По значению $р 1, независимо от значения сигнала на первом управляющем входе мультиплексора 9. через первые входы мультиплексора 9 на входы дешифратора 10 поступает синдром $1. После установления на выходах дешфиратора 10 соответствующего значению S> r-разрядного кода с единичным значением в позиции ошибки кода а" коррекция производится импульсом с выхода 20, который генерируется в момент времени t4 через элемент ИЛИ 16 поступает на управляющий вход регистра l.

В случае возникновения тройной ошибки в коде а " устройство работает так же, кэк и в случае одиночной ошибки, с той лишь разницей. что с учетом $з/Si 1 с первого выхода преобразователя 4 поступает единичный сигнал нэ вход элемента И 11 и в результате на выход 18 устройства выдается единичный сигнал наличия неисправимой

25 тройной ошибки. При этом некорректная информация регистра 1 ложно исправляется, что, очевидно, не имеет принципиального значения.

В случае отсутствия ошибок в коде а "

30 на выходе 21 вырабатывается Sр = О, который блокирует работу генератора 13, а ма выходе t8 устройства генерируется нулевой сигнал отсутствия неисправимой ошибки, Нулевые значения $зти S< с выходов 23 и 24

35 поступают на входы элемента ИЛИ 12, котрый генерирует нулевой сигнал отсутствия ошибок на выходе 19 устройства и блокирует работу генератора 14. В результате корректирующие импульсы на выходах 20 и 28

40 не вырабатываются, а корректная информация информационного регистра 1 остается без изменения.

Проиллюстрирует работу устройства (см. фиг.1) на конкретных примерах, пред45 варительно представив назначение и конкретную реализацию входящих в состав

- устройства многофункциональных блоков

1-6,9, 19, 13 и 14, Регистр входной информации в декоди50 рующеы устройстве применяется, как правило, для временного согласования сигналов входной и выходной информации, когда длительность записываемой информации, требуемой для ее обработки и пер 55 дачи в другие узлы или устройстоэ. Регис р информацииявляется одним из cQcTBB«ll> узлов в полной схеме памяти с исправлением ошибс к и преднэзнэче«для регистрации, считываемой из накопителя информации и результата коррсгц:.и.

1791961

Н1

I!1!I 1111 ! 1111111111

Для упрощения на фиг.4 показаны только цепи выработки в соответствии с первой:. и седьмой строками матрицы (1).

Принципы генерации матрицы Н для ко-. ,да БЧХ, который принадлежит к классу цик-.

25лических кодов, подробно приводятся в книге Ф.Д>к.Мак-Вильямс, H.Ä>ê.À.Ñëoýí., Теория кодов, исправляющих ошибки. Пер. с англ. M;: Связь, !979, с.87 —,98. Элементы матрицы Н (кады столбцов в Н1.и.Нз) яв30 ляются элементами поля Галуа GF (2") по модулю примитивного неприводимаго

l многачлена ri(a) степени г; все вычисления . (умнажение, деление).производятся в поле GF (2 ) по модулю я (a), Для.матрицы

35 H(1) д(г>) = ц4 + a+ }, гд0е — примитивный. ! элемент поля GF (2.).

Дешифратор, 10 выполняет функцию преобразования r- разряднога кода ($ или

z, или г ), подаваемого с выходов мульти40 плексора 9 на входы в сигнал на одном из и выходов, по которому корректируется.соответствующий ошибочный разряд в регистре

1. Стандартный дешифратор имеет t . входов и 2 выходов. На практике наиболее часто

45 используются линейные дешифратары, Схема представляет собой набор из 2" г-входовых клапана И с парафазными входами, на которые подаются всевозможные комбинации разрядов входного слова, Дешифратор

50 10 ничем не отличается ат широко испльзуемых стандартных, пасту2пающие на его вход коды (S1 или z или z ) принимают все

1 возмо>кные значения элементов поля GF (2 ).

55 На .фиг,5 представлена электрическая схема дешифратара 10 в случае реализации кода БЧХ с матрицей H(1}, Дешифратор 10 строится на шестнадцати четырехвходавых элементах И 10,1„.„10.3, 10.4,...,10,16 (па

Генератор синдрома 2 — это схема четности, реализующая матричное праизведе(п)т ние а(хН с выработкой синдрома Я1, Яз и

Sp. Существует множество способов построения такой схемы четности, в частности на постоянных ЗУ (ПЗУ). Однако наибальСуществуют различные решения по реализации регистра информации с исправлением ошибок, Достаточно простая схема реализации основана на использовании специфики применяемых триггеров, например IK-триггеров, для которых при определенном сочетании входных импульсов хранимая информация может быть и раин вертирована.

На фиг.3 приведена электрическая схема информационного регистра 1, содержащая IK-триггеров (по числу разрядов n). Для упрощения показаны только цепи для триггеров первого (1) и последнего (nj разрядов соответственно, Входы R u S-триггеров являются информационными и подключаются к первым входам регистра 1, входы и К подключаются к вторым входам информационного регистра 1, а синхровходы С вЂ” к управляющему входу регистра 1. При обеспечении К=О и S= — 1 производится запись нулевой информации в триггер, независимо от состояния на входах С, а при R=-1 и S=O записывается единичная информация. Состояние триггера будет изменяться на противоположное при R = S = 1 и! = К

1 после подачи импульса на вход С.

Исходя из работы !К-триггера, запись информации в информационный регистр 1 производится через R u S входы триггеров в парафазном коде (без предварительного гашения), По окончании записи на входах

R и Я;устанавливаются единичнь е сигналы, разрешающие работу триггеров через

l- и К-входы, Информация в триггере с ошибочным состоянием инвертируется при подаче на связанные IK-входы единичного сигнала после формирования на управляющем входе регистра 1 импульса, поступающего на входы С триггеров, Из описания работы информационного регистра 1 вытекает, что при любом состоянии триггеров запись информации, затем . исправление ошибок будет производиться корректно, а следовательно. исходное состояние информационного регистра 1 не влияет на работоспособность устройства в целом. Для данного устройства любое состояние регистра 1 является информационным, на котарсе устройство реагирует в виде сигналов о наличии или о сутствии неисправимой ошибки, шее распространение получили схемы на сумматорах по модулю два (M2), На фиг,4 представлена функциональная схема генератора 2 синдрома на М2 в случае

5 реализации модифицированного кода БЧХ для r-4, и-16 и à "(а1, а2, аз„,а!е) на основе следующей матрицы Н;

010001 001101 0111

О О 1 О О 1 1 О 1 1 1 1 1 1 0 1

0001001101 011111

00 О 0 1 О 0 1 1 О 1 О 1 1 1 1

О 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1

О О 0 1 0 1 О О 1 О 1 О О 1 О 1

О 0 1 1 1 1 О 1 1 1 1 О 1 1 1 1

1791961

14 ном регистре 1 будет ложно исправлен с помощью генератора 13, что не имеет принципиального значения.

В случае отсутствия ошибок, который возникает как при записи в регистр 1 кор- 5 ректной информации, так и после правильной коррекции, значение Яя-0 и запрещается работа генератора 13 одиночного импульса, а по S> - $э "(0000) — работа генератора 14, В результате информация в 10 регистре 1 не изменится.

Для обеспечения функционирования устройства нет необходимости в установке триггера 15 в исходное нулевое состояние.

Устройство успешно работает без предва- 15 рительной установки триггера 15.

Счетный триггер 15 предназначен для генерации в случае возникновения в информационном регистре 1 двойной ошибки сигнала на управляющем входе 20 мультиплексора 9 с целью выдачи на входы дешифратора 10 кодов z u z через вторые

1 и третьи входы мультиплексора 9. По кодам

z u z обеспечивается исправление первой и второй ошибок в информационном регист- 25 ре. От состояния триггера 15 зависит последовательность исправляемых ошибок, т.е. по z будет исправлена первая, а по z вторая ошибка, или же наоборот — no z

2 будет исправлена первая ошибка, а по z —: 30

1 вторая ошибка, Эта последовательность не имеет принципиального значения, поскольку в любом случае информация в информационном регистре 1 будет исправлена.

Например, инвертирование сначала 8-го, а 35 потом 4-го разряда, или же наоборот — инвертирование сначала 4-ro, затем 8-го разряда, в конечном итоге дает один и тот же результат. Поэтому необходимость в пред50 варительной установке тригI ерв 15 отпадает.

Формула изоб ретения

Устройство декодирования модифицированного кода БЧХ, содержащее генератор синдрома, первый выход которого подключен к первому входу элемента И, выход которого является первым выходом устройства, второй выход генератора синдромов подключен к первому входу первого арифметического умножителя, первый выход которого подключен к первому входу первого преобразователя кода, первый выход которого подключен к второму входу элемента И, третий выход генератора синдромов подключен к первым входам сумматора по модулю два, второго арифметического умножителя и входу второго преобразователя кода, выход которого подключен к второму входу первого арифметического умножителя, второй выход которого через элемент НЕ подключен к второму входу первого преобразователя кода, второй выход которого подключен к второму входу второго арифметического умножителя, выход которого подключен к второму входу сумматора по модулю два, дешифратор и первый элемент ИЛИ, выход которого является вторым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, з него введены мультиплексор, счетный триггер, второй элемент ИЛИ, генератор одиночного импульса, генератор двойного импульса и информационный регистр, информационный вход которого является входом устройства, выход подключен к входу генератора синдромов, первый управляющий вход мультиплексора объединен с первым входом генератора двойных импульсов и входом генератора одиночных импульсов и подключен к первому выходу генератора синдромов, первый информационный вход мультиплексора обьединен с первым входом первого элемента ИЛИ и подключен к третьему выходу генератора синдромов, второй вход и выход первого элемента ИЛИ подключены соответственно к второму выходу генератора синдромов и второму входу генератора двойного импульса, выход которого подключен непосредственно к первому входу второго элемента ИЛИ и через счет0 ный триггер к второму управляющему входу мультиплексора, второй и третий информационные входы и выходы которого подключены соответственно к выходу сумматора по модулю два, выходу второго арифметического умножителя и входам дешифратора, выход которого подключен к первому управляющемуу входу информационного регистра, выход генератора одиночного импульса подключен к второму входу второго элемента ИЛИ, выход которого подключен к второму управляющему входу информационного регистра, 1791961 .Таб.:,ца 1

Табл и „а 2 и

1791961

179 I961

Z0!

Составитель Е, Саркисян

Техред IVI.Moðãåíòàë Корректор А. Козориз

Редактор 3. Ходакова

Заказ 159 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, yn,Гагарина, 101

I н (!

L (1 ! J