Устройство передачи и приема информации

 

Предлагаемое устройство может быть использовано для передачи коротких сообщений , например команд управления, между совокупностью территориально распределенных радиостанций, Целью изобретения является повышение помехоустойчивости устройства. Устройство передачи и приема информации содержит блок ввода сообщений, кодер, передатчик, элемент И, приемник, декодер, блок контроля занятости канала, хроЯизатор, формирователь кода частоты, формирователь приоритета , блок инвертирования, блок управления и блок формирования кодограмм. 3 з. п. ф-лы, 7 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ (/)

С,.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4905911/24 (22) 28.01.91. (46) 07,02,93. Бюл. ¹ 5 (72) А,А, Кузнецов, В.С. Лазарев, В,В. Манька, П.В. Покаместов, Е.Г. Прохоров и Н.П.

Шмаков (56) Авторское свидетельство СССР №

1083382, кл. Н 04 В 7/24, 1984. (54) УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕМА

ИНФОРМАЦИИ (57) Предлагаемое устройство может быть использовано для передачи коротких сообИзобретение относится к технике радиосвязи и может использоваться для передачи коротких сообщений, например, кодотрамм.

Известна сеть передачи данных, обеспечивающая передачу сообщений между главной станцией и несколькими подчиненными станциями, каждая из которых содержит передатчик, приемник и формирователь управляющего сигнала.

- Недостаток этого устройства в том, что подчиненные станции не обеспечивают самостоятельное вхождение в связь с главйой станцией, а так же имеют низкую помехоустойчивость.

Известно устройство передачи и приема информации, содержащее последовательно соединенные блок ввода сообщений, кодер, передатчик, управляющий вход которого соединен с выходом схемы совпадения, последовательно соединенные приемник, декодер и блок контроля занятости канала, один вход которого соединен с

„„ Ж„„1793454 Al (я)5 G 08 С 19/28, Н 04 В 7/24 щений, например команд управления, между совокупностью территориально распределенных радиостанций. Целью изобретения является повышение помехоустойчивости устройства. Устройство передачи и приема информации содержит блок ввода сообщений, кодер, передатчик, элемент И, приемник, декодер, блок контроля занятости канала, хройизатор, формирователь кода частоты, формирователь приоритета, блок инвертирования, блок управления и блок формирования кодог- рамм, 3 з. и. ф-лы, 7 ил. выходом приемника, другой вход со«единен с выходом хрониэатора, третий вход соединен с выходом декодера, а выход сбединей с первым входом схемы совпадения, второй вход которой соединен с выходом блока ввода сообщений.

Недостаток указанного устройства заключается в низкой пропускной сйособности и помехоустойчивости, Наиболее близким по технической сущности и достигаемому положительному эффекту. к заявляемому устройству является устройство передачи и приема информации, Прототип содержит приемник, второй вход которого соединен с выходом антеннофидерной системы, а выход соединен со входом декодера, первый выход которого является выходом устройства передачи и приема информации, а второй выход соединен с третьим входом блока контроля занятости канала, второй вход которого соединен с выходом приемника, а выход со вторым входом схемы совпадения, выход

1793454 которой параллельно подключен к третьим входам приемника и передатчика, а также к первому входу блока ввода сообщений, второй вход которого является входом устройства передачи и приема информации.

Первый выход соединен со входом кодера, выходом соединенного с первым входом передатчика, а второй выход соединен с первым входом формирователя приоритетов, выход которого соединен с первым входом .схемы совпадения, а второй вход соединен с первый выходом хронизатора, третий выход которого соединен с первым входом блока контроля занятости канала, а второй выход соединен со входом формирователя кода частоты, второй выход которого соединен с первым входом приемника, а первый

-выход соединен со вторым входом передатчика, выход которого соединен со входом антенно фидерной системы.

Недостатком прототипа является нйзкая помехоустойчивость в условиях мультипликативных помех, Целью изобретений является повыше ние помехоустойчивости устройства, Поставленная цель достигается тем, что в устройство передачи и приема информации, содержащее переда"гчик, у которого выход подключен к антенно-фидерной системе, информационный вход к кодеру, а вход частотной перестройки соединен с первым выходом формирователя кода частоты, второй выход которого соединен с входом частотной перестройки приемника, а вход с выходом временного цикла хронизатора, выход интервала занятости канала которого соединен с входом синхронизации блока контроля занятостй, канала; у которого информационный вход объединен с входом декодера и через приемник соединен с антенно-фидерной системой, уйравляющий вход соединен с восходом структуры преобразуемой информации декодера, а вйход соединен с вторйм входом схемы совпадения, выход которой соединен с входами блокировки передатчика и приемника и входом разрешения считывания блока ввода сообщений, выход кода приорйтета кбторого соединен с входом формирователя приоритетов, кроме того содержит блок формирования, блок инвертирования и блок управления, у которого первый вход соединен с"в@ходом временного"интервала пере.дачи, второй вход с выходом управления блоха йнвертирования, третий вход — с информационным выходом этого блока. четвертый вход — с выходом формирователя приоритетов, пятый вход — объединен с информационным входом блока инвертирования и подключен к информационному выходу блока ввода сообщений, шестой вход — с выходом окончания передачи блока формирования, седьмой вход — объединен с входом синхронизации блока контроля занятости канала, первый выход подключен к входу кодера, второй выход — к управляющему входу блока формирования, третий выход — к управляющему входу блока инвертирования, четвертый выход — первому входу

"О схемы совпадений, а пятый выход — к тактовому входу формирователя, кроме того информационный выход декодера соединен с информационным входом блока формирования.

Блок формирования содержит генератор тактовых импульсов, второй вход которого является вторым входом первой схемы совпадения, со входом линии задержки, выход которой соединен параллельно со вторым входом второй схемы совпадения и со входом первого совпадения, и со вторым входом счетчика импульсов выходом соединенного со входом дешифратора, выход которого является вторым выходом блока

25 формирования и соединен параллельно с первым входом генератора тактовых импульсов, с первым входом счетчика импульсов и со входом второго инвертора, выход которого соединен с первым входом второй схемы совпадения, выходом параллельно соединен ioA cî вторым входом второго регистра, первый вход которого соединен с выходом третьего регистра, входы с номерами от 3 до n/2+2 соединены с выходами

35 первого регистра с номерами от 1 до п/2, а выход является первым выходом блока формирования, и с первым входом третьего регистра, входы которого с номерами от 2 до

n/2+1 соединены с выходами первого реги"О стра с номерами от n + 1 до 3/2n, входы которого с номерами от 2 до 2n + 1 параллельно соединены с выходом первой схемы совпадения, а первый вход является первым входом блока формирования, Блок управления содержит первый реверсивный счетчик, который соединен первым входом с выходом четвертой схемы совпадения, вторым входом соединен с выходом пятой схемы совпадения, а выходом

50 соединен со вторым входом первого триггера, первый вход которого является вторым входом блока управления, а выхбд является вторым выходом блока управления и параллельно соединен с первым входом первой

55 схемы совпадения, второй вход которой является третьим входом блока управления, а выход является первым выходом блока управления, со вторым входом пятой схемы совпадения и со входом первого инвертора, выход которого параллельно соединен с

1793454 первым входом второй схемы совпадения, второй вход которой является четвертым входом блока управления, а выход соединен с первым входом схемы ИЛИ, с первым входом третьей схемы совпадения, второй вход 5 которой является пятым входом блока управления, а выход является первым выходом блока управления, со вторым входом четвертой схемы совпадения, и со вторым входом шестой схемы совпадения, первый 10 вход которой совместно с первыми входами четвертой и пятой схем совпадения является первым входом блока управления, а выход соединен с первым входом десятой схемы совпадения, выход которой является 15 пятым выходом блока управления, а второй вход соединен с выходом второго инверто. ра, с которым также соединен второй вход второй схемы ИЛИ, выход которой является четвертым выходом блока управления, и 20 второй вход восьмой схемы совпадения, первый вход которой совместно с первым входом девятой схемы совпадения является седьмым входом блока управления, а выход соединен с первым входом второго ревер- 25 сивного счетчика, второй вход которого соединен с выходом девятой схемы совпадения, а выход соединен с первым входом второго триггера, второй вход которого является шестым входом блока управ- 30 ления, а выход параллельно соединен со вторым входом девятой схемы совпадения, со входом второго инвертора и является также выходом блока управления, Блок инвертирования содержит генера- 35 тор тактовых импульсов, первый вход которого является вторым входом блока инвертирования, а выход параллельно соединен со входом линии задержки, соединенный со входом первого инвертора и с 40 первым входом второй схемы совпадения второй вход которой соединен с выходом второго инвертора, а выход соединен с первым входом второго регистра, с первым входом счетчика импульсов, выход которого 45 соединен со входом дешифратора, выход которого соединен со вторым входом генератора тактовых импульсов, со вторым входом счетчика импульсов, а также является вторым выходом блока инвертирования, и с 50 первым входом первой схемы совпадения, второй вход которой соединен с выходом первого инвертора, а выход соединен с и входами считывания первого регистра, вход записи которого является первым входом 55 блока инвертирования, а п информационных выходов которого соединены с и входами второго регистра, выход которого является первым выходом блока инвертирования.

Изобретение поясняется фиг. 1-7, Структурная схема заявляемого устройства приведена нэ фиг. 1, где цифрами обозначено: 1 — блок ввода сообщений,2 — кодер, 3 — передатчик, 4 — формирователь приоритетов, 5 — хронизатор, 6 — формирователь кода частоты, 7 — элемент И, 8 — блок контроля занятости канала, 9 — приемник, 10— декодер, 11 — блок формирования кодограмм, 12 — блок управления, 13 — блок инвертирования, 14 — вход устройства передачи и приема информации, 15 — выход устройства передачи и приема информации, Блок формирования кодограмм 11 предназначен для приема и хранения кодограммы, приема и хранения инвертированной кодограмм, формирования комбинированной кодограммы и передачи ее на выход 15 устройства передачи и приема информации.

Структурная схема блока формирования 11 представлена на фиг. 2, где цифрами обозначено: 16 — первый регистр, 17 — второй регистр, 18 — третий регистр, 19 — первый элемент И, 20 — первый инвертор, 21— вторая схема совпадения, 22 — линия передачи, 23 — второй инвертор, 24 — дешифратор, 25 — счетчик импульсов, 26 — генератор тактовых импульсов.

Блок управления 12 предназначен для. координации процессов передачи, приема, инвертирования и формирования кодограмм путем создания и передачи в другие блоки соответствующих управляющих сигналов, Структурная схема блока управления

12 представлена на фиг. 3, где цифрами обозначено. 27 — первый элемент И, 28— первый триггер, 29 — первый инвертор, 30— второй элемент И, 31 — первый реверсивный счетчик, 32 — третий элемент И, 33 — четвертый элемент И, 34 — пятый элемент И, 35— шестой элемент И, 36 — второй триггер, 37— второй инверт6р, 38 — второй реверсивный счетчйк, 39 — вторая схема ИЛИ, 40 — восьмой элемент И, 41 — девятый элемент И, 42 — десятый элемент И, 53 — первая схема

ИЛИ, Блок инвертирования 13 предназначен для получения, хранения, инвертирования и передачи кодограммы в порядке обратном исходному. Структурная схема блока инвертирования 13 представлена на фиг, 4, где цифрами обозначено: 43 — первая схема совпадения, 44 — первый регистр, 45 — первый инвертор,46 — вторая схема совпадения, 48 — второй регистр, 49 — второй инвертор, 50 — генератор так овых импульсов, 51 — счетчик импульсов, 52 — дешифратор.На фиг. 5 приведены временные диаграммы функционирования заявляемого устройства передачи и приема информации.

1793454

35

50

На фиг. 6 приведена временная диаграмма.передачи кодограммы прототипом, а на фиг. 7 временная диаграмма передачи кодограммы заявляемым устройством, Работает заявляемое устройство следующим образом, С выхода хронизатора 5 на вход формирователя кода частоты 6 поступает периодическая последовательность импульсов временного цикла с периодом Тц (фиг, 5, а), При поступлении сигналов Тц формирователь кода частоты 6 формирует код частоты передачи, который с выхода поступает на вход передатчика 3; и код частоты приема, который с выхода поступает на вход приемника 9 (фиг. 5, б), Осуществляется настройка передатчика 3 и приемника 9 на заданные частоты, По окончании настройки передатчика и приеманика с выхода хронизатора 5 на вход блока контроля занятости канала 8 и параллельно на вход блока управления 12 поступают три импульсные последовательности временных интервалов анализа занятости канала Лт (фиг. 5, в), С выхода хронизаторэ 5 на вход блока управления 12 поступают также три импульсные последовательности временных интервалов передачи кодограмм Aty, (фиг. 5, г). Кодограмма, подлежащая передачи, содержит адресную часть, код приоритета и информационную часть, По входной шине 14 эта кодограмма поступает на вход блока ввода сообщений

1. B блоке ввода сообщений 1 осуществляется выделение из кодограммы кода приоритета и, в соответствии с приоритетом, организуется очередь, определяющая временную последовательность передачи кодограмм, С выхода блока ввода сообщений

1 код приоритета передаваемой кодограммы поступает нэ вход форсирователя приоритетов 4, который вводит временную задержку передачи кодограмм на определенную величину. Лгi (фиг. 5, r), при этом меньшему приоритету соответствует большее значение Лri.

Одновременно сигнал с выхода приемника 9 поступает параллельно на вход блока контроля занятости канала 8 и на вход декодера 10. Декодер 10 осуществляет кодопреобразование поступающей на него последовательности видеоимпульсов и выделение сообщения, Блок контроля занятости канала 8 на интервалах времени Лс проводит статистический контроль структуры поступающей нэ него с приемника 9 импульсной последовательности, например, по параметрам распределения длительности импульсов и структуры преобразованной информации, поступающей на его вход с выхода декодера 10. При выявлении структуры случайной радиопомехи блок контроля занятости канала 8 принимает решение о незанятости канала и с его выхода на вход элемента И 7 подается "единичный" сигнал.

В случае выявления структуры мешающего сигнала принимается решение о занятости канала и выдается "нулевой" сигнал на второй вход элемента И 7.

Сигнал с выхода формирователя приоритетов 4, свидетельствующий о наличии кодограммы готовой к передаче, поступает на четвертый вход блока управления 12. С четвертого выхода блока управления 12 подается сигнал на вход элемента И 7. Если канал занят, то элемент И 7 закрыт "нулевым" сигналом с выхода блока контроля занятости канала 8 и очередная кодограмма будет находиться в очереди либо до конца текущего цикла передачи кодограммы, либо до освобождения канала связи. Если канал связи свободен, то элемент И 7 открыт и поступление "единичного" сигнала на ее вход приводит к появлению "единичного" сигнала на ее выходе. Сигнал с выхода элемента И 7 параллельно поступает на вход блока ввода сообщений 1, на вход передатчика 3 и на вход приемника 8, Этим сигналом запирается второй вход приемника 9, включается на излучение передатчик 3 и с выхода блока ввода сообщений 1 кодограмма параллельно поступает на вход блока инвертирования 13 (фиг. 5, д) и на вход блока управления 12. С выхода блока управления

12 кодограмма подается на вход кодера 2 в той же последовательности, т, е, первым подается первый бит кодограммы, в которой кодограмма поступила на вход блока управления (фиг, 5, д). С выхода кодера закодированная кодогрэмма поступает на вход передатчика и далее передается корреспонденту. На приемном конце радиолинии с выхода приемника 9 принятая кодограмма поступает на вход декодера 10. С выхода декодера 10 декодированная кодограмма поступает на вход блока формирования 11 и запоминается в нем (фиг. 5, ж).

Передающая часть радиолинии осуществляет передачу инвертированной кодограммы следующим образом, С выхода блока управления 12 "единичный" сигнал поступает на вход блока инвертирования 13. С выхода блока 13 инвертированная кодограммэ (фиг, 5, е) поступает на вход блока управления12, Далее, с выхода блока управления 12 инвертированная кодогрэмма поступает на вход кодера 2, где кодируется и направляется на вход передатчика 3, который и осуществляет ее передачу корреспонденту. На

1793454

10

20

55 приемном конце радиолинии с выхода приемника 9 принятая инвертированная кодограмма, поступает на вход декодера 10, С выхода декодера 10 декодированная инвертированная кодограмма поступает на вход блока формирования 11 и запоминается в нем. С выхода блока формирования 11 "единичный" сигнал поступает на вход блока управления 1?. С выхода блока формирования

11 сформированная кодограмма поступает на выход 15 устройства передачи и приема информации. На этом цикл передачи и приема кодограммй заканчивается.

Блок формирования 11 (фиг. 2) работает таким образом, что записанные в первом регистре 16 копии кодограммы (прямая и инверсная) по сигналу, поступающему на вход блока 11, перезаписывается во второй регистр 17 и третий регистр 18. Перезапись происходит следующим образом.

Сигнал, поступающий на вход блока формирования 11, запускает генератор тактовых импульсов 26. С выхода генератора тактовых импульсов 26 первый импульс параллельно поступает на вход блока 19, на второй вход счетчика импульсов и на вход линии задержки 22, которая осуществляет задержку сигнала на один такт, Так как на входе элемента И запрещающего сигнала нет, что импульс поступает на входы считывания первого регистра 16, При этом для того, чтобы в комбинированной кодограмме порядок следования информационных импульсов соответствовал исходному первая половина кодограммы с 1 по и/2 выходов первого регистра 16 поступает на входы с 3 до и/2+2 второго регистра 17 соответственно и запоминается в нем, Вторая часть кодограммы с и + 1 ло 3/2п выходов первого регистра 16 поступает на входы со 2 по и/2+

+ 1 третьего регистра 18 соответственно, и запоминается в нем, Затем с выхода линии задержки 22 через блок 21 с задержкой на один такт на вход второго регистра 17 и на вход третьего регистра 18 параллельно начинают поступать импульсы считывания и кодограмма поступает на выход блока формирования 11 в требуемой последовательности, Кроме того с выхода линии задержки

22 через инвертор 20 импульсы поступают на вход блока 19 и запрещают прохождение через нее второго и последующих импульсов счйтывания. Как только дешифратор 24 определит, что состояние счетчика импульсов 25 равно (и 4- 1), на выходе дешифратора

24 вырабатывается сигнал, который параллельно поступает на вход генератора тактовых импульсов 26. на вход счетчика импульсов 25 и через инвертор 23 на вход блока 21, тем самым запрещает работу генератора тактовых импульсов 26, обнуляет счетчик импульсов 25 и запрещает прохождение импульсов считывания через блок 21 на входы регистров 17 и 18. На этом блок 11 прекращает работу в данном цикле передачи кодограммы, Блок управления 12 работает (фиг. 3) следующим образом.

В исходном положении триггер 28 и триггер 36 находятся в "нулевом" состоянии, соответственно на выходе первого инвертора 29 и на выходе второго инвертора

37 будут "единичные" сигналы.

На вход блоха управления 12 от хрониэатора 5 поступает импульсная последовательность временного интервала Atg.

Через блок 35, открытую "единичным" сигналом с выхода инвертора 29 и блок 42, открытую "единичным" сигналом с выхода инвертора 37, последовательность импульсов временного интервала поступает через выход блока управления 12 к блоку 4. Через блок 33, открытую "единичным" сигналом с выхода инвертора 29, эта последовательность импульсов Л tK поступает на вход реверсивного счетчика 31 и заполняет его.

По заполнении реверсивного счетчика 31

"единичный" сигнал с его выхода поступает на вход триггера 28 и переводит его в еди-ничное состояние. При этом на выходе инвертора 29 образуется "нулевой" сигнал, который закрывает прохождение сигналов через блок 30, блок 32, блок 33 и блок 35, "Единичный" сигнал с выхода триггера 28 открывает блок 34, тем самым обеспечивая поступление следующей последовательности импульсов Лтк на вход реверсивного счетчика 31. Следующая последовательность импульсов At/(поступающая на реверсивный вход реверсивного счетчика 31 обнуляет его.

На вход блока управления 12 поступает

"единичный" сигнал с выхода блока инвертирования 13. Этот сигнал поступает после завершения передачи инвертированной кодограммы. Он переводит триггер 28 в исходное "нулевое" состояние, подготавливая его к очередному циклу работы.

На вход блоха управления 12 от блока

13 поступает инвертированная кодограмма.

Через блок 27, открытую "единичным" сигналом с выхода триггера 28, инвертированная кодограмма поступает через выход блока управления 12 на блок 2, На вход блоха управления 12 поступает си;нгл с выхода формирователя приоритетов 4, который несет информацию о том, что очередная кодограмма готова к передаче..

Этот сигнал, проходя через блок 30, откры1793454

12./ тую "единичным" сйтйалом с выхода инвер- задерж гй на один такт на вход регистра 48 тора 29 и через вторую схему ИЛИ, поступа- начинают поступать импульсы считывания и ет через выход блока управления 12 к блоку кодограмма, начиная с последнего бита, т, 7; - " . ::,:: -::,: е. в обратном, инверсном, порядке поступаНа вход блока управления 12 поступает 5 ет через выход блока инвертирования 13 на очередйая кодограмма с выхода блока вво- блок 12, Кроме того с выхода линии задержда сообщений 1. Эта кодограмма, проходя ки 46 через инвертор 45 импульсы поступачерез блок 32, открытую "единичным" сит- ют на вход блока 43 и запрещают налом с выхода инвертора 29, поступает на - прохождение через нее второго и последувыход блока управления 12. 10 ющих импульсов считывания. Как только деНа входблокауправления12поступает шифратор 52 определит, что состояние

"единичный" сигнал с вйхода блока форми.- счетчика импульсов 51 равно (и + 1), на вырования 11. Этот сигнал поступает после - ходе дешифратора 52 вырабатывается сигтого, как сформированная кодограмма по- нал, который параллельно поступает на ступит йа вйхоД 15 устройства передачи и 15 вход генератора тактовых импульсов 50 на приема информации. Он переводит триггер вход счетчика импульсов 51 и через инвер36 в исходное "нулевое" состояние, подго- тор 49 на вход блока 47, тем самым запретавливая его к очередному циклу работы, щает работу генератора тактовых

На вход блока управления 12 от блока 5 импульсов 50, обнуляет счетчик 51 и запрепоступает импульсная последовательность 20 щает прохождение импульсов считывания вреМенного интервала Ata, через блок 40, . через блок 47 на вход регистра 48, На этом открытую "единичным" сигналом с выхода блок 13 прекращает работу в данном цикле инвертора 37, эта пoc åäîâàòåëüéîñòü им- передачи кодограммы, йульсов постуйает на вход реверсивного Оценить повышение технической эфсчетчика 38 и заполняет его, По заполнении .25 фективности; т, е. повышение помехоустой реверсйвного счетчика 38, "единичный" сит- - чивости, функцибнирования в условиях йал с его выхода постуйает на вход трйгтера мультипликативных помех заявляемого уст36 и переводит его в "единичное" состояние. ройства по сравнению с прототипом можно

При этом на выходе инвестора 37 образует-- следующим образом. ся "нулевой":сигйал, который управляет 30 Устройство передачи и приема инфорпрохождение сигналов через схему ИЛИ 39 мацйи использует различные радиоканалы, и блок 42 и приводит к появленйю сигналов: в том чйсле и такие, в которых распространа выходах блока управления 12, "Единич-" нение передаваемйх сигналов от пункта пеный" сигнал с выхода триггера 36 закрывает редачй до пункта приема происходит по блок 40 и открывает блок 41, обеспечивая,35 различным траекториям (лучам), Различные тем самым поступление следующей после-" траектории имеют неравные длины, и пото:довательностй импульсов на вход реверсив- му колебания, одйовременно достигающие ного счетчика 38.::- Следующая приемника, имеют различные фазы. Это последовательность импульсов At> посту- — приводит к возникновению мультипликапая йа реверсивный вход счетчика 38 обну- 40 -.ивных помех, . ляет его.:,:,.:, ........:: ..: Известное устройство предполагает в

Блокинвертирования 13(фиг,4) работа- . качестве метода борьбы с мультипликативет следующим образом. -., ными помехами повторную q-кратную переКодограмма; поступающая с блока 1 на дачу кодограммы, вплоть до окончания вход, записывается и хранится в регистре 45 цикла передачи кодограммы, Подобный ал44.Сигнал,поступающййсблока12на вход горитм работы известного устройства не блока инвертирования 13; запускает гене- учитываеттакойсущественнойособенности ратор тактовых импульсов 50. С выхода ге- воздействия мультипликативных помех, как нератора тактовых импульсов 50 первый наличие времени запаздывания ь. В этом импульс параллельно поступает на вход 50 случае, если время передачи кодограммы блока 43, на вход счвтчика импульсов 51 и " ткдг будет находиться в интервале Ь < 1кдг < на вХод линии задержки 46, которая осуще- < 2тз, тодля успешной передачи кодограммы ствляет задержку сигнала на один такт. Так достаточно передать ее дважды. При этом как на входе блока 43 запрещающего сйгна-, повторная передача кодограммы должна ла нет, то импульс параллельно поступает 55 осуществляться таким образом, чтобы искана и входов считывания, начиная со второго жения при первой передаче часть кодограмдо n+ 1 входа, регистра 44,: мы передавалась в первую очередь за время

В результате кодограмма из регистра 44 меньшее времени тз; Такой алгоритм полопараллельно поступает в регистр 48. С вы- жей восновуфункционирования заявляемохода линии задержки 46 через блок 47 и с ro устройства.

1793454

16 (1(1)q) П1 I

i =1

Р1 ош.э = ц и (2) m1+m2

Р2 ош.э = (3) 30

Сравним оба алгоритма функционирования по такому показателю, как частотность ошибочного приема элемента сигнала

Рошэ, в условиях мультипликативных помех за время цикла передачи кодограммы. Для 5 известного устройства. реализующего режим многократной прямой передачи, обозНаЧИМ ЭтОт йОКаэатЕЛЬ КаК Р1 ош,s. ДЛЯ заявляемого устройства, реализующего режим двухкратной передачи кодограммы с 10 инвертированием, обозначим этот показаТЕЛЬ КаК P 2 ош.э. ДЛя ОЦЕНКИ Р1 ош,э И Р2 ош,э рассмотрим временные диаграммы передачи кодограмм известным устройством и заявляемым устройством, которые приведены 15 на фиг. 6. Частость ошибочного приема элемента сигнала можно оценить по следующим выражениям: где q — число передач кодограммы в течениЕ одного цикла передачи, u — объем кодограммы в битах, Формула изобретения

1. Устройство передачи и приема ин- 35 формации, содержащее блок ввода сообщений, первый вход которого является входом устройства, второй вход объединен с первыми входами передатчика и приемника и подключен к выходу элемента И, кодер, выход 40 которого соединен с вторым входом передатчика, третий вход которого соединен с первым выходом формирователя кода частоты, вход которого подключен к первому выходу хронизатора, второй выход которого 45 соединен с первым входом блока контроля занятости канала, второй вход которого соединен с выходом приемника и объединен с входом декодера, первый выход декодера подключен к третьему входу блока контроля 50 занятости канала, первый вход элемента И соединен с выходом контроля занятости канала, первый выход блока ввода сообщений подключен к первому входу формирователя приоритетов, второй выход формирователя 55 кода частоты соединен с вторым входом приемника, третий вход которого подключен к приемной антенне, выход передатчика соединен с передающей антенной, о т л иmI — количество бит кодограммы, пораженных мультипликативной помехой при 1-й передаче, ОЧЕВИДНО, Чта Р1ош.э > Р2ош.э На ВЕЛИЧИНУ

I=I

Ь Рош.s = Р1ош.э Р2ош.s ., (4)

q u

Например, для случая V - 2,4 к бит/с, t3 3 q-12 MeeMtKpf 6мс, u - V x х таад 14 бит, mI, 1З I =1

mI = m = и 7, Л Рош.э

С,дг g u

10 7

14 = 0,42.

Таким образом помехоустойчивость функционирования в условиях мультипликативных помех заявляемого устройства ока- зывается выше, чем у известного устройства, на величину h POUJ.s, ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены блок формирования кодограмм, блок управления и блок инвертирования, первый вход которого соединен с вторым выходом блока ввода сообщений и объединен с первым входом блока управления, первый вход блока формирования кодограмм соединен с вторым выходом декодера, второй вход блока управления подключен к третьему выходу хронизатора, третий вход соединен с первым выходом блока инвертирования, второй выход которого подключен к четвертому входу блока управления, пятый вход которого соединен с выходом формирователя приоритетов, шестой и седьмой входы блока управления подключены к первому выходу блока формирования кодограмм и второму выходу хронизатора соответственно. первый выход блока управления подключен к входу кодера, второй и третий выходы блока управления соединены с вторыми входами блока формирования кодограмм и блока инвертирования соответственнО, четвертый и пятый выходы блока управления подключены к вторым входам элемента И и формиро1793454 вателя приоритетов соответственно, второй выход блока формирования является выходом устройства, 2, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что блок формирования кодограмм содержит первый, второй и третий регистры памяти, первый и второй элементы И, первый и второй инверторы, элемент задержки, деи ифратор, счетчик импульсов и генератор тактовых импульсов, первый вход первого регистра памяти является первым входом блока формирования кодограмм, первый вход генератора тактовых импульсов является вторым входом блока формирования кодограмм, второй вход генератора тактовых импульсов объединен с первым входом счетчика импульсов, с входом второго инвертора подключен к выходу дешифратора и является первым выходом блока формирования кодогрэмм, выход генератора тактовых импульсов подключен к второму входу счетчика импульсов, первому входу первого элемента И и входу элемента задержки, выход счетчика импульсов соединен с входом дешифратора, выход второго инвертора подключен к первому входу второго элемента И, второй вход которого объединен с входом первого инвертора и соединен с выходом элемента задержки, выход первого инвертора подключен к второму входу первого элемента И, выход второго элемента, И подключен к первым входам второго и третьего регистров памяти, выход третьего регистра памяти соединен с вторым входом второго регистра памяти, выход первого элемента И подключен к объединенным входам группы первого регистра памяти, первые выходы группы которого подключены к соответствующим входам группы второго регистра памяти, вторые выходы группы первого регистра памяти соединены с соответствующими вхо дами группы третьего регистра памяти, выход второго" регистра памяти является вторым выходом блока формирования кодо грамм.

3, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок инвертирования содержит генератор тактовых импульсов, счетчик импульсов, дешифратор, первый и второй инверторы, элемент задержки, первый и второй элементы И, первый и второй регистры памяти, первый вход первого регистра памяти является первым входом блока инвертирования, первый вход генератора тактовых импульсов является вторым входом блока инвертирования, объединенные второй вход генератора тактовых импульсов, первый вход счетчика импульсов и вход второго инвертора подключены к выходу дешифратора, который является первым выходом блока инвертирования, выход генератора тактовых импульсов соединен с вторым входом счетчика импульсов, с первым входом первого элемента И и входом элемента задержки, выход которого подключен к первому входу второго элемента И и к входу первого инвертора, выход которого соединен со вторым входом первого элемента И, выход счетчика импульсов подключен к входу дешифратора, выход второго инвертора соединен с вторым входом второго элемента И. выход которого под15 ключен к первому входу второго регистра памяти, выход первого элемента И подключен к объединенным входам группы первого регистра памяти, выходы группы которого подключены к соответствующим входам группы второго регистра памяти, выход коТорого является вторым выходом блока ин20 верти рован ия, 4, Устройство по и. 1,отл ича ю щеес я тем, что блок управления содержит первый и второй реверсивные счетчики, первый и второй триггеры, первый и второй инверторы, первый — десятый элементы И, первый и второй элементы ИЛИ, первый входтретьего элемента И является первым входом блока управления, первые входы четвертого, пятого и шестого элементов И являются вторым входом блока управления, первый вход первого триггера является третьим входом блока управления, второй вход первого триггера соединен с выходом первого реверсивного счетчика, первый и второй входы которого подключены соответственно к выходам четвертого и пятого элементов

И, выход первого инвертора соединен с пер4Q выми входами второго и третьего элементов

И и с вторыми входами четвертого и шестого элементов И, выход nepaoro элемента ИЛИ является первым выходом блока управления, выход первого триггера соединен с втопервого инвертора, первым входом первого элемента И и является вторым выходом блока управления, второй вход первого элемента И является четвертым входом блока управления, выход первого элемента И подключен к первому входу первого элемента

ИЛИ, второй вход ко-.орого соединен с выходом третьего элемента И, второй вход второго элемента И является пятым входом блока управления, выход второго элемента

И соединен с первым входом второго элемента ИЛИ; второй вход которого обьединен с первым входом девятого элемента И, входом второго инвертора и подключен к

45 рым входом пятого элемента И, входом

1793454 выходу второго триггера, выход второго триггера является третьим выходом блока управления, первый вход второго триггера является шестым входом блока управления, второй вход второго триггера соединен с 5 выходом второго реверсивного счетчика, объединеннйе первый вход восьмого элемента И и второй вход девятого элемента И являются седьмым входом блока управления, выходы восьмого и девятого элементов 10

И подключены к первому и второму входам второго реверсивного счетчика соответственно, выход второго инвертора соединен с вторым входом восьмого элемента и первым входом десятого элемента И, второй вход которого подключен к выходу шестого элемента И, выходы второго элемента ИЛИ и десятого элемента И являются соответст-. венно четвертым и пятым выходами блока управления, 1793454

1793454

3793454 а@люб% аЮВи@ лилии юа@ @ в и ю@ффи @ам ° й@Ыйа а @аль ° алииии 5 ай и ° %eliot лай °

/Я блок инлсргнираlанця

1793454 а) Euro/ Z

«ран юело а 5 о) Ь л4 /

Ьлоо 1, фо ную ймар

gQa мслм 6 о) fpgzni Л

«рсназояа в 5

2) Ьлж f у оиизоядя 5 д) &ос f

&о а гаФругрйж у

e) Sazaf

Ьа м уп айеиер 1х ж) Входf для а ф аю>язбюя//

3) Ада r длани фо )но Я Затая я

1793454

Составитель Н,Фокина

Техред М.Моргентал Корректор A,Oáðó÷àð

Редактор

Производственно-издательский комбинат "Патент", r, Ужгород. ул.Гагарина, 101

Заказ 506 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5