Устройство для цифровой фильтрации на основе дискретного преобразования фурье
Изобретение относится к цифровой обработке сигналов и может быть использовано в цифровых радиоприемных комплексах. Целью изобретения является повышение точности фильтрации. Это достигается введением цифрового квадратурного детектора , обеспечивающего высокоточное одновременное формирование квадратурных отсчетов, группы полосовых фильтров, осуществляющих предварительную фильтрацию сигналов, и дециматора отсчетов, позволяющего снизить частоту поступления отсчетов на блок БПФ при переключении полосовУх фильтров. 2 табл., 5 ил. . Г .to с
4ф " !!
СОЮЗ СОВЕТСКИХ социАлистических
РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР (ГОСПАТЕ1-IT CCCP) 1 i? .1. « ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 (21) 4877998/24 (22) 25.10.90 (46) 15.02,93. Бюл. N. 6 (71) Научно-исследовательский институт радиотехнических измерений и Центральное конструкторское бюро Протон" (72) В.В.Балабанов, T,È.Ïààëîâà, А.Н.Толстов и И,В.Чеботов (56) Цифровые фильтры и устройства обработки сигналов на интегральных микросхемах, под ред. Б.Ф.Высоцкого, М.; Радио и связь, 1984, с. 18, 22-25, Авторское свидетельство СССР N 840992, кл. G 06 Е 15/332, 1979. Изобретение относится к цифровой обработке сигналов, в частности цифровой фильтрации, основанной на использовании дискретного преобразования Фурье (ДПcD), и может быть использовано в цифровых радиоприемных устройствах для решения задач распознавания сигналов, при оценивании параметров сигнала, при выделении полезных сигналов на фоне помех. Известно устройство цифровой фильтрации, содержащее формирователь квадратур, аналого-цифровые преобразователи и схему коррекции искажений, вызванных неидеальность!о формирователя квадратур. Формирователь квадратур состоит из набора фильтров промежуточной частоты, подключенных через коммутатор к сигнальным . входам двух фазовых детекторов, на выхо Ы«1795475 А1.(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ НА ОСНОВЕ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к цифровой обработке сигналов и может быть использовано в цифровых радиоприемных комплексах. Целью изобретения является повышение точности фильтрации. Это достигается введением цифрового квадратурного детектора, обеспечивающего высокоточное 4 одновременное формирование квадратурных отсчетов, группы полосовых фильтров, осуществляющих предварительную фильтрацию сигналов, и дециматора отсчетов, позволяющего снизить частоту поступления отсчетов на блок BIicD при переключении полосовИх фильтров. 2 табл., 5 ил. дах которых подключены фильтры нижних частот(ФНЧ). В качестве опорных напряжений для фазовых детекторов используются ° сдвинутые по фазе на г/2 гармонические колебания частоты, равной средней частоте полосы частот входного сигнала. На выходах ФНЧ выделяются синфазная и квэдратурная составляющие комплексной огибающей входного сигнала, из которых с помощью аналого-цифровых п реобразователей (АЦП) формируются последовательности цифровых отсчетов. Из-за нелинейности, разноканальности по наклону амплитудных характеристик, а также из-за отклонения разности фаз квадратурных составляющих ото/2 на выходе формирователя квадратур возникают ложные сигналы, что ограничиваег динамический диапазон. с КЭ l у f ! % ь О (Л Ф г:,U ) 1795475 10 20 55 фильтруемого сигнала. Для увеличения динамического диапазона фильтруемых сигналов осуществляется цифровая коррекция амплитудных и фазовых искажений, Для этого в ОЗУ перекодировки и в ОЗУ фазового множителя, входящих в состав схемы коррекции, записываются соответственно корректирующая функция и фазовый множитель. Недостатки известного устройства обусловлены переносом спектра входного сигнала на нулевую частоту в аналоговой части устройства, что приводит к увеличению искажений за счет дрейфа нуля, нелинейных эффектов и к росту уровня шумов. Кроме того. в процессе эксплуатации устройства из-за дестабилизирующих факторов (изменения температуры, питающих напряжений) записанные заранее значения, корректирующей функции и фазового множителя не обеспечат полной коррекции возникающих разбалансов. Все это приводит к ограничению динамического диапазона фильтруемОго сигнала и снижает точность цифровой фильтрации. Прототипом заявляемого устройства яв- ляется устройство цифровой фильтрации на основе ДПФ, которое содержит генератор тестового сигнала, переключатель, аналоговый формирователь квадратур, включающий два смесителя, гетеродин и фазовращатель на к/2, корректирующее устройство, содержащее исполнительный-элемент в виде четырех умножителей и двух сумматоров и преобразователь в виде четырех ключей, чегырех регистров и четырех сумматоров, коммутатор, умножитель комплексных чисел, блок памяти, процессор БПФ и цифровой детектор. Возникающие в квадратурных. каналах раэбалансы подвергаются коррекции. В качестве датчика раэбалансов попутно с основным назначением используется процессор БПФ, сигналы на выходе которого служат исходным материалом, из которого преобразователь корректирующего устройства формирует корректирующие множители для умножителей исполнительного элемента, В режиме коррекции входы смесителей с помощью переключателя отключаются от входа устройства и соединяются с выходом генератора гармонического тестового сигнала известной частоты во + Лжи амплитуды Ао; После преобразования в смесителях и АЦП тестовые сигналы в квадратурных каналах имеют вид дискретизации следующих выражений; Xg(t) = Аосоэ{ Лил+ р,), Yo(t) = Ао(1 + да) в1п(A 40 t + po + д p)} (1) где да и Ар- амплитудный и фазовый разбалансы в квадратурных каналах. pо — начальная фаза тестового сигнала. Исполнительный элемент пропускает тестовый сигнал без искажений на вход коммутатора. При установленных единичных коэффициентах, поступающих с выхода блока памяти, умножитель комплексных чисел и процессор БПФ реализуют алгоритм ЬПФ комплексной выборки (1). В п реобразовате-. ле из действительной и мнимой частей комплексного сигнала (1) выделя ются компоненты на частоте Лй) и формируются корректирующие множители ReFx, ImFy, ReFy, ImF< где Fx = Аое po, Fy = -yAo(1+ да) ,i(p. + Ю В рабочем режиме входы смесителей подключаются к входу устройства. Квадратурные составляющие после коррекции в исполнительном элементе имеют вид дискретизации следующих выражений: xg(t) = x(t) . Re Fy — у (t } R е F,, yk(t)=y(t) ItnF„— x(t) -! m Fy (2) Режим коррекции проводится периодически с частотой, за период которой амплитудно-фазовые разбалансы меняются незначительно (обычно от единиц до сотен секунд). Результатом коррекции является отсутствие амплитудно-фазовых раэбалансов квадратурных каналов и как следствие, подавление зеркальных гармоник в спектре сигнала, что позволяет увеличить точность цифровой фильтрации и расширить динамический диапазон устройства. Прототип обладает следующими недостатками. 1. Ограниченным динамическим диапазоном, что обусловлено формированием комплексного колебания z<(t) = xo(t)+ jyo(t) и переносом его спектра на нулевую частоту аналоговым методом — с помощью двухканального синхронного детектирования. При этом в спектре гф) присутствуют спектральные составляющие, вызванные дрейфом нуля, низкочастотными шумами аналоговых элементов, а также нелинейными продуктами смесителей, попадающими в полосу частот преобразованного колебания. Если U » суммарный уровень параэитного сигнала в z (t), то динамический диапазон устройства D = 201g(ApИпар) ограничен за счет Опар. 2. Недостаточной помехоустойчивостью фильтрации при обработке сигналов разного вида с различной полосой. что обусловлено отсутствием на входе смесителей набора 1795475 полосовых фильтров, ограничивающих по- разбаланса квадратур««ых каналов, что обуслосу частот обрабатываемого сигнала. Из- ловлено необходимость«О оперирования за нелинейных эффектов смесителей при воздействии на них даже неперекрываю- вместо го() с комплексным колеба}«ием }«(«) щих по полосе частот совокупности сигна- 5 = x}«(t) + 3У}:{) РазРЯ4}«ость представлениЯ лов и помех могут образовываться слагаемых которого г}«по отношени«о к разинтермодуляционные помехи, попадающие РЯ4ности пРедста лениЯ слагае«}ь«х zo(t) гв}«, в полосу полезного сигнала, которые не мо- как показано в («), составляет г}« = rsx+3. гут быть отфильтрованы последующей про- Целью изобретения является повышецедурой БПФ. ние точности фильтрации; увеличение поме«-1еобходимостью наращивания про- хоУстойчивости УстРойства и обеспечение изводительности V6e процессора БПФ при Режима Реального масштаба вРемени. повышении точности цифровой фильтрации Это достигается тем, что в устройство (увеличении разрешающей способности длЯ цифровой филь раЦии на основе Лиск цифрового спектрального анализа). что 15 Ретного ПРеобразован«}Я ФУРье, содеРжаобусловленоследующе«л взаимосвязью, вы- Wee пеРеключатель, аналого-цифровой ражаемой формульной зависимостью преобразователь, умножитель комплексных чисел, блок памяти, блок быстрого преобраП6Г,Ф «},, ЗОВаНия Фурье и цифровой детектор, и рибо = . — «О9г }ч (Оп/с) (3) 20 чем вход задания . коэффициентов умножителя комплексных чисел подкгпочен где 1 — длительность выборки {интервал к выходу блока памяти, а выходы умножитенаблюдения); ля комплексных чисел подключены ко вход —. число отсчетов в выборке; 4ам блока БПФ, выходы которого г — основаниеалгоритма; 25 поДкл}очены ко Bõî4aì Цифрового ЯетектопбпФ вЂ” число БПФ(в простейшем случае Ра, выхоД которого ЯвлЯетсЯ выхо4ом УстпбпФ = 1). ройства, согласн«} предлагаемому С учетом, что 7р = Д/f где f — частота Устройству, ввеДе}«ь«набор ана "oгсвь«х подискретизации вы раже„ие (3) преобразует ««Qcoabl}«фильтров, цифровой }(Ba4parурный ся к в.иду 30 детектор (ЦКД). децнматор отсчетов, шифратор и генератор тактовых частот, причем у 9 первая группа контактов переключателя V6o= — log« M (on/c 1 (4) f () объединена и подключена ко входу устройства, вторая и третья группы контактов подувеличение разрешающей способности 35 ключены соответственно ко входу и выхОду цифрового спектрального анализа эквива- кажДого из полосовых фильтРов, вхоДЯЩих лентно уменьшению полосы частот каж- в набоР. четвеРтаЯ группа контактов обьеди: дого из фильтров гребенки БПФ, Поскольку нена и по4клю «ена к инфОРмаЦионномУ вхоМ 1/-г = т /д и увеличение разрешающей дуАПЦ, выхо4 которо о подключен ко входу способности сопряжено с ростом д, то при 40 ЦКД, пеРвый и втоРой выходы ЦКД поДклюfg = const производительность V6o должна чены к пеРвомУ и втоРому вхо4ам 4еЦиматорасти пропорционально tog M при условии ра отсчетов, первый и второй выходы функционирования устройства в реальном котоРого подключены соответственно к пеРмасштабе времени. B практической ситуа- вому и второму входам умножителя компции производительность уб ограничена. 45 лексных ""è сел, третий вхоД деЦиматора Поэтому существует предельное значение отсчетов подключен к выходУ шифРатоРа, Д fnpep при котором в устройстве еще обес- входы которого подключены к шестой группечивается режим реального масштаба вре- пе контактов пеРекл}очателЯ, пЯтаЯ гРУппа мени, что соответствует .ограничению контактов котоРого обьединена и имеет поточности ф льтрации. 50 TeH " ar} «}or«1 «еского "У1Я TBKTQBb«8 вхоДы евозможностью не.-рерывной циф- АЦП, ЦКД и дециматора отсчетов по4ключеровой фильтрации поступающих колебаний нь к пеРвому выхо4У "е }еРатоРа тактовых в реальном масштабе времени что Обуслов- частот, Второй Bb}xo4 которого подключ н к лено необходимостью периодически пере ак ово У вхоДУ» ка Ф, синхРО «3 РУключать устройство из Основного режима 55 юЩий Bblxo4 ДеЦиматоРа отсчетов поДклю- . фильтрации во вспомогательный режим чен к соответствующим входам умножителя коррекции. комплексных чисел, блока памяти, блока 5. Усложнением спецпроцессора (Щ) БПФ при введении процедуры коррекци«} - На ф«}г. 1 представлена структУРа УстРойства; на фиг. 2 — один из возможных 1795475 вариантов структуры ЦКД; на фиг. 3 — вариант построения дециматора QTc .етов. Устройство (фиг, 1) содер<жит перак »»очатель 1, группу аналоговь»х фильтров 2, аналого-цифровой преобразователь 3, цифровой квадратур»»ый детектор 4, дециматор отсчетов 5, умножитель комплексных чисел 6, блок хранения коэффициентов 7, блок быстрого преобразования Фурье 8, цифровой детектор 9, »вифратор 10, генератор тактовых частот 11, первый 12 (фиг. 2), второй 13, третий 14, четвертый 15, пятый 16 и шестой 17 регистры сдвига, первый 18, второй 19, третий 20 и четвертый 21 сумматоры, первый 22 и второй 23 коммутаторы, первый 24 и второй 25 формирователи знака, счетчикделитель 26, элемент ИСКЛ!0 »А!ОЩЕЕ ИЛИ 27, г»ервый 28 (фиг. 3) и второй 29 регистры, реверсивный счет гик импульсов 30, усилитель-инвертор 31, аналоговый вход 32 (фиг, 1) устройства, первая группа контактов 33 переклю »BTf.i!sf 1а, вторая группа контактов 34 и 35 перекл»очателя 1а, третья группа контактов >6 ff 37 переключателя 1б, четвертая группа Kol!TBKToo 38 пере».лючателя 1б, пятая 39 и шестая 40 и 41 группы . контактов переключателя 1в, вход 42 ЦКД, первый 43 и второй 44 выходь. ЦКД, третий вход 45 дециматора отсчетов, первый 46 и второй 47 выходы дециматора отсчетов, вход задания коз<1 фициентов умножителя комплексных чисел 48, первый 49 и второй 50 выходы умно<жителя комплексных чисел, первый 51 и второй 52 выходы блока БПФ, выход 53 устройства, тактовый вход 54 ЦКД, тактовый вход 55 дециматора отсчетов, синхронизиру»ощий выход 56 дециматора отсчетов, выходы второго 57 (фиг, 2), третьего 58, четвертого 59 и шестого 60 регистров сдвига, первь»й 61 и второй 62 выходы счетчика-делителя, выход 63 схемы ИСКЛЮЧАЮЩЕЕ ИЛИ. После прохождения соответству»ощего полосового фильтра нз набора 2 сигнал на входе АЦП 3 может быть представлен в следующем виде: x(t) = A(t)cosf;c; t — у(т)) = = A (t)cos в, + А:(t)sin o t, (5) где Ас(т) =- A(t} - coS p(t}; А.(t) = А(i) sin
A(t) — амплитуда сигнала; t — текущее время; А-„() — си»»усная ксадратурная составляющая; Ас(() — коси нусная квадратур на я соста вляющая. B соответствии с теоре»«ой!,orerfьникова сигнал (5) может быть представлен диск5 ретными отсчетами х (t Й 1!ËF, (6) 10 где Л F — полоса частот, занимаемая сигналом x(t). Цифровые алгоритмы вычисле»»ия квадратурных составляющих сигнала А-(n) и Ас(п) 15 и структура цифрового квадратурного детектора известны, Если выбрать интервал дискретизации из условия Лt =л/2 во, (7) 20 то по семи текущим отсчетам сигнала x(n), x(n-1}, x(n-2), x(n-3), x(n-4), х(п-5), х(п-6) можно вычислить преобразованнь»й по Гильберту отсчет сиг»»ала, отнесенный к Мо25 менту времени (n-3) по формуле 2 -(n-3) =- 1,125|x(n-4) — x(n-2)) + + О, 1 25(x(n-6) — х(п)) (8) В четные такты n =-2m, m =-0,1,2„.. зна30 чения квадратурных составляющих вычисля»отся Ас(2п1) = (-1) . x(2m}; А,(2»т») =- (-1) " х,(2 го) (9) В нечетные такты при л =- 2г»»+1, m = 0,1,2,... значения квадратурных составля»ощих вычисляются в виде Ас(2п1+1) =- (-1) v< (2пл ь1).; 40 As(2m+1) =- (-1) x(2m » 1) (10) Таким образом. при выборе и» тервала дискретизации D соответствии c»»ь<ра;»сением (7) нахождение синусной и коси»»усной квадратурных составля»о»щих сводится к коммутации с саотвелствующим з»»эком согласно выражениям (9) и (10) з»»ачений оцифрованных отсчетов сигнала х(п) и вычисленных согласно выражению (8) соот.ветствующих им по воемени значений преобразованных по Гильберту отсчетов х,(п). При таком способе формирова»»ия отсчетов комплексного колебания, когдэ квадратурное детектирование, включающее форм<1рование комплексного колебания и перенос его спектра на нулевую частоту, осуществляется одноканальной цифровой схемой, отпадает необходимость Во введечии коррекции. Кроме того. спектральные составляьощие, вызванные дрейфом нуля и 1795475 10 низкочастотными шумами аналоговых элементов, смещаются по частотной оси и не попадают в полосу частот комплексной огибающей Л(() = c(t)+ JA>(t). Отметим, что кон- 5 кретное соотношение для вычисления хг(п) зависит от свойств сигнала x(t) и требуемой точности преобоазования. Приведенное соотношение (8) обеспечивает точность 0,1 в относительной полосе частоты+.17 и 1 10 в относительной полосе частот +30, что при соответствующем выборе разрядности АЦП может обеспечить динамический диапазон устройства соответственно 60 и 40 дБ. Причем ошибка преобразования имеет 15 монотонную зависимость от расстройки. Таким образом, благодаря наличию цифрового квадратурного детектора обеспечиваются предпосылки для повышения помехоустойчивости цифровой фильтрации 20 за счет увеличения динамического диапазона устройства и перенесения по частоте в нерабочую область спектральных компонент паразитного сигнала. Условие (7) выбора интервала дискрети- 25 зации является более жесткиМ по сравнению с достаточным условием (6) и, кроме того, оно прямо не связано с полосой частот AF сигнала x(t). Как правило, в реальных устройствах l)p = const, поэтому при умень- 30 шении полосы частот AF сигнала дискретные отсчеты А (и) и А (п), следующие через интервал At, выбранный vç условия (7), из-. быточно представляют сигнал x(t). П ри децимации отсчетов — прореживании в I раз, так 35 что приведенный интервал дискретизации составляет Atp = IAt, и при выполнении при этом условия (6) для Atp, точность представления исходного сигнала . x(t), как известно. не ухудшается. Благодаря введению деци- 40 мации отсчетов при ограничении полосы частот входного сигнала за счет подключения соответствующего полосового фильтра из набора 2 создается возможность увеличения точности цифровой фильтрации без на- 45 ращивания при этом производительности блока БПФ. В отличие от прототипа в предлагаемом устройстве число отсчетов в выборке зафиксировано N = const, а приведенное значение 50 частоты дискретизации составляет после децимации fgp = fili. Поэтому необходимая производительность процессора БПФ даже уменьшается согласно выражению (4) при одновременном увеличении разрешающей 55 способности цифрового спектрального анализа Af = Afgp/N. Устройство для цифровой фильтрации на основе ДПФ функционирует следующим образом. В соответствии с видом сигналаy(t), подлежащим фильтрации, выбирается положение переключателя 1 так, чтобы полоса частот, занимаемая сигналом, была в наибольшей степени согласована с полосой пропускания одного из фильтров набора 2. Аналоговый сигнал )(t) со входа устройства 32 через первую 33 и вторую 34, 35 группы контактов переключателя 1 поступает на вход выбранного к-ro фильтра из группы 2. Ограниченный .по полосе в соответствии с амплитудно-частотной характеристикой к-го фильтра сигнал x(t) через третью 36,37 и четверту1о 38 группы контактов переключателя 1 поступает на вход АЦПЗ. Одновременно в соответствии с положением переключателя 1 на входе шифратора 10 присутствует позиционный код, согласно которому на выходе шифратора 10 образуется двоичный код, однозначно определяющий коэффициент децимации отсчетов l. С помощью АЦПЗ сигнал x(t) представляется кодированными отсчетами х(пЛ t), n =- 1,2, .;, следующими через интервал дискретизации At, длительность которого выбрана согласно выражению (7). Соответствующая последовательность импульсов подается на тактовый вход АЦПЗ с первого выхода генератора тактовых частот 1 1. Последовательность отсчетов х(пй) поступает на вход 42 ЦКД4. Цифровой квадратурный детектор (фиг. 2) содержит последовательно соединенные. первый 12, второй 13, третий 14, четвертый 15, пятый 16 и шестой 17 регистры, а также первый 18, второй 19, третий 20 и четвертый 21 сумматоры, коммутаторы 2 2и 23, первый 24 и второй 26 формирователи знака, счетчик-делитель 26 и элемент 27, информационный вход первого регистра 12 подключен ко входу 42 ЦКД, а также к первому входу сумматора 19, ко второму входу которого подключен выход 60 регистра 17, выходы 57 регистра 13 и 59 регистра 15 подключены соответственно.к первому. и второму входам сумматора 18, выход которого подключен к первым входам сумматоров 20 и 21, выход сумматора 19 подключен ко второму входу сумматора 20, выход которого подключен ко второму входу сумматора 21, выход 58 регистра 14 подключен к первому входу ксмму-. татора 22 и второму входу коммутатора 23, выход сумматора 21 подключен ко второму входу коммутатора 22 и к первому входу коммутатора 23, выходы коммутаторов 22 и 23 подключены соответственно ко входам формирователя знаков 24 и 25, выходы которых подключены соответственно к выходам 43 и 44, тактовый вход 54 подключен к 1795475 12 тактовым входам регистров с 12 по 17 и к тактовому входу счетчика-делителя 26, первый выход 6! которого подключен к тактовым входам коммутаторов 22 и 23 и к первому входу элемента ИСКЛ!ОЧЛ!ОЩЕЕ Ill VI 27, второй выход 62 счетчика-делителя 26 подкг ючен ко второму входу элемента 27 и к управляющсму входу формирователя знака 25, а выход 63 элелгв та 27 подключен к управляющему входу формирователя знака 24, Рассмотрим установившийся режим ра боты ЦКД4. В регистрах сдвига 12-17 записаны значения шести отсчетов АЦПЗ: .соответственно в регистре 12 — x(n-1), в ретистре 13 — х(п-2) и так далее вплоть до регистра 17 — х(п-G), С учетом текущего выходного значения АЦПЗ x(n) вычисление 2хг(п-3) в соответствии с формулой (8) происходит следующим образом. Обозначим ; для простоты x(n-т) = х(т), где т — задержка, т = 0,6. Выра>кение (8) эквивалентно представлению 2хг(3) = (х(4) — х(2)) + 0,125/x(4) — х(2)) + (x(6) — х(0))} Вычитание отсчетов x{4) — х(2), образуемых на выходах 59 и 57, производится сумматором 18, а вычитание отсчетов х(6) — х(0) образованных нэ выходе 60 и входе 42, производится сумматором 19. В сумматоре 20 происходит сложение двух разностей, предста влен н ых в фигурн ых скобках. Передача. выходного значения сумматора 20 на вход сумматора 21 производится са сдвигом на 3 двоичных разряда, что соответствует умно>кению в 2 . С помощью сумматора 21 вы-з числяется значение 2хг(3), которое передается на второй вход коммутатора 22 и первый вход коммутатора 23 со сдвигом на один разряд, что соответствует делению на 2. Одновременно на первый вход коммутатора 22 и второй вход коммутатора 23 с выхода 58 регисгра 14 поступает значение х(3). Потактовый сдвиг значений отсчетов x(n), осуществляется с помощью последовательности импульсов частоты fg, ггоступающих на тактовый вход 54 ЦКД4. I-!а фиг. 4а представлена последовательность импульсов частоты fg, которая поступает на вход счетчика-делителя 26..На первом выходе 61 счетчика 26 вырэбагывается меэндр частоты fg/2, представленный нэ фиг. 4б. ПосЛедовательностью импульсов частоты fg/2, подаваемых на тактовые входы коммутаторов 2 и 23, осуществляется управление прохождением отсчетов x(n) и хг(п) гга выходы коммутаторов. С выходов коммутаторов 22 и 23 сооТ ветствующие значения отсчетов поступают на входы формирователей знака 24 и 25. Управление работой формирователя 25 осу5 ществляется меандровай последовательностью частоты fg/4 —. фиг. 4в, формируемой на втором выходе 62 счетчика-делителя 26 и поступающей на вход управления форрми- рователя 25. 10 Управляющая последовательность для формирователя знака 24 формируется из последовательностей частоты fg/2 и 1 /4 с помощью элемента ИСКЛ(О !А!ОЩЕЕ ИЛИ 27. Сформированная последовательность 15 (фиг. 4г) подается с выхода 63 элемента 27 на управляющий вход формирователя 24. В соответствии с управляющими последовательностями формирователями знака осуществляется умножение отсчетов на (-1) и 20 (-1)tTI+1 согласно формулам (9) и (10). В табл. 1 представлены текущие значения синфазного Ас и квадратурного отсчетов А> на выходах 43 и 44 с учетом последовательностей, предста влен ных на 55 фиг, 4б,в,г, и нумерации импульсов частоты дискретизации для восьми тактов. С первого 43 и второго 44 выходов ЦКД 4 отсчеты А,(n) и А,(п) в темпе, определяемом т,поступают llQ первый ll второй входы децимэтора отсчетов 5 (фиг. 2), Дециматор отсчетов 5 (фиг. 3) содержит перывй 28 и второй 29 регистры, реверсигный счетчик импульсов 30 и усилитель-инвертар 31, 0входы реверсивного счетчика 30 падключены к третьему входу 45 децимэтара, вХод "-1" счетчика 30 подключен v. тактовому входу 55 дециматора, выход реверсиьного счетчика "0" подключен к своему входу записи, тактовым входам регистров 28 и 29 и входу усилителя-инвертара 31, выход 55 которого подключен к синхронизирующему выходу дециматора, а выходы регистров 28 и 29 подключены к выходам 46 и 47 деци;гатора. На входе 45 дециматора 5 присутсгвует код децимации, поступающий с выхода шифратора 10. !-!а тактовый вход 55 дециматора от генератора тактовых частот 11 поступают импульсы частоты fg. Запись отсчетов A,(n) и А (п) в регистры 28 и 29 осуществляется импульсами, вы рабатываемыми на выходе "<О" счетчика 30. Эти импульсы образуются, когда число поступивших на вход 55 импульсов частоты fg сравняется с числом, соответству ощим коду децимации, Одновременно этими импульсами каждый раз производится перезапись кода децимации в счетчике 30, Через усилитель-инвертор 31 грореженные импульсы, соответствующие ново13 1795475 му значению частоты дискретизации 1црfg/1, поступают на выход 56 дециматора 5. Про реже н н ые посл едовател ь ности Ас(у) и Ав(у), где y = 0,1,2,.... с выходов 46 и 47 дециматора 5 поступают на первый и вто- 5 рой входы умножителя комплексных чисел 6. На вход 48 зада ция коэффициентов умножителя 6 из блока памяти 7 поступают коэффициенты весовой функции — функции она W(v). В умножителе 6 производится весовая 10 обработка: Ав(у) = W(y) (Ас(y) + Юв(у И Взвешенные вещественная АсвЯ = АсЯ W(y) и мнимая Авв(Я = Ав(у) W(y) последовательности отсчетов с выходов 49 и 50 умножителя 6 подаются на первый и второй входы блока БПФ8, Синхронизация работы 20 умножителя 6 и блока 7 осуществляется с помощью последовательности частоты 1 р, поступающей с выхода 56 дециматора 5 на соответствующие входы синхронизации. Блок БПФ8 осуществляет в реальном 25 масштабе времени известный алгоритм диcKpGTHoI преобразования Фурье: и-1 Bg = g (Añ,â .(y) + 30 у=о о +! А (у)1 * ехр (— — „, уф), где ф — индекс спектральных компонент, - (= О,И-1. Для обеспечения функционирования блока БП Ф8 на его тактовый вход от генератора тактовых частот подается тактовая последовательн сть импульсов с частотой fT. 40 По окончании вычислений по очередной выборке отсчетов вещественные ReB(и мнимые !иВ компоненты спектра попарно с выходов 51 и 52 блока БПФ8 поступают на входы цифрового детектора 9. В цифровом детекторе 9 вычисляются компоненты спектра мощности согласно выражению: Вф Вф =(Re Вф) +(Im Вф), (11.) где В. — комплексно-сопряженная компонента спектра, или компоненты амплитуд- 55 ного спектра согласно выражению: / Вф/= (йеВф) +(1т В() ф - 0N — 1 Вычисленные цифровым детектором значения компонент спектра передаются на выход 53 устройства. Устройство цифровой фильтрации может быть выполнено на современной элементной базе. В качестве группы 2 фильтров целесообразно использовать аналоговые полосовые фильтры, применяемые в радио-. приемных устройствах соответствующего диапазона волн. Например, для фильтрации сигналов декаметрового диапазона волн фильтров радиоприемного устройства Р399А составляют электромеханичоские фильтры полосой пропускания по уровню— 3 дБ соответственно 10,6,3,1 и 0,3 кГц. АЦПЗ может быть выполнено на базе серийно выпускаемых микросхем 6-разрядного быстродействующего АЦП типа 1107ПВ1 и 8-разрядного 1107П82. В качестве сдвиговых регистров 12-17 ЦКД4 (фиг. 2) можно использовать микросхемы 533ИР23, 533 ИР27, 1804И Р2. Сумматоры 18-21 можно реализовать на микросхемах арифметическо-логического устройства (АЛУ) типа 533ИПЗ и схеме ускоренного переноса 533ИП4. Поскольку указанные сумматоры выполняют постоянно одну и ту же операцию, код операций жестко задается на управляющие входы АЛУ. Мультиплексоры удобно реализовать на микросхемах типа 533КП11, 533КП16. На управляющиЙ вход микросхем при этом подается последовательность, показанная на фиг. 4б. Формирователи знака 24,25 (фиг. 2) можно выполнить на микросхемах AllY типа 533ИПЗ. При этом на входах 0.3-3.0 задается число нуль, а входы 0.1-3.1 подключены к выходам коммутаторов 22,23. На управляющие входы SE подаются кодовые комбинации, которые образуются из последова-. тельностей, приведенных на фиг, 4в и 4г. Тогда на выход АЛУ передается входное число без изменения знака, что соответствует арифметической операции О+В, где В— состояние входа 0.1-3.1, и число с инверсией знака, что соответствует арифметической операции О-B. Счетчик-делитель 26 может быть выполнен на микросхеме 533ИЕ5, а элемент ИСКЛЮЧА10ЩЕЕ ИЛИ 27 на микросхеме 533Л П5. Регистры 28, 29 дециматора отсчетов (фиг. 3) удобно выполнить на микросхемах типа 533ИР23, 533ИР27, 1804ИР2, з реверсивный счетчик 30 на микросхеме 533ИЕ7. Блок 7(фиг. 1) можно выполнить на микросхемах ПЗУ, например, 556РТ4, 556РТ5. 1795475 556РТ7, а умножитель комплексных чисел 6 на микросхемах типа 1802ВРЗ, 1802ВР4. С учетом необходимого быстродействия блок БРФ9 целесообразно выполнить в виде специализированного процессора БПФ, реализованного на "жесткой" логике либо на микропроцессорах. Цифровой детектор 9, реализующий вычисленные спектра мощности согласно (11) может быть выполнен на микросхемах умножителя 1802ВРЗ. 1802ВР4 и АЛУ 533ИПЗ. При реализации детектором 9 выражения (12) умножители и ЛЛУ должны быть дополнены вычислителем квадратного корня. Последний удобно реализовать на базе ПЗУ. Шифратор 10 также может быть реализован на основе ЛЗУ, либо на функциональных элементах ИЛИ, Генератор тактовых частот 11 включает стабилизированный кварцевым резонато. ром генератор тактовой последовательности частоты fr и делитель частоты, формирующий импульсы с частотой следования fg, и может быть реализован на микросхемах 533 серии. . Таким образом, благодаря совокупности введенных в прототип узлов обеспечи- вается выполнение цели изобретения. При этом повышение точности фильтрации обусловлено с одной стороны возможностью увеличения разрешающей способности спектрального анализа, что обеспечивается введением дециматора отсчетов и набора пОлосовых фильтров, с другой стороны повышением помехоустойчивости, т.е. снижением уровня ложных сигналов в анализируемой полосе частот, что обеспечивается заменой аналогового формирователя квадратур цифровым квадратурным детектором и также введением набора полосоных фильтров. Замена аналогового формирователя квадратур, при использовании которого необходим режим коррекции, позволяет реа.лизовать в заявляемом устройстве непрерывный режим реального масштаба времени, а также отказаться ot повышенных требований к блоку БПФ в части разрядности представления чисел, В Центральном конструкторском бюро "Протон" реализован макет устройства цифровой фильтрации с использованием набора полосоных фильтров серийно выпускаемого радиоприемного устройства Р 399А с полосами частот ЛФ: 10, 6, 3, 1 и 0,3 кГц. Прямоугольность амплитудно-частотной характеристики фильтров по уровню минус 50 дБ сосгазляла не менее 3. Значение последней промчастоты fo = 15 кГц, поэтому в соотнетствии с (7) fg = 60 кГц. На фиг. 5б показан /B(f)/ на выходе АЦП 35 после дискретизации fg = 60 кГц. Характерно появление инверсных отображений, В результате квадратурного детектиронания основное отображение смещается на нулевую частоту и исчезают инверсные отобра40 жения, что представлено на фиг. 5н. При этом низкочастотные составляющие шумов аналогового происхождения В пар смещаются в нерабочую область частот, что показано на фиг, 5в. На фиг. 5а представлены отображения /B(f)/ при полосе фильтра ЛФ = 3 кГц, а на фиг. 5д — положение отображений после децимации с коэффициентом децимации = 3. 50Так как спектры отображений после децимации не перекрываются; то в результате процедуры децимации искажения в спектре анализируемого сигнала не возникают. Если характеризовать помехоустойчивость динамическим диапазоном представления компонент спектра, то в прототипе D определяется идентичностью кнадратурных каналов. Как следует иэ табл. 1.3, для достижения 0 = 40 дБ отклонение амплитудных характеристик от идеальных не должно пре5 Процедура цифрового спектрального анализа выполнялась на спецпроцессоре ДП, в котором при h - 512 и f> = 4,0 МГц был обеспечен режим обработки в реальном масштабе времени. В табл. 2 представлена взаимосвязь параметров в устройстве цифровой фильтрации и необходимая производительность, рассчитанная по формуле (4) при r = 2. В последней колонке приведены требуемые значения производительности блока БПФ в прототипе при реализации спектрального анализа с повышенной точностью. Данные табл. 2 показывают, что при использованной группе полосовых фильтров и выбранных коэффициентах децимации точность фипьтрации может быть повь.шена в 30 раэ без увеличения производительности процессора БПФ. Повышение точности фильтрации н прототипе сопряжено с необходимостью увеличения размерности выборки N (до 30 раз), усложнения узлов блока БПФ и наращивания его производительности в 1,5 раза. На фиг. 5 в качестве иллюстрации показано влияние процедуры децимации на расположение модуля основного спектра /B(f)/ и его отображений на оси частот. На фиг. 5а представлен условный спектр сигнала с учетом прямоугольностй полосового фильтра ЛФ = 10 кГц, присутствующий на входе АЦП, 1ч 1795175 Таким образом, в предложенном устpoAcTEIo цифровой фильтрации HQ основе ДПФ по сравнени о с прототипом обеспечивается повышение точности фильтрации без 5 увеличения при этом производителbllocT1f процессора, что позволяет реализовать режим фильтрации в реальном масштабе времени, а также повышается помехоустойчивост ь. Ф ормула изобретения 15 устройство для цифровой фильтрации - . на основе дискретного преобразования Фурье, содержащее переключатель, аналого-ци<1 ровой пр зобразоиэтель, умножитель комплексных чисел, блок хранения козффп- 20 циентов, блок быстрого преобразования Фурье и цифровой детектор, причем вход задания коэффициентов умножителя комп° лексных чисел подключен к выходу блока хранения коэффициентов, а выходы умно- 25 жителя комплексных чисел подключены к входам блока быстрого преобразования Фурье, выходы которого подключены к вхо-. дам цифрового детектора, выход которого является выходом устрой-тва, о т л и ч а- 30 lo щ е е с я тсм, что, с целью повышения точности фильтрации, в него введены группа аналоговых полосовых фильтров, цифроBolt квадратурный де гектор, дециматор отсчетов, шифратор и генератор тактовых 35 частот, причем первая группа контактов переклю аталя подключена к входу устройства, вторая и третья группы контактов подкл1очены соответственно к входу и выходу Ký)K (orо из энэrloroBblx rloftcc0Bblx ф_#_ttb 40 тров группы, четвертая группа контактов подключена к информационному входу энаТаблица 1 0 хо хго вышать 1$, а разность фаз не должка npeBûøBrь 1, Даже с учетом введенной в прототипе коррекции такой идентичности труднодобиться B полосе частот. В предложенном устройстве осуществляется высоко roчное формирование квадратурных составляющих и динамический диапазон огрэничивается разряд focTblo используемого АЦП (5). I эпример, для 8-разрядного АЦП 0 =6 Б =-48дЬ. лого-цифрового преобразователя, выход которого подключен к входу цифрового квадратурного детектора, первый и второй выходы цнфровог0 квадратурного детектора подключены соответственно к первому ивторому информационнымвходэцд циматорэ отсчетов, первый и второй информационные выходы которого подключены соответственно к первому и второму входам операндоь умножителя комплексных чисел. третий информационный вход дециматора отсчетов подключен к выходу шифратора, входы которого подключены к пятой группе контактов перекгпочателя, шестая группа контактов которого подключена K шине логического нуля устройствэ, тактовые зходы аналого-цифрового преобразова еля, цифрового квадратурного детектора и дециматора отсчетов подключены к первому выходу генератора тактовых частот, BTo" рой выход которого подключен к тактовому входу блока быстрого преобразования Фурье, синхронизирующий выход дециматора отсчетов подключен к одноименным входам умножителя комплексных чисел, блока хранения коэффициентов, блока быстрого преобразования Фурье и цифрового детектора. Таблица 2 1795475 б g % фРк uYФ/ Редактор Т,Иванова Заказ 432 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.-Гагарина, 101 а3 и Ю) Б/ ф бГ Составитель В.Балабанов Техред M.Ìîðãåíòàë Корректор M.Андрушенко
