Патент ссср 187128

 

С П И С А Н И Е 187128

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сава Соаатскис

Сациалистическис

Расоублик

Зависимое от авт. свидетельств" №

Заявлено 06 т/.1965 (№ 1006504/26-24) с присоединением заявки №

Приоритет

Опубликовано 11,Х.1966. Бюллетень № 20

Дата опубликования описания З.XI.19бб

Кл, 21с, 46/50

42m, 14 комитат оа долота изобратаиий и открытий ири Сааата асииистраа

СССР

ЧПК С 05f

G 06f

УДК 621,316.3.078:681.142, .07(088.8) КОММУТАТОР ПОВЕРОЧНЫХ РЕВЕРСОВ

Известны схемы коммутаторов для непрерывных систем экстремального регулирования (СЭР), осуществляющие принудительный реверс системы через определенные промежутки времени Т,.

Применение таких коммутаторов в принципе возможно и для шаговых СЭР. Однако в этом случае при изменении настройки выдержки времени М между последовательными шагами потребуется изменять настройку времени Т» коммутатора, т. е. настройки экстремального регулятора оказываются взаимосвязанными.

Предложенный коммутатор для обеспечения устойчивости шаговых СЭР построен на принципе принудительного реверса СЭР через определенное число шагов исполнительного механизма системы в одном направлении и отличается от известных тем, что выход ячейки

ИЛИ подключен к ячейке НЕ, выход которой подсоединен к двум ячейкам памяти, причем выход первой ячейки соединен со входом второй через два последовательно включенных клапана, а выход второй ячейки памяти через клапан-тумблер подключен к одному из входов ячейки ИЛИ.

На чертеже дана схема коммутатора.

Схема выполнена применительно к серийному оптимизатору АРС-1-0И, однако без изменения существа она может быть легко применена к любому шаговому оптимизатору.

Коммутатор считает число шагов исполнительного механизма 1 (ИМ) по числу прямоугольных импульсов Ра, вырабатываемых генератором 2 шагового оптимизатора. Число импульсов Ра однозначно определяет число шагов ИМ. Коммутатор выполнен так, чтоповерочный реверс может возникнуть после второго, третьего, четвертого или пятого шага

ИМ в одном направлении. Число шагов ИМ, после которых происходит поверочный реверс, настраивается тумблерами Т1, Те, Т>. После реверса ИМ от действия коммутатора, либо от действия оптимизатора (от сигнум-реле) происходит сброс коммутатора, и начинается новый счет импульсов Ра, т. е. новый цикл работы коммутатора.

Питание воздухом Ро схемы коммутатора подается через элемент HE (трехмембранное реле Б) 3 при отсутствии сигнала Ри. Сигнал

Ра от генератора подается в схему также через элемент НЕ (реле Би) для развязывания цепей коммутатора и оптимизатора. На выходе реле Би получается сигнал, обратный Ра, т. е. Ра.

Когда J o = 1 (на схему коммутатора йодается питание 1;4 кг/сл2) и сигнал Ра = 0

30 (Pa = 1), сигнал Р, на выходе реле Б, равен

187128 нулю (Р, — О), так как подпор закрывает верхнее сопло реле Бь При Ра = 1 и Р, = 1 воздух поступает в глухую камеру реле Б, преодолевает подпор и открывает верхнее сопло этого реле. После этого питание Ро проходит на выход Бь

При последующем сигнале Pa = О сигнал

Р по-прежнему равен единице, так как давление в глухой камере Б> по-прежнему преодолевает подпор. Таким образом, реле Б запоминает первый импульс Ра = 1 (релесамоблокируется) до тех пор, пока не будет снято питание Ро.

При Pa = 1 клапан К закрыт (сопло клапана закрыто давлением Pa = 1). Следовательно, P2 — — О. При этом сигнал Ра не проходит в нижнюю камеру реле Бр (Рз = О), т. к. клапан К закрыт подпором.

При последующем Ра, равном нулю, сигнал

P> — — О, т. к. сигнал P> = 1 проходит через открывающийся клапан Кь Этот сигнал преодолевает подпор и открывает клапан К, но сигнал Р, по-прежнему равен нулю, т. к. Ра = О.

При втором импульсе Ра = 1 сигнал Р> становится равным единице, и реле Б, запоминает этот сигнал так же, как реле Б запомнило первый импульс.

Если тумблер Т> открыт, то сигнал P, = 1 проходит через него, и сигнал Рк равен единице. При Рк = 1 происходит поверочный реверс ИМ; сигнал Рк поступает на элемент

ИЛИ оптимизатэра, сигнал Ри = 1, происходит опрокидывание триггера оптимизатора

APC-1-ОИ, и ИМ следующий шаг делает в другом направлении.

Сигнал Ри = 1 производит сброс питания

Po (Po = О) и соединяет все камеры элементов схемы с атмосферой. При этом сигнал Рк равен нулю. После этого сигнала Ри также становится равным нулю, питание схемы восстанавливается, и она снова начинает считать импульсы Ра.

Если тумблер Т> закрыт после второго шага ИМ, то поверочный реверс не происходит, и продолжается счет импульсов при помощи аналогичных ячеек (модулей), состоящих из трехмембранного реле и двух клапанов. Из таких модулей легко собрать схему для счета любого числа импульсов.

Схема выполнена так, что при реверсе ИМ от действия оптимизатора (при появлении сигнала от элемента сравнения), т. е. при Pu= 1, а Рк = О также происходит сброс коммутатора, и счет шагов начинается снова.

Таким образом, в коммутаторе реализована так называемая схема взвода коммутатора от срабатывания сигнума-реле оптимизатора.

Предмет изобретения

1. Коммутатор поверочных реверсов для системы экстремального регулирования, содержащий выполненные на элементах УСЭПА генератор тактовых импульсов, блок реверса исполнительного устройства с логической ячейкой ИЛИ, ячейки памяти и ячейки НЕ на трехмембранных реле, двухмембранные кла25 паны и клапаны-тумблеры, отличающийся тем, что, с целью упрощения настройки шаговых регуляторов при выборе времени такта и времени коммутации и обеспечения поверочного реверса через каждый такт, выход ячейЗО ки ИЛИ подключен к ячейке НЕ, выход которой подсоединен к двум ячейкам памяти, причем выход первой ячейки соединен со входом второй через два последовательно включенных клапана, а выход второй ячейки памяти

35 через клапан-тумблер подключен к одному из входов ячейки ИЛИ, 2. Коммутатор по п. 1, отличающийся тем, что, с целью обеспечения поверочного реверса через ряд тактов, к выходу второй ячейки па40 мяти дополнительно по числу требуемого числа тактов включено по два последовательно соединенных клапана и ячейки памяти и выходы всех ячеек памяти через соответствующие клапаны-тумблеры подключены к одному

45 и тому же входу ячейки ИЛИ.

187128

Составитель И. Н. Шувалова

Редактор Л. А. Утехина Техред А. А. Камышникова Корректоры: С. Н. Соколова и М. П. Ромашова

Заказ 3384/5 Тираж 2350 Формат бум. 60)(90 /з Объем 0,27 изд. л. Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Патент ссср 187128 Патент ссср 187128 Патент ссср 187128 

 

Похожие патенты:

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к импульсной технике, а именно к устройствам обработки сигналов, и может быть использовано в схемах допускового контроля

Изобретение относится к области машиностроения, а именно, к прецизионным позиционирующим средствам, и может быть использовано в прецизионных станках, высокоточных копирующих устройствах, а также в фотолитографических комплексах для электронной промышленности

Изобретение относится к области использования микроэлектронных устройств, а именно логических микросхем, предпочтительно цифровых, и может быть использовано во всех областях техники при управлении технологическими процессами посредством регистрации и обработки аналоговых сигналов, характеризующих технологические процессы

Изобретение относится к автоматике и может использоваться в устройствах воспроизведения компакт-дисков или цифровых видеодисков, для фокусировки сканирующего или записывающего светового или лазерного луча на носителе оптической записи или для отслеживания дорожек с записью информации

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике для построения средств автоматики, функциональных узлов систем управления и др
Наверх