Шифратор десятичного кода
I88I50
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства ¹ .—
Кл. 42m, 14
Заявлено 15.11.1965 (№ 945243/26-24) с присоединением заявки ¹
MIIK Ст 06f
УДК 681.142.07(088.8) Приоритет
Опубликовано 20.Х.1966. Бюллетень ¹ 21
Комитат по дела:л изобретеиий и открытий при Совете Министров
СССР
Дата опубликования описания 16.XII.1966
ШИФРАТОР ДЕСЯТИЧНОГО КОДА
Известны шифраторы десятичного кода, задаваемого потенциалами на девяти входных шинах и преобразуемого в двоично-десятичный код на четырех выходных шинах, содержащие собирательные диодные схемы, транзисторные схемы запрета и выходные инверторы.
Предложенный шифратор отличается от известных тем, что в нем коллектор транзистора первой схемы запрета подсоединен к первой входной шине, а база — ко второй входной шине; коллектор транзистора второй схемы запрета подсоединен ко второй и через диод к третьей входным шинам, а база — к четвертой входной шине; коллектор транзистора третьей схемы запрета подсоединен к пятой, база — к шестой входным шинам; коллектор транзистора четвертой схемы запрета подсоединен к четвертой и через диоды к шестой и седьмой входным шинам, база — к восьмой входной шине. Кроме того, нечетные входные шины через пятивходовую собирательную схему подключены к первому выходному инвертору, вторая и шестая входные шины через собирательную схему — ко второму выходному инвертору, коллектор транзистора четвертой схемы запрета и восьмая входная шина соответственно — к третьему и четвертому выходным инверторам. Выходы инверторов связаны с соответствующими выходными шинами.
Это обеспечивает возможность преобразования десятичного кода, заданного низкими управляющими потенциалами на т последовательных входных шинах и высокими потенциалами на остальных (9 — i) шинах, где i — десятичная цифра, в потенциальный двоично-десятичный код. На чертеже приведена принципиальная схема предложенного устройства.
Шифратор состоит из четырех схем запрета, двух собирательных схем и четырех выходных ннверторов.
Первая схема запрета реализует логическую операцию Х, Л» и собрана на транзисторе 1 и сопротивлениях 2.
Вторая схема запрета реализует одновременно две логические операции Х Хт и Лз Л< и собрана на транзисторе 8, разделительном
20 диоде 4 и сопротивлениях 5.
Схема запрета, собранная на транзисторе 6 и сопротивлениях 7, ничем не отличается от первой схемы и реализует операцшо Х„- Х,.
Для выполнения одновременно трех операций Ха Хз, Х„- ° Х,, Х; Хз служит схема запрета, собранная на транзисторе 8, разделительных диодах 9 и сопротивлениях 10. Емкости
30 11 являются форсирующими.
188150
Для получения логической суммы двух величин Х> Х, и Х, Х, используется двухвхоловая собирательная схема на диодах 12, 18 и с(ИР()TJIJJ)låJJJ(JJ И.
Схема на диодах 16 — 19 и сопротивлении 20 производит логическое суммирование переменных Х(Х,, Л, Х4, Л„.- Х, Л-, Х, и Л).
Для уменьшения выходi(010 сопротивле:пи схсмы и p330poc Единичному значению входной псрсмс !юи соответствует низкий уроьепь напряжения, J нулевому — высокий уровень. Рассх!Отри)! работу с: емы. Цифре «0» десяти .) )— — ... X s — — О. 1, (. Il« IJC(<; 20 входных шинах будет высокий потенцн;(л. 11ри этом транзисторы 1, 3, 6, 8»oло;кителыlым напряжсние;I питания, и на ВыхОдных шинах 80 — 88 будет низкий потенциал (!(вверены!(двоичный код 1111), 25 Цифре «1» десяти гной системы счис!Ci(i!я соотьетсп;уюг ХE — — 1, X)=Xg—= ... — — )(.,1 —— -О. Таким образом, на шине Л, низкий потенциал, а на всех остальных входных шинах-высокнй. Диод 16 и транзистор 28 открыты З0 низким уровнем напряжения на шине ХГ, состояние остальных транзисторов остается прежним. На шинах 80 — 88 образуется инверсный двоичный код 1110. Десятичной цифре «2» соответствует Х,, = Ç5 =Х))=1; Ха — — Х вЂ”вЂ” ... — — X,=О. Следовате,ihно, на шипы Х„и Х.. подан низкий потенциал, а на все остальные — высокий, Низкий потенциал !(а входе Х открывает (р(п(зистор 1, благодаря чему потенциал его коллектора новы- 40 L(If((.TcsJ, и транзистор 28 закрывается. 11нзкий II0тсIlц1iал с ШEI!IE I Лg ч(>рсз диод 1 Открыв<(с(TpaJ(3JJcTop 27. 11а iih!xop(Jhix шинах 8U — 88 ооразустся инверсный двоичный код 1101. Цифра <<3>> дсс51тичной систсхlы счнслснн» >< co0TLJ(Гс(11) с! ЛГ Л) == Л > = 1> Л5 — Л-, = — -- Х(1=-- О. При 3TÎ I Tp<(113!IcTÎph! 1 ((2< Ост;(!ОТС5i 0 Гкры!В((>!И> нo -!сре3 ) i!0 l 16 0(крь(J3Håòñÿ так)кс транзнсгор 28, и II;l в JxOJJJh(x шинах (рнкснруется инверсный код 1100. При десятичном коде «4» открывастс» трынзистор 8, Олаl Одар>1 <1сму Закрываlо (с51 Tp<1113H сторы 27 н 28 н открывается транзистор 26. Н;( выходе образуется код 1011. При десятичном коде «5» доно.шигсльно открывается транзистор 28. На шинах 80 — -88 фиксируется код 1010. Цифре «0» десятичной системы счисления соответствует открытое состояние транзистора 6. 11ри этом потенциал его коллектор,(Iio(JJ,JlJi IIpii )ecsJJEJ 11нзкнй уровень нанр51)ксни5(((а LJ)HIIc Л, lipl! ,(есятн Jlioì кодс «8» откры((а(т транзисторы 26 н 8, 5(о вызывает по !Ы(нснне потеl!LIJ( J!l 26 — 28 закрьн((но (05!, 1! I(а вl>JХО;7<(X Г105lli ISI(. 1 С5 КОД 01 1 1. I 1j) l I Д(. с» J J I 1:,ыходных Jill!1! 1IpS.< j>,JC J Шп(рратор Icñÿòè÷íîãо кола, задаьаемого ПО(снциа.lахl н на лев51ти Isxo;Iных шинах и IipcooðH3) cJ(i0ãо в лвончно-десятичный код на (стырсх выходных шг(н<(х, солсржа(ц!(й cooJIрательные диодныс схемы> -.ранзисторные схсМ Ы ЗИПРС1 а И (Sh!XO,),I(i ii ill;CP (ОРЫ, Or)f u IlJfIi J fI0, (coci(JJ!J ll к пятой, база — к шестой входНЬ(>! Jlllll! I!XI; KO,ICICKiOP Tj)«II3IJCTOPH l(В ХО, (НЫС ill! Ill h! Ч(.РСЗ IISITJIJSXOдову(0 с00!Ipilтсльlls, ю cxcx() нодкгночены к не() Во)l У Вы ходнохl м Ill I!JLP I (;Рм, IJToJ) <15i II L(7Pста» нхо llil>lc Jlilllll>l через (обир(((сльиую схему --- ко (ггорому в(,(хо (но(!) Инвертору, колг(ск.(ор Tp<(113ilcTop
>СТСI В < IOJIEJJ)!!I JSL)IXO ill(hi)ill (ННН (МН, 188150 C.îñòавитель Л. С. Захарова Редакто1 H. Джарагетти Тсхред 1. П. Курилко 1,оррсктор М. П. Ромашова Типо рафия, пр. Сапунова, д. 2.>аква 3036713 Тираж 1075 Форма r:бу:.i. 00;,90, Обьсм 0,27 изд. л. Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4