Устройство для формирования цифровых сигналов

 

Изобретение может быть использовано в цифровых системах передачи. Устройство содержит: 4 триггера (1, 2, 10, 14), 2 блока временной задержки (7, 15), 2 блока коммутации (11. 17), 1 элемент ИЛИ-НЕ (8), 1 элемент ИЛИ (9), 1 элемент ИСКЛЮЧАЮЩЕЕ ИЛ И (12), 1 инвертор (13), 1 элемент И (16), 2 тактовые шины (3, 5), 2 управляющие шины (4, 6), 1 выходную шину (18) с соответствующими функциональными связями. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 5/01

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

{21) 4931458/21 (22) 22.04.91 (46) 15.03.93. Бюл, ¹ 10 (71) Грузинский технический университет (72) В.В.Нанобашвили и P.Ã,Ñâàíèäçå (56) Авторское свидетельство СССР

N 978375, кл. Н 04 1. 5/14, 1980.

Авторское свидетельство СССР

¹ 1396255, кл. Н 03 К 5/01, 1986, „,!Ж„„1802402 Al (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение может быть использовано в цифровых системах передачи. Устройство содержит: 4 триггера (1, 2, 10, 14), 2 блока временной задержки (7, 15), 2 блока коммутации (11, 17), 1 элемент ИЛИ-HE (8), 1 элемент ИЛИ (9), 1 элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ {12), 1 инвертор (13), 1 элемент И (16), 2 тактовые шины (3, 5), 2 управляющие шины (4, 6), 1 выходную шину (18) с соответствующими функциональными связями, 5 ил.

00 .

О

ЬЭ ф

О

К) 1802402

Изобретение относится к технике электросвязи и может быть использовано в цифровых системах передачи.

Цель изобретения — расширение функциональных возможностей устройства за счет формирования не только относительного биимпульсного сигнала, но и сигналов RZ, ВН, NRZ-S, BI-Ì, DBI и МИЛЛЕР.

На фиг.1 представлена структурная электрическая схема устройства формирования цифровых сигналов, на фиг.2 — временные диаграммы формирования относительного биимпульсного сигнала; на фиг.3 — временные диаграммы формирования сигналов RZ u NRZ-S; на фиг.4 — временные диаграммы формирования сигналов

В L; на фиг.5 — временные диаграммы формирования сигналов DBI u BI-М.

Устройство для формирования цифровых сигналов содержит первый 1 и второй 2 триггеры, первую тактовую шину 3, первую управляющую шину 4, вторую тактовую шину 5, вторую управляющую шину 6, первый блок 7 временной задержки, элемент 8

ИЛИ-НЕ, элемент 9 ИЛИ, третий 10 триггер, первый 11 блок коммутации, элемент 12 ИСКЛЮЧАЮЩЕЕ ИЛИ. инвертор 13. четвертый 14 триггер, второй 15 блок временной задержки, элемент 16 И, второй 17 блок коммутации и выходную шину 18, Первый блок временной задержки предназначен для временной задержки тактового сигнала, подаваемого на счетный вход первого тригг ра, с целью обеспечения совпадения по времени фронтов тактового сигнала и цифрового сигнала. подаваемого на разрешающий в од первого триггера, что необходимо для формирования всех сигналов кроме относительного биимпульсного.

Временная задержка может быть осуществлена, например, с помощью интегрирующей цепи при соответствующем подборе ее параметров.

Аналогично может быть построен второй блок временной задержки. осуществляющий задержку сигнала на время, равное

Т/2 (Т вЂ” тактовый интервал).

Первый и второй блоки коммутации содержит наборы механических или электронных ключей, с помощью которых осуществляется выбор формируемого сигнала, Остальные блоки являются стандартными блоками электросвязи, Устройство для формирования цифровых сигналов работает следующим образом, На разрешающий вход первого 1 триггера подается исходный цифровой сигнал типа NRZ-L, подлежащий преобразованию в один из следующих сигналов; относительный биимпульсный, RZ, ВН, NRZ-S, BI-М, DBI и МИЛЛЕР.

Относительный биимпульсный сигнал формируется с помощью триггеров 1 и 2 и

5 элемента 12 ИСКЛЮЧАЮЩЕЕ ИЛИ.

Цифровой сигнал NRZ-((фиг.2а) с первой управляющей шины 4 поступает на разрешающий вход первого триггера 1, на счетный вход которого поступает сигнал с первой тактовой шины 3 (фиг.2б). Первый триггер 1 переключается под воздействием перехода из низкого уровня в высокий сигнала с первой тактовой шины (фиг.2б),если информационный сигнал с первой управля"5 ющей шины 4 (фиг,2а) на его разрешающем входе имеет высокий уровень, В противном случае первый триггер 1 не переключается.

Аналогично второй триггер 1 переключается под воздействием перехода из низкого

20 уровня в высокий сигнал со второй тактовой шины 5, инверсной по отношению к первой тактовой шине 3 (фиг,2г), поступающего на его синхронизирующий вход, если синхросигнал (фиг.2в),подаваемый íà его разрешающий вход со второй управляющей шины 6, имеет высокий уровень,B противном случае переключение не происходит.

Выходные сигналы первого 1 и второго

2 триггеров (фиг.2д,е) поступают на четвер30 тый и пятый входы первого 11 блока коммутации, в котором предварительно произведены соответствующие переключения с тем, чтобы на его первый и второй выход коммутировались сигналы соответственно с второго и третьего входов. Таким образом, выходные сигналы триггеров 1 и 2 поступают на входы элемента 12 ИСКЛЮЧАЮЩЕЕ ИЛИ, где они суммируются по модулю 2. Выходной сигнал этого элемента

40 (фиг.2л) представляет собой относительный биимпульсный сигнал, в котором в середине каждого тактового интервала обязательно имеется переход от одного уровня к другому, за исключением тех тактовых интерва45 лов, в которых передается сигнал с второй управляющей шины 6. На границах тактовых интервалов переход от одного уровня к другому имеется при наличии "1" с первой управляющей шины 4 (фиг.2а) и отсутствует при наличии "0", Выходной сигнал элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подается на второй вход второго 17 блока коммутации, который предварительно подготавливается для коммутации сигнала с этого входа на выход устройства.

Сигнал RZ (фиг.Зп) формируется из сигнала NRZ-L путем уменьшения длительностей токовых посылок в два раза, Эту операцию производит элемент 16 И, на пер1802402 вый вход которого подается сигнал NRZ-1 (фиг,За), а на второй — сигнал тактовой частоты (фиг.Зж) с выхода первого 7 блока временной задержки, Полученный на выходе элемента И сигнал RZ коммутируется на выход устройства с шестого входа второго 17 блока коммутации, Алгоритм формирования сигнала NRZ-1 (фиг.Зк) заключается в следующем: символу

"1" исходного сигнала NRZ-1 (фиг,За) соответствует повторение предыдущего элемента сигнала, а символу "0" — появление альтернативного сигнала. Сигнал NRZ-L формируется с помощью элементов 8, 9, 10 и 11, На входы элемента 8 ИЛИ-НЕ подаются сигнал NRZ-1 (фиг.3a) и тактовый сигнал (фиг,Зж). На выходе элемента 8 формируется сигнал, приведенный на фиг.Зз, который поступает на один из входов элемента 9

ИЛИ, На второй вход элемента ИЛИ подается сигнал NRZ-L, Выходной сигнал элемента 9 (фиг.Зи) поступает на счетный вход

Т-триггера 10, на выходе которого формируется сигнал NRZ-S (фиг.Зк), Этот сигнал коммутируется на выход устройства с шестого входа второго 17,блока коммутации, Алгоритм формирования сигнала BН (фиг,4м) заключается в следующем: символы "1" и "0" в исходном сигнале NRZ-1. (фиг.4а) представляется соответственно блоками символов 01 и 10.

Для формирования сигнала Bl-L на входы элемента 12 ИСКЛЮЧАЮЩЕЕ ИЛИ с . первого и второго входов первого 11 блока коммутации коммутируются сигнал NRZ-1 (фиг.4а) и тактовый сигнал с выхода блока 7 временной задержки (фиг,4ж).

Эти сигналы суммируются по модулю 2 (фиг.4л), Далее полученный в результате суммирования сигнал инвертируется в инверторе 13, на выходе которого формируется сигнал Bl-l (фиг.4н), Этот сигнал поступает на третий вход второго 17 блока коммутации, откуда коммутируется на выход последнего, Алгоритм формирования сигнала МИЛЛ Е Р заключается в следующем: символы "0" исходной последовательности кодируется поочередно высоким и низким уровнями на тактовых интервалах, а символы "1" блока- 5 ми 10 и 01, но так, чтобы первый символ блока совпадал с предыдущим символом.

Этот алгоритм реализуется с помощью счетного 14 триггера, на счетный вход которого подается сигнал 81-1 (фиг.4м), Сформиро- 5 ванный на выходе этого триггера сигнал

МИЛЛЕР (фиг.4о) поступает на пятый вход второго 17 блока коммутации, откуда коммутируется на выход устройства, Таким образом для формирования кода МИЛЛЕР необходимо предварительно получить код

ВН.

Правило формирования кода Д81 состоит в том, что как символ "1" исходной

5 последовательности, так и символ "0" кодируются блоками 01 или 10. При этом символу

"1" исходной последовательности соответствует отсутствие перехода блока 01 (или 10) в альтернативное состояние (повторяется

10 блок предшествующего состояния), а символу "0" соответствует переход (формируется блок, отличный от предшествующего), Для формирования сигнала ДВ1 используются сигналы NRZ-S, получаемый на

15 выходе блока 10 (фиг.Зк) и тактовый сигнал, формируемый на выходе блока 7, Формирование кода Д81 происходит следующим образом.

Сигнал NRZ-$ (фиг,5к) подается на чет20 вертый вход первого 11 блока коммутации, на пятый вход которого поступает тактовый сигнал (фиг.5ж) с выхода блока 7. Эти сигналы коммутируются на выходы блока коммутации и подаются на входы элемента 12

25 ИСКЛЮЧАЮЩЕЕ ИЛИ. На выходе элемента 12 формируется сигнал ДВ1 (фиг.5л),который с второго входа второго 17 блока коммутации коммутируется на выход устройства.

30 Сигнал Bl-M отличается от сигнала Д81 только сдвигом на длительность половины тактового интервала. Эта задержка осуществляется во втором 15 блоке временной задержки. На вход блока 15 подается сигнал

35 Д81 (фиг,5л), а на выходе формируется сигнал 81-M. который через четвертый вход второго 17 блока коммутации поступает на выход устройства.

Формула изобретения

40 Устройство для формирования цифровых сигналов, содержащее первый триггер, синхронизирующий вход которого соединен с первой тактовой шиной, разрешающий вход — с первой управляющей шиной, 45 второй триггер, синхронизирующий вход которого соединен с второй тактовой шиной, разрешающий вход — с второй управляющей шиной, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ и выходную шину, о т л и ч а ю щ е е0 с я тем, что, с целью расширения функциональных возможностей за счет формирования не только относительного биимпульсного сигнала, но и сигналов RZ, 81-1, NRZ-$, Bt-М, ДВ-1 и МИЛЛЕР, в него

5 введены третий и четвертый триггеры, инвертор, первый и второй блоки коммутации, элемент ИЛИ-НЕ, элемент ИЛИ, элемент И, первый и второй блоки задержки, причем первый вход элемента ИЛИ-HE соединен с первым входом элемента ИЛИ с первым

1802402

Фиг. R

Фиб Э входом элемента И, с первым входом первого блока коммутации и с первой управляющей шиной, второй вход — с вторым входом блока коммутации, с вторым входом элемента И и через первый блок задержки с первой тактовой шиной, выход — с вторым входом элемента ИЛИ, выход которого соединен со счетным входом третьего триггера, выход которого соединен с первым входом второго блока коммутации и с третьим входом первого блока коммутации, четвертый вход которого соединен с выходом первого и триггера, пятый вход — с выходом второго триггера, первый и второй выходы — соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом второго

5 блока коммутации, с входом второго блока временной задержки и с входом инвертора, выход которого соединен со счетным входом четвертого триггера и с третьим входом второго блока коммутации, четвертый вход

10 которого соединен с выходом второго блока временной задержки, пятый вход с выходом четвертого триггера, шестой вход — с выходом элемента И, выход — с выходной шиной, .1802402

Фиг. 4

Составитель В.Нанобашвили

Техред M,Моргентал Корректор Н.Слободяник

Редактор

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 851 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5