Устройство цифровой магнитной записи
Использование: приборостроение, запись цифровых кодов ритмических процессов на магнитный носитель. Сущность изобретения: устройство содержит девять формирователей импульсов, блок управления, двенадцать элементов И, пять счетчиков импульсов, основные элементы И, три регистра, блок записи, два генератора эталонных импульсов, две входные шины, выходную шину, семь RS-триггеров, два D-триггера, шесть элементов ИЛИ, два счетных триггера, два инвертора, два оперативно - запоминающих блока, два делителя частоты, умножитель частоты, распределитель импульсов. 4 ил.
Изобретение относится к приборостроению, а именно к устройствам записи цифровых кодов ритмических процессов на магнитный носитель. Известно устройство цифровой магнитной записи, содержащее входную шину, соединенную через первый формирователь импульсов с первым входом блока управления, последовательно установленные счетный триггер и блок записи, связанный с выходной шиной, первый, второй и третий выходы блока управления подключены к входам соответственно первой, второй и третьей схем И, другие входы первой и третьей схем И связаны с выходом первого генератора эталонных импульсов, а выход второго генератора эталонных импульсов подсоединен к другому входу второй схемы И, выход которой связан с дополнительным входом первого регистра и с входом второго счетчика импульсов, подключенного выходом к второму входу блока управления, третий вход которого соединен с выходом третьей схемы И, а четвертый выход с входом первого счетчика импульсов, связанного другим входом с выходом первой схемы И, выход первого генератора эталонных импульсов подключен к входу третьего счетчика импульсов, выходы разрядов первого и третьего счетчиков подключены соответственно к входам основных схем И, другие входы которых соединены с выходом третьей схемы И, а выходы с входами первого регистра, выход которого связан с входом счетного триггера через последовательно соединенные четвертый элемент И, первый RS-триггер, второй регистр, второй RS-триггер, первый D-триггер, второй D-триггер, третий RS-триггер, пятый элемент И и первый элемент ИЛИ, выход второго генератора эталонных импульсов подсоединен к входам инвертора и второго формирователя импульсов, связанного выходом с другим входом четвертой схемы И, входами шестой, седьмой, девятой и десятой схем И и с С-входом второго D-триггера, выход первого D-триггера соединен с R-входом второго RS-триггера и другим входом шестого элемента И, подключенного выходом к второму входу первой схемы ИЛИ, выход третьего RS-триггера связан с S-входом пятого RS-триггера, соединенного с входом восьмой схемы И, выход которой подсоединен к R-входу пятого RS-триггера и четвертому входу первой схемы ИЛИ, подключенной третьим входом к выходу десятой схемы И, выход первого инвертора через третий формирователь импульсов связан с синхровходами второго регистра и первого D-триггера, другим входом пятого элемента И и входом третьего регистра, соединенного первым, вторым, третьим и четвертым выходами соответственно с другими входами седьмой, девятой, десятой схем И и R-входом четвертого RS-триггера, выход которого подсоединен к D-входу третьего регистра, выход четвертого элемента И подсоединен к R-входу второго регистра и S- входу четвертого RS-триггера, причем выход седьмого элемента И связан с другим входом восьмого элемента И, а выход девятого элемента И с S-входом третьего RS- триггера. Известное устройство позволяет повысить помехоустойчивость сигнала записи, однако оно обладает малой достоверностью сигнала воспроизведения из-за отсутствия в сигнале записи маркерного признака при регистрации на дорожке магнитного носителя многоканального кадра информации. Для повышения достоверности записи и воспроизведения информации в устройство цифровой магнитной записи, содержащее входную шину, соединенную через первый формирователь импульсов с первым входом блока управления, последовательно установленный счетный триггер и блок записи, связанный с выходной шиной, первый, второй и третий выходы блока управления подключены к входам соответственно первой, второй и третьей схем И, другие входы первой и третьей схем И связаны с выходом первого генератора эталонных импульсов, а выход второго генератора эталонных импульсов подсоединен к другому входу второй схемы И, выход которой связан с дополнительным входом первого регистра и с входом второго счетчика импульсов, подключенного выходом к второму входу блока управления, третий вход которого соединен с выходом третьей схемы И, а четвертый выход с входом первого счетчика импульсов, связанного другим входом с выходом первой схемы И, выход первого генератора эталонных импульсов подключен к входу третьего счетчика импульсов, выходы разрядов первого и третьего счетчиков подключены соответственно к входам основных схем И, другие входы которых соединены с выходом третьей схемы И, а выходы с входами первого регистра, выход которого связан с входом счетного триггера через последовательно соединенные четвертый элемент И, первый RS-триггер, второй регистр, второй RS-триггер, первый D-триггер, второй D-триггер, третий RS- триггер, пятый элемент И и первый элемент ИЛИ, выход второго генератора эталонных импульсов подсоединен к входам инвертора и второго формирователя импульсов, связанного выходом с другим входом четвертой схемы И, входами шестой, седьмой, девятой и десятой схем И и с С-входом второго D- триггера, выход первого D-триггера соединен с R-входом второго RS-триггера и другим входом шестого элемента И, подключенного выходом к второму входу первой схемы ИЛИ, выход третьего RS-триггера связан с S-входом пятого RS-триггера, соединенного с входом восьмой схемы И, выход которой подсоединен к R-входу пятого RS- триггера и четвертому входу первой схемы ИЛИ, подключенной третьим входом к выходу десятой схемы И, выход первого инвертора через третий формирователь импульсов связан с синхровходами второго регистра и первого D-триггера, другим входом пятого элемента И и входом третьего регистра, соединенного первым, вторым, третьим и четвертым выходами соответственно с другими входами седьмой, девятой, десятой схем И и R-входом четвертого RS-триггера, выход которого подсоединен к D-входу третьего регистра, выход четвертого элемента И подсоединен к R-входу второго регистра и S- входу четвертого RS-триггера, причем выход седьмого элемента И связан с другим входом восьмого элемента И, а выход девятого элемента И с S-входом третьего RS- триггера, в него дополнительно введены дополнительная входная шина, два делителя частоты, умножитель частоты, дополнительный счетный триггер, распределитель импульсов, четвертый и пятый формирователи импульсов, второй-шестой элементы ИЛИ, два оперативно-запоминающих блока, четвертый и пятый счетчики импульсов и одиннадцатый-пятнадцатый элементы И, оперативно-запоминающий блок и второй элемент ИЛИ соединены последовательно и включены соответственно между выходом первого элемента ИЛИ и входом счетного триггера, второй вход второго элемента ИЛИ связан с выходом первого элемента ИЛИ через другой оперативно-запоминающий блок, делитель и умножитель частоты, пятый формирователь импульсов и одиннадцатый элемент И соединены последовательно вход делителя частоты подключен к выходу второго генератора эталонных импульсов, другой вход умножителя частоты связан с выходом четвертого генератора эталонных импульсов, выход одиннадцатого элемента И соединен с третьим входом второго элемента ИЛИ, а другой его вход с выходом третьего элемента ИЛИ, к выходу второго счетчика импульсов подключены последовательно соединенные другой делитель частоты, шестой формирователь импульсов, выход которого объединен с входом распределителя импульсов и четвертый счетчик импульсов, информационные выходы которого подключены к адресным входам оперативно-запоминающего блока, пятый счетчик импульсов включен между выходом шестого формирователя импульсов и адресными входами другого оперативно-запоминающего блока, между выходом второго формирователя импульсов и другим входом пятого счетчика импульсов включены последовательно соединенные четвертый элемент ИЛИ, другой вход которого связан с выходом третьего формирователя импульсов, двенадцатый элемент И и пятый элемент ИЛИ, между выходом шестого формирователя импульсов и другим входом четвертого счетчика импульсов включены последовательно соединенные дополнительный счетный триггер, тринадцатый элемент И и шестой элемент ИЛИ, другой вход которого связан через четырнадцатый элемент И с выходом четвертого элемента ИЛИ, между другим выходом дополнительного счетного триггера и другим входом пятого элемента ИЛИ включен пятнадцатый элемент И, другой вход которого объединен с выходом пятого формирователя импульсов и другими входами распределителя импульсов и тринадцатого элемента И, дополнительная входная шина связана с другим входом другого делителя частоты, группа выводов распределителя импульсов объединена с группой входов третьего элемента ИЛИ, выход дополнительного счетного триггера подключен к другим входам оперативно-запоминающего блока и двенадцатого элемента И, а другой его выход к другим входам другого оперативно-запоминающего блока и четырнадцатого элемента И. На фиг. 1 приведена функциональная схема устройства; на фиг.2, 3 и 4 - временные диаграммы, иллюстрирующие его работу. Устройство цифровой магнитной записи содержит входную шину 1, соединенную через первый формирователь 2 импульсов с первым входом блока 3 управления, последовательно установленные счетный триггер 4 и блок 5 записи, связанный с выходной шиной 6, первый, второй и третий выходы блока 3 управления подключены к входам соответственно первой, второй и третьей схем И 7, 8 и 9, другие входы первой и третьей схем И 7 и 9 связаны с выходом первого генератора 10 эталонных импульсов, а выход второго генератора 11 эталонных импульсов подсоединен к другому входу второй схемы И 8, выход которой связан с дополнительным входом первого регистра 12 и с входом второго счетчика 13 импульсов, подключенного выходом к второму входу блока 3 управления, третий вход которого соединен с выходом схемы И 9, а четвертый выход с входом первого счетчика 14 импульсов, связанного другим входом с выходом первой схемы И 7, выход первого генератора 10 эталонных импульсов подключен к входу третьего счетчика 15 импульсов, выходы разрядов первого и третьего счетчиков 14 и 15 импульсов подключены соответственно к входам основных схем И 16, другие входы которых соединены с выходом третьей схемы И 9, а выходы с входами первого регистра 12, выход которого связан с входом счетного триггера 4 через последовательно соединенные четвертый элемент И 17, первый RS-триггер 18, второй регистр 19, второй RS-триггер 20, первый D-триггер 21, второй D-триггер 22, третий RS-триггер 23, пятый элемент И 24 и первый элемент ИЛИ 25, выход второго генератора 11 эталонных импульсов подсоединен к входам инвертора 26 и второго формирователя 27 импульсов, связанного выходом с другим входом четвертой схемы И 17, входами шестой, седьмой, девятой и десятой схем И 28, 29, 30 и 31 и с С-входом второго D-триггера 22, выход первого D-триггера 21 соединен с R- входом второго RS-триггера 20 и другим входом шестого элемента И 28, подключенного выходом к второму входу первой схемы ИЛИ 25, выход третьего RS-триггера 23 связан с S-входом пятого RS-триггера 32, соединенного с входом восьмой схемы И 33, выход которой подсоединен к R-входу пятого RS-триггера 32 и четвертому входу первой схемы ИЛИ 25, подключенной третьим входом к выходу десятой схемы И 31, выход первого инвертора 26 через третий формирователь 34 импульсов связан с синхровходами второго регистра 19 и первого D-триггера 21, другим входом пятого элемента И 23 и входом третьего регистра 35, соединенного с первым, вторым, третьим и четвертым выходами соответственно с другими входами седьмой, девятой и десятой схем И 29, 30 и 31 и R-входом четвертого RS-триггера 36, выход которого подсоединен к D-входу третьего регистра 35, выход четвертого элемента И 17 подсоединен к R-входу второго регистра 19 и S-входу четвертого RS-триггера 36, причем выход седьмого элемента И 29 связан с другим входом восьмого элемента И 33, а выход девятого элемента И 30 с S-входом третьего RS- триггера 23. Устройство также содержит дополнительную входную шину 37, два делителя 38 и 39 частоты, умножитель 40 частоты, дополнительный счетный триггер 41, распределитель 42 импульсов, четвертый и пятый формирователи 43 и 44 импульсов, второй-шестой элементы ИЛИ 45, 46, 47, 48 и 49, два оперативно-запоминающих блока 50 и 51, четвертый и пятый счетчики 52 и 53 импульсов и одиннадцатый пятнадцатый элементы И 54, 55, 56, 57 и 58, оперативно-запоминающий блок 50 и второй элемент ИЛИ 45 соединены последовательно и включены соответственно между выходом первого элемента ИЛИ 25 и входом счетного триггера 4, второй вход второго элемента ИЛИ 45 связан с выходом первого элемента ИЛИ 25 через другой оперативно-запоминающий блок 51, делитель 38 и умножитель 40 частоты, пятый формирователь 44 импульсов и одиннадцатый элемент И 54 соединены последовательно, вход делителя 38 частоты подключен к выходу второго генератора 11 эталонных импульсов, другой вход умножителя 40 частоты связан с выходом первого генератора 10 эталонных импульсов, выход одиннадцатого элемента И 54 соединен с третьим входом второго элемента ИЛИ 45, а другой его вход с выходом третьего элемента ИЛИ 46, к выходу второго счетчика 13 импульсов подключены последовательно соединенные другой делитель 39 частоты, четвертый формирователь 43 импульсов, выход которого объединен с входом распределителя 42 импульсов, и четвертый счетчик 52 импульсов, информационные выходы которого подключены к адресным входам оперативно-запоминающего блока 50, пятый счетчик 53 импульсов включен между выходом четвертого формирователя 43 импульсов и адресными входами другого оперативно-запоминающего блока 51, между выходом второго формирователя 27 импульсов и другим входом пятого счетчика 53 импульсов включены последовательно соединенные четвертый элемент ИЛИ 47, другой вход которого связан с выходом третьего формирователя 34 импульсов, двенадцатый элемент И 55 и пятый элемент ИЛИ 48, между выходом четвертого формирователя 43 импульсов и другим входом четвертого счетчика 52 импульсов включены последовательно соединенные дополнительный счетный триггер 41, тринадцатый элемент И 56 и шестой элемент ИЛИ 49, другой вход которого связан через четырнадцатый элемент И 57 с выходом четвертого элемента ИЛИ 47, между другим выходом дополнительного счетного триггера 41 и другим входом пятого элемента ИЛИ 48 включен пятнадцатый элемент И 58, другой вход которого объединен с выходом пятого формирователя 44 импульсов и другими входами распределителя 42 импульсов и тринадцатого элемента И 56, дополнительная входная шина 37 связана с другим входом другого делителя 39 частоты, группа выводов распределителя 42 импульсов объединена с группой входов третьего элемента ИЛИ 46, выход дополнительного счетного триггера 41 подключен к другим входам оперативно-запоминающего блока 50 и двенадцатого элемента И 56, а другой его выход к другим входам другого оперативно-запоминающего блока 51 и четырнадцатого элемента И 57. Блок 3 управления выполнен из последовательно соединенных дополнительного инвертора 59, выход которого связан с первым выходом блока 3 управления, первого дополнительного RS-триггера 60, выход которого подключен к третьему выходу блока 3 управления, и дополнительного формирователя 61 импульсов, выход которого соединен с четвертым выходом блока 3 управления, включенного между вторым входом и вторым выходом блока 3 управления второго дополнительного RS-триггера 62, S-вход которого объединен с четвертым выходом блока 3 управления, первый вход которого подключен к входу дополнительного инвертора 59, третий вход блока 3 управления связан с R-входом первого дополнительного RS-триггера 60. Устройство работает следующим образом. Импульсная последовательность с входной шины 1 поступает на формирователь 2, с которого сформированные импульсы ( фиг.2а) поступают на инвертор 59, положительный уровень сигнала с которого (фиг.2б) открывает элемент И 7 и импульсы с генератора 10 поступают на счетчик 14. Одновременно импульсы с генератора 10 поступают на счетчик 15, который формирует кодовую последовательность текущего времени. По окончании интервала между импульсами по отрицательному периоду с выхода инвертора 59 триггер 60 формирует разрешающий сигнал (фиг.2в) на перезапись кодов в регистр 12. Разрешающий сигнал поступает на элемент И 9 и стробируется импульсом с генератора 10 таким образом, что перезапись кода со счетчиков 14 и 15 через основные элементы И 16 в регистр 12 производится в момент статического состояния счетчиков. Этим же сигналом обнуляется триггер 60, прекращая формирование разрешающего сигнала, по окончании которого формирователь 61 выдает импульс (фиг.2г), которым счетчик 14 устанавливается в исходное состояние, а триггер 62 перебрасывается в единичное состояние (фиг. 2д) и открывает элемент И 8. Импульсы с генератора 11 поступают на счетчик 13 и регистр 12. Счетчик 13 подсчитывает количество импульсов с генератора 11, равное количеству основных элементов 16, и своим выходным сигналом (фиг.2е) обнуляет триггер 62, при этом элемент И 8 закрывается и не пропускает импульсы с генератора 11. На выход регистра 12 поступает кодовая последовательность вида БВН (фиг. 2ж, За), отображающая интервал между импульсами и текущее время измерения. С выхода генератора 11 на формирователь 27 и через инвертор 26 на формирователь 34 поступает импульсная последовательность (фиг.Зб), где она формируется по разнополярным фронтам (фиг.Зв,г). Элемент И 17 выдает информацию (фиг.Зд) о виде коротких импульсов, соответствующих "1". Триггером 18 и регистром 19 формируется импульс (фиг. Зе) в случае, если между "1" имеется более трех "0". Тогда триггерами 20 и 21 формируется первый стробирующий импульс ( фиг. Зж), которым на элементе И 28 выделяется первый дополнительный сигнал (фиг. Зз). На первом, втором и третьем выходах регистра 35 выделяется кодовая последовательность, задержанная соответственно на четыре, три и пять периодов импульсной последовательности генератора 11. Эти последовательности стробируются импульсами с формирователя 27 (фиг.Зв) на соответственно элементах И 29, 30 и 34 (фиг.Зк,и,л). Триггерами 22 и 23 формируется второй стробирующий импульс (фиг.Зм), которым на элементе И 24 выделяется второй дополнительный сигнал (фиг.Зн). Триггером 32 формируется третий стробирующий импульс (фиг. Зо), которым на элементе И 33 выделяется третий дополнительный сигнал (фиг. Зи). Элемент ИЛИ 25 собирает вместе (фиг.Зр) кодовую импульсную последовательность, задержанную на пять периодов, и дополнительные сигналы. С выходной шины 37 поступает соответствующий началу кадра информации импульс, который синхронизирует делитель 39 частоты, из выходного сигнала которого формирователь 43 формирует маркерный импульс (фиг.4а), который поступает на триггер 41, формирующий управляющие сигналы, прямой (фиг.4б) и инверсный. Коэффициенты делителя 38 частоты и умножителя 40 частоты выбраны таким образом, чтобы соотношение частот с выхода формирователя 44 и элемента ИЛИ 47 было N + 10/N, где N коэффициент делителя 39 (например, N 640). С помощью распределителя 42 и элементов ИЛИ 46 и И 54 формируется маркерная последовательность импульсов с последовательностью интервалов 3. Т; Т,1,5. Т,1,5; Т, 1,5. Т; 1,5. Т (фиг.4д). В течение первой полуволны управляющего сигнала (фиг.4б) идет запись в оперативно-запоминающее устройство 50 последовательности импульсов с выхода ИЛИ 25. Маркерный импульс устанавливает счетчик 52 в начальное состояние, учитывающее длительность маркерной зоны. По импульсам с выхода элемента ИЛИ 47 через элементы И 57 и ИЛИ 49 счетчик 52 формирует коды адресов ячеек записи для оперативно-запоминающего устройства 50, которое работает в режиме записи по команде с триггера 41. В течение второй полуволны управляющего сигнала оперативно-запоминающее устройство 50 работает в режиме считывания. В начале этой полуволны счетчик 52 устанавливается в такое же начальное состояние, а импульсы для формирования кодов адресов считывания поступают с выхода формирователя 44 через элементы И 56 и ИЛИ 49. На выходе оперативно-запоминающего устройства 50 формируется сжатый во времени код БВН (фиг.4в) с паузой для внесения маркерной последовательности импульсов. Аналогично только по инверсному управляющему сигналу работает оперативно-запоминающее устройство 51, выходной код которого (фиг.4г) суммируется с кодом устройства 50 на элементе ИЛИ 45, куда же поступает и маркерная последовательность импульсов. Суммарный сигнал (фиг.4е) триггером 4 преобразуется в вид, удобный для записи на магнитный носитель. Введение дополнительных элементов в устройство позволило повысить достоверность сигнала воспроизведения за счет внесения в сигнал записи маркерной посылки, в которой последовательность интервалов отлична от информационной последовательности. Кроме того, наличие в маркерной последовательности интервала 3.Т позволяет быстро и надежно выделить начало кадра информации.
Формула изобретения
Устройство цифровой магнитной записи, содержащее входную шину, соединенную через первый формирователь импульсов с первым входом блока управления, последовательно установленные счетный триггер и блок записи, связанный с выходной шиной, первый, второй и третий выходы блока управления подключены к входам соответственно первой, второй и третьей схем И, другие входы первой и третьей схем И связаны с выходом первого генератора эталонных импульсов, а выход второго генератора эталонных импульсов подсоединен к другому входу второй схемы И, выход которой связан с дополнительным входом первого регистра и с входом второго счетчика импульсов, подключенного выходом к второму входу блока управления, третий вход которого соединен с выходом третьей схемы И, а четвертый выход с входом первого счетчика импульсов, связанного другим входом с выходом первой схемы И, выход первого генератора эталонных импульсов подключен к входу третьего счетчика импульсов, выходы разрядов первого и третьего счетчиков подключены соответственно к входам основных схем И, другие входы которых соединены с выходом третьей схемы И, а выходы с входами первого регистра, выход которого связан с входом счетного триггера через последовательно соединенные четвертый элемент И, первый RS-триггер, второй регистр, второй RS-триггер, первый D-триггер, второй D-триггер, третий RS-триггер, пятый элемент И и первый элемент ИЛИ, выход второго генератора эталонных импульсов подсоединен к входам инвертора и второго формирователя импульсов, связанного выходом с другим входом четвертой схемы И, входами шестой, седьмой, девятой и десятой схем И и с С-входом второго D-триггера, выход первого D-триггера соединен с R-входом второго RS-триггера и другим входом шестого элемента И, подключенного выходом к второму входу первой схемы ИЛИ, выход третьего RS-триггера связан с S-входом пятого RS-триггера, соединенного с входом восьмой схемы И, выход которой подсоединен к R-входу пятого RS-триггера и четвертому входу первой схемы ИЛИ, подключенной третьим входом к выходу десятой схемы И, выход первого инвертора через третий формираватель импульсов связан с синхровходами второго регистра и первого D-триггера, другим входом пятого элемента И и входом третьего регистра, соединенного первым, вторым, третьим и четвертым выходами соответственно с другими входами седьмой, девятой, десятой схем И и R-входом четвертого RS-триггера, выход которого подсоединен к D-входу третьего регистра, выход четвертого элемента И подсоединен к R-входу второго регистра и S-входу четвертого RS-триггера, причем выход седьмого элемента И связан с другим входом восьмого элемента И, а выход девятого элемента И с S-входом третьего RS-триггера, отличающееся тем, что, с целью повышения достоверности записи и воспроизведения информации, в него введены дополнительная входная шина, два делителя частоты, умножитель частоты, дополнительный счетный триггер, распределитель импульсов, четвертый и пятый формирователи импульсов, второй-шестой элементы ИЛИ, два оперативно-запоминающих блока, четвертый и пятый счетчики импульсов и одиннадцатый пятнадцатый элементы И, оперативно-запоминающий блок и второй элемент ИЛИ соединены последовательно и включены соответственно между выходом первого элемента ИЛИ и входом счетного триггера, второй вход второго элемента ИЛИ связан с выходом первого элемента ИЛИ через другой оперативно-запоминающий блок, делитель и умножитель частоты, пятый формирователь импульсов и одиннадцатый элемент И соединены последовательно, вход делителя частоты подключен к выходу второго генератора эталонных импульсов, другой вход умножителя частоты связан с выходом первого генератора эталонных импульсов, выход одиннадцатого элемента И соединен с третьим входом второго элемента ИЛИ, а другой его вход с выходом третьего элемента ИЛИ, к выходу второго счетчика импульсов подключены последовательно соединенные другой делитель частоты, четвертый формирователь импульсов, выход которого объединен с входом распределителя импульсов, и четвертый счетчик импульсов, информационные выходы которого подключены к адресным входам оперативно-запоминающего блока, пятый счетчик импульсов включен между выходом четвертого формирователя импульсов и адресными входами другого оперативно-запоминающего блока, между выходом второго формирователя импульсов и другим входом пятого счетчика импульсов включены последовательно соединенные четвертый элемент ИЛИ, другой вход которого связан с выходом третьего формирователя импульсов, двенадцатый элемент И и пятый элемент ИЛИ, между выходом четвертого формирователя импульсов и другим входом четвертого счетчика импульсов включены последовательно соединенные дополнительный счетный триггер, тринадцатый элемент И и шестой элемент ИЛИ, другой вход которого связан через четырнадцатый элемент с выходом четвертого элемента ИЛИ, между другим выходом дополнительного счетного триггера и другим входом пятого элемента ИЛИ включен пятнадцатый элемент И, другой вход которого объединен с выходом пятого формирователя импульсов и другими входами распределителя импульсов и тринадцатого элемента И, дополнительная входная шина связана с другим входом другого делителя частоты, группа выводов распределителя импульсов объединена с группой входов третьего элемента ИЛИ, выход дополнительного счетного триггера подключен к другим входам оперативно-запоминающего блока и двенадцатого элемента И, а другой его выход к другим входам другого оперативно-запоминающего блока и четырнадцатого элемента И.РИСУНКИ
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Номер и год публикации бюллетеня: 29-2000
Извещение опубликовано: 20.10.2000
