Сумматор-вычитатель частотно-импульсных сигналов

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах. Цель изобретения - расширение функциональных возможностей за счет работы в режиме вычитания. Сумматор-вычитатель содержит блок 1 управления , генератор 2 тактовых импульсов, три счетчика 3-5, накапливающий сумматор 6, управляемый делитель 7 частоты, регистр 8, мультиплексор 9, четыре элемента И 10- 13, коммутатор 14,-два триггера 15, 16 и два элемента ИЛИ 17, 18, соединенные между собой функционально. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з С 06 F 7/62

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ОО

О

° Ь

СО

Ы (21) 4920096/24 (22) 22.01.91 (46) 07.04.93. Бюл, N. 13 (71) Харьковский инженерно-педагогический институт (72) В,А,Добрыдень и А,Т.Ашеров (56) Авторское свидетельство СССР

¹ 11110099776644, кл. G 06 6 7/14, 1983.

Авторское свидетельство СССР

No 1385128, кл. G 06 F 7/62, 1986. (54) СУММАТОР-ВЫЧИТАТЕЛЬ ЧАСТОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ

„„Я2„„1807483 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах. Цель изобретения— расширение функциональных возможностей за счет работы в режиме вычитания.

Сумматор-вычитатель содержит блок 1 управления, генератор 2 тактовых импульсов, три счетчика 3 — 5, накапливающий сумматор

6, управляемый делитель 7 частоты, регистр

8, мультиплексор 9, четыре элемента И 10—

13, коммутатор 14, два триггера 15, 16 и два элемента ИЛИ 17, 18, соединенные между собой функционально, 1 ил, 1807483 тз = т1 + 12 из которой следует

Тз +

1 1

Т1Т2 (2) T1+T2

М2 слагаемых

50 откуда имеем

Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах, Цель изобретения — расширение функциональных возможностей за счет работы в режиме вычитания.

Функциональная схема сумматора-вычитателя частотно-импульсных сигналов представлена на чертеже.

Сумматор-вычитатель частотно-импульсных сигналов содержит блок 1 управления, генератор 2 тактовых импульсов, первый 3, второй 4 и третий 5 счетчики, накапливающий сумматор 6, управляемый делитель 7 частоты, регистр 8, мультиплексор 9, первый 10, второй 11, третий 12 и четвертый 13 элементы И, коммутатор 14, первый 15 и второй 16 триггеры, первый 17. и второй 18 элементы ИЛИ, соединенные между собой функционально.

Сумматор-вычитател ь работает следующим образом.

1, При М = О (работа устройства в режиме суммирования частот) выходная частота устройства должна определяться формулой

Устройство формирует в счетчике 5 двоичный код числа Мз = Тз!То, передаваемый затем в регистр 8, B результате импульсы на выходе управляемого делителя 7 частоты, 1 следующие с частотой „, проходят

МЗТо на выход устройства (триггер 16 в этом режиме установлен в нуль, т.е, элемент И 13 открыт), на знаковом выходе устройства установлен при этом нулевой сигнал S = О.

„2. При M = 1 (работа устройства в режиме вычитания частот) выходная частота устройства должна определяться формулой

ТЗ= = Т „при Т1 < Т2, (4)

1 Т1 Т2

132 l I

Как и впредыдущем случае,,код величины Тз формируется в счетчике 5 и если

Тз A О,точно так же формируются выходные импульсы устройства с частотой f3 =

= (f1 - f2 (, а на знаковом выходе устройства устанавливается нуль при Л > О и единица при Л < О.

Если же оказывается, что Т2- Т1 = О, т,е.

f3= О, триггер 16 устанавливается в единицу, элемент И 13 закрывается и импульсы с выхода управляемого делителя 7 частоты, продолжающие поступать с прежней частотой, на выход устройства не проходят, Двоичный код числа Мз — код выходного периода Тз — формируется в счетчике 5 следующим образом.

Рассмотрим сначала режим суммирования частот (М = О), Вначале в счетчике 3 формируется код числа М1 = Т1/То периода частоты f1 (путем подсчета числа тактовых импульсов частоты fo за время Т1), одновременно эти же тактовые импульсы поступают через коммутатор 14 на суммирующий вход счетчика 4, т.е, и в нем формируется код числа М1. Затем тактовые импульсы поступают на этот же вход счетчика 4 в течение периода Т2, в результате в этом счетчике формируется код числа М4 = М1+ Мг. где M2=

= Т2/Тр, т,е. М4 = (T1 + Т2)IТр, Кроме того, каждый тактовый импульс, поступающий в течение этого периода Т2, вызывает прибавление содержимого М1 счетчика 3 к содержимому накапливающего сумматора 6 (его исходное содержимое — нуль).

В результате к моменту окончания периода Т2 будет сформировано число „= M1+ М1+ М1+ ... + M1 = М1 М2 (5) С момента окончания периода Т2 мультиплексор 9 переключает информационный вход накапливающего сумматора б с выхода счетчика 3 на выходы счетчика 4. Теперь каждый тактовый импульс вызывает вычитание(поскольку используются инверсные выходы триггеров счетчика 4, а сумматор 6 работает в обратном коде) из полученной ранее величины, числа М4, а также если выполняется условие

Р > О, где P — содержимое сумматора б, (6) т.е, сигнал Zg на знаковом выходе накапливающего сумматора 6 равен нулю — прибавление единицы к содержимому счетчика 5 (его исходное содержимое — нуль). Работа в этом режиме прекращается тогда, когда ус1807483 ловие (6) перестает выполняться, т.е, когда устанавливается 2е = 1. К этому моменту в счетчике 5 будет сформировано число Мз = тз

=(М1 М2/(M1+ Mg)) = — (здесь (Х) — целая

Т > часть числа Х), т.е, двоичный код периода Тз выходного сигнала устройства, обеспечивающий выполнение равенства (1), с точностью до погрешности дискретизации, В режиме вычитания частот (М =.1) процедура формирования кода Мз выходного периода отличается от описанного лишь тем, что в течение периода Т> тактовые импульсы поступают через коммутатор 14 не на суммирующий, а на вычитающий вход . счетчика 4, так что позже к моменту окончания периода Tz в счетчике 4 будет сформирован код М4 разности Т1 - T>. В результате из величины,;, сформированной согласно (5) в накаливающем сумматоре 6, в режиме деления будет с каждым тактовым импульсом вычитаться число М4 = (Mz - М 1), так что к моменту появления единичного сигнала на знаковом выходе сумматора 6 в счетчике 5 будет сформировано число

Уз = (м1 мг/(Mz - Mij) = — ) — код периТз

То ода T3 = 1/f3.

Пусть М = О, т.е, устройство установлено в режим суммирования. В исходном состоянии счетчики 3-5, накапливающий сумматор 6 и триггеры 15, 16 установлены в нуль, При этом сигнал Ее на знаковом выходе сумматора 6 равен нулю, к информационным входам. сумматора 6 подключены через мультиплексор 9 разрядные выходы счетчика 3, а выход тактового генератора 2 через коммутатор 14 — к суммирующему входу счетчика 4. Период выходных импульсов устройства определяется содержимым R регистра 8 Тз = R -Т,. Эти импульсы проходят через открытый элемент И 13 и элемент

ИЛИ 18 на частотный выход устройства, на

его знаковом выходе установлен нуль. B процессе работы устройство переходит из одного режима в другой (А, Б, В, Г, Д, Е), после чего последовательность режимов циклически повторяется: А, Б, В, Г, Д, Е, А, Б, „„Д, Е,А, Б, ...

Режим А — ожидание начала периода Т1, Блоки 2, 7 и 8 обеспечивают формирование выходных импульсов устройства с периодом, пропорциональным содержимому регистра 8, элемент И 10 закрыт по первому входу, в счетчиках 3, 4, 5 и накапливающем сумматоре 6 установлен нуль, на всех выходах блока 1 управления — нулевой сигнал, I

35 управления, первый >ке импульс переводит устройство в режим Г.

45

55

30 т,е. все счетчики 3 — 5 и сумматор 6 бездействуют, к информационным входам сумматора 6 подключены через мультиплексор 9 разрядные выходь счетчика 3, а выход генератора 2 через коммутатор 14 — к суммирующему входу счетчика 4.

Работа в этом режиме заканчивается в момент поступления первого импульса на первый информационный вход устройства (вход F1 блока 1 управления), т,е; в момент начала периода Т1. Устройство переходит в режим Б.

Режим Б, Определение числа М вЂ” кода периода Т1 и одновременно кода первого слагаемого суммы Т1+ Т2, В течение времени Т1 тактовые импульсы с выхода генератора 2 поступают на счетный вход счетчика 3 (на его сазрешающем входе V — единичный сигнал) и на суммирующий вход счетчика 4 (на его входе V — также единица). Таким образом, к моменту окончания периода Т1 будет. сформировано число

М1 как в счетчике 3, так и в счетчике 4.

Импульс на входе F>, свидетельствующий об окончании периода Т, переводит устройство в режим В.

Режим В. Ожидание начала периода Tz.

Режим аналогичен режиму А с тем отличием, что там устройство реагировало только на импульсы, поступающие нэ вход F> блока

1 управления, игнорируя импульсы, поступившие, возможно, на его вход Fz, а здесь наоборот устройство реагирует только на импульсы, поступающие на вход Fz блока 1

Режим Г. Определение кода числа M4— кода суммы Т1+ Т2 и вычисления произведения М1 М2 (см. формулу 2). В. этом режиме разрешающий сигнал поддерживается на входах V счетчика 4 и накапливающего сумматора 6, Каждый тактовый импульс добавляет единицу в счетчик 4 и число М1 в накапливающий сумматор 6..Следовательно, к моменту окончания периода Т2 в счетчике 4 будет сформирован код,Ы4 суммы T)+

+ Тр, а в сумматоре 6 — произведение Mt-M>.

Импульс на входе Fz, свидетельствующий об окончании периода Т2, переводит устройство в режим Д, Режим Д, Деление произведения Mt Mz на сумму Mj + Mg. Единичный сигнал исчезает с разрешающего входа счетчика 4, но сохраняется на входе V сумматора 9 и появляется на входе V счетчика 5, а также на управляющем входе мультиплексора 9, так что теперь к информационным входам накапливающего сумматора 6 будут подключены инверсные разрядные выходы счетчика

4. При этом каждый тактовый импульс будет

1807483 вычитать из содержимого сумматора 6 содержимое счетчика 4, а также если выполняется условие (7), т,е. на знаковом выходе сумматора 6 — нуль, добавлять единицу в счетчик 5. Работа в этом режиме заканчива- 5 ется, когда указанное неравенство перестает выполняться, т .е, когда на знаковом выходе сумматора 6 появится единичный сигнал, К этому моменту в счетчик 5 поступит столько импульсов, сколько раз можно 10 вычесть сумму М1+ М2 из.произведения

М1 Mz с неотрицательным остатком, т.е. в счетчике 5 будет получена целая часть результата деления М1 М2 на M1+ Mz, а зто и есть согласно ранее изложенному значе- 15 ние Мз, обеспечивающее выполнение равенства (1).

С появлением единичного сигнала на знаково л выходе сумматора 6 устройство переходит в режим Е. 20

Режим Е. Ожидание очередного выходного импульса устройства. Этот. импульс, пройдя через открытый в этом. режиме элемент И 10, передает число Мз из счетчика 5 в регистр 8, а затем, пройдя через элемент 25

ИЛИ 17, устанавливает нулевое исходное состояние всех блоков за исключением ре-. гистра 8, фиксирующего теперь новый код периода выходного сигнала устройства.

Укаэанное ожидание обусловлено тем, что 30 смена кода на установочных входах управляемого делителя 7 частоты не вызывает при этом сбоев в работе устройства — уже следующий период на его частотном выходе будет сформирован в соответствии с новым 35 содер>кимым регистра 8. Завершив работу в режиме Е, устройство возвращается в режим А, начинается следующий цикл определения текущего значения выходного периода Тз, соответствующего изменив- 40 ,шимся, воз ложно, значениям периодов Т1, Т2

Рассмотрим теперь работу устройства в режиме вычитания (М = 1), Укажем имеющиеся при этом отличия от 45 работы в рассмотренном выше режиме сложения, Исходное состояние устройства и работа в режиме А полностью совпадают, с описанными. Однако в режиме Б тактовые импульсы попадают теперь не на суммиру- 50 ющий, а на вычитающий вход счетчика 4, Если Т1 Y T2, то в режимах Б — Е отличий от описанного нет (естественно, при f< < fz, т.е.

T1 > T2, триггер 15 будет установлен в единицу, на знаковом выходе устройства будет 55 присутствовать единичный сигнал — признак отрицательного знака разности f< - fz).

В режиме Д счетчик 4 будет содержать разности М2 - M>, т,е. будет осуществляться деление М М2 на М2 — М1, что обеспечит правильное формирование периода выходного сигнала (см, формулы (3), (4)), Рассмотрим теперь случай f1 = fz, т.е. fa=

= О, Z4 = 1. Ясно, что при этом деление в (4) невозможно, при fa = 0 импульсы на выходе устройства должны отсутствовать, В этом случае при переходе устройства в режим Д, когда возникает единичный сигнал на выходе Р4 блока 1 управления, второй элемент И

11 оказывается открытым по двум входам— от выхода Р4 и от выхода нуля счетчика 4, содержащего при этом нуль. Ввиду этого очередной тактовый импульс проходит через элемент И 11, устанавливает триггер 16 в единицу и закрывает тем самым элемент

И 13, так что импульсы с выхода управляемого делителя 7 частоты перестают поступать на частотный выход устройства, Кроме того, импульс с выхода элемента И 11, пройдя через элемент ИЛИ 17, устанавливает блоки 1-6 в исходное нулевое состояние, т.е, устройство переходит в режим А, минуя режим Е, При этом элемент И 12 открыт по первому входу (от триггера 16), но закрыт по второму (от знакового выхода сумматора 6), т.е, тактовые импульсы через элемент И 12 не .проходят, Если в следующем цикле определения величины Мз снова оказывается, что Т1 = Т2, устройство опять согласно описанному воз-. вращается в режим А, минуя режим Е, Если же выясняется, что Т1 Т2, то после завершения работы в режиме Д, т.е, после определения нового значения Мз, когда на знаковом выходе сумматора,6 появится единичный сигнал, элемент И 12 окажется открытым и по второму входу, так что очередной тактовый импульс, пройдя через этот элемент, сбросит в исходное нулевое состояние управляемый делитель 7 частоты, а также, пройдя через элемент

ИЛИ 18, поступит на частотный выход устройства, сбросит в нуль триггер 16, запретив тем самым дальнейшее прохождение тактовых импульсов через элемент И 12, и пройдя через элемент И 10, запишет сформированный в счетчике 5 код Мз нового выходного периода Тз в регистр 8, так что следующий импульс на частотном выходе устройства появится именно спустя время Тз (именно для этого необходим сброс в нуль делителя

7). Этот же импульс с выхода элемента И 10, пройдя через элемент ИЛИ 17, установит блоки 1, 3-6 в исходное состояние, переводя тем самым устройство в режим А, Формула изобретения

Сумматор-вычитатель частотно-импульсных сигналов, содержащий генератор тактовых импульсов, блок управления. первый, 1807483

10 второй, третий и четвертый элементы И и коммутатор, первый управляющий вход которого является режимным входом устройства, второй управляющий вход коммутатора соединен с первым выходом блока управления, информационный вход коммутатора — с выходом генератора тактовых импульсов, а выходы коммутатора — с суммирующим и вычитающим входами второго счетчика, выполненного реверсивным (в прямом коде), знаковый разряд которого подключен к информационному входу первого триггера, выход которого является знаковым выходом устройства. а тактовый вход первого триггера соединен с входом сброса первого счетчика, выход нуля второго счет15 чика соединен с первым входом второго элемента И, второй вход которого подключен к четвертому выходу блока управления, тре20 тий вход второго элемента И вЂ” к выходу генератора тактовых импульсов, а выход второго элемента И вЂ” к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а

25 выход первого элемента ИЛИ соединен с входом сброса блока управления, выход второго элемента И подключен к входу установки в "1" второго триггера, прямой выход которого соединен с первым входом треть30 его элемента И, второй вход которого подключен к знаковому выходу накапливающего сумматора, третий вход третьего элемента И вЂ” к выходу генератора тактовых импульсов, а выход третьего злевходу четвертого элемента И, второй вход которого соединен с инверсным выходом второго триггера, а выход четвертого эле40 мента И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу первого элемента И, ко входу сброса второго триггера и является частотным выходом устройства, Составитель В.Гусев

Техред Ы,Моргентал

Корректор А;Мотыль

Редактор

Заказ 1381 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5.

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина. 101 второй и третий счетчики, накапливающий сумматор, управляемый делитель. частоты, регистр, мультиплексор и первый элемент

И, причем выход генератора тактовых импульсов соединен с тактовыми входами накапливающего сумматора и управляемого делителя частоты и со счетными входами первого и третьего счетчиков, первый выход блока управления соединен с управляющим входом первого счетчика, разрядные выходы которого соединены соответственно с входами первой группы мультиплексора, входы второй группы которого соединены соответственно с разрядными выходами второго счетчика, управляющий вход которого соединен с вторым выходом блока управления, первый и второй информационные входы которого являются первым и вторым информационными входами сумматора-вычитателя, третий выход блока управления соединен с управляющим входом накапливающего сумматора, информационные входы которого соединены соответственно с разрядными выходами мультиплексора, управляющий вход которого соединен с управляющим входом третьего счетчика и с четвертым, выходом блока управления, вход сброса которого соединен с входами установки в "0" первого, второго и третьего счетчиков и накапливающего сумматора, э режимный вход блока управления соединен со знаковым выходом накапливающего .сумматора и первым входом первого элемента И, выход которого соединен с тактовым входом регистра, информационные входы которого соединены соответственно с разрядными выходами третьего счетчика, а разрядные выходы регистра соединены соответственно с установочными входами управляемого делителя частоты, отличающийся тем, что, с целью расширения функциональных возможностей за счет работы в режиме вычитания, в него введены первый и второй триггеры, первый и второй элементы ИЛИ, 35 мента И вЂ” к первому входу второго элемента

ИЛИ и входу сброса управляемого делителя частоты, подключенного выходом к первому