Устройство для коррекции частоты опорного генератора в квантовом стандарте частоты

 

Использование: электронная техника, Сущность изобретения: в устройстве для коррекции частоты опорного генератора в квантовом стандарте частоты минимизирована начальная расстройка опорного квантового , генератора как в непрерывном режиме, так и при работе с выключениями, . что позволяет, в том числе, увеличить полосу удержания без ухудшения стабильности работы устройства. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з Н 03 1 7/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

"tмР )Qj;Q

° ь,,г Д "" !!!4!!!!Ю (21) 4854414/09 (22) 24.07.90 (46) 15.04.93. Бюл. М 14 (71) Воронежский научно-исследовательский институт связи (72) А,Д.Чернядьев и С.И,Лассовик (56) Стандарт частоты и времени СЧВ-74, Техническое описание и инструкция по эксплуатации ЕЗГ. 721,191 ТΠ— 1989, ч. 1, с, 17-19.

Изобретение относится к электронной технике и может быть использовано в качестве автоматического корректора частоты опорного генератора в квантовых стандартах частоты.

Цель изобретения — увеличение полосы удержания беэ ухудшения стабильности работы устройства, На фиг.1 представлена схема предлагаемого устройства; на фиг.2 — конкретное выполнение частотного детектора.

Предлагаемое устройство содержит последовательно соединенные управляющий элемент 1, опорный кварцевый генератор 3, частотный детектор 5 и фильтр нижних частот 6, выполненный на операционном усилителе и RC-цепи, последовательно соединенные коммутатор 7, реверсивный счетчик 8 и цифроаналоговый преобразователь 11, последовательно соединенные интегрирующее звено 13, первый компаратор . 14, первый 16 элемент И, элемент 17 НЕ и триггер Шмидта 18, а также аттенюатор 9, второй резистор 10, двойной ключ 12; второй 4 элемент И, второй компаратор 15 и обнаружитель сигнала 2, при этом фильтр. Ж 1809528 А1!

2 (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦЙИ ЧАСТОТЫ ОПОРНОГО ГЕНЕРАТОРА Ц КВАНTOBOM СТАНДАРТЕ ЧАСТОТЫ (57) Использование: электронная техника.

Сущность изобретения; в устройстве для коррекции частоты опорного генератора в квантовом стандарте частоты минимизирована начальная расстройка опорного квантового.генератора как в непрерывном режиме, так.и при работе с выключениями", что позволяет, в том числе, увеличить йолосу! удержания без ухудшения стабильности работы устройства. 1 з.п. ф-лы, 2 ил, нижних частот 6 выполнен с целью разряда конденсатора, один вывод которого подключен к первому входу ключа 12 и входу (Л интегрирующего звена 13, а второй вывод С через второй резистор 10 подключен ко вто-. рому входу ключа 12, выход которого соеди- ф нен с нулевой шиной источника питания, первый вход коммутатора 7 соединен с выходом тактовой частоты частотного детекто° Ъ ра 5, второй вход коммутатора 7 соединен с 0 выходом триггера Шмидта 18, а вход управ- О ления коммутатора 7 и первый вход второго К)

4 элемента И соединены с выходом обнару- (Я жителя сигнала 2, вход которого соединен с, выходом сигнала низкой частоты частотного р детектора 5, вход аттенюатора 9 подключен к выходу фильтра нижних частот 6, выход, аттенюатора 9 подключен к суммирующему входу управляющего элемента 1, к вычитающему входу которого подключен выход циф. роаналогового преобразователя 11, вход управления цепью разряда фильтра нижних частот 6 соединен с выходом второго 4 элемента И, а первый вход второго компаратора 15, подключен к выходу интегрирующего звена 13, а его выход — ко второму входу

1809528 первого 16 элемента И, выход первого компаратора 14 соединен со входом направления счета реверсивного счетчика 8, выход первого 16 элемента И соединен со вторым входом второго 4 элемента И, при этом вторые входы первого 14 и второго 15 компараторов являются входами для подключения опорного напряжения положительной и отрицательной полярности соответственно.

Предлагаемое устройство работает сле- 10 дующим образом.

После включения устройства до истечения времени, необходимого для обеспечения готовности термостатов частотного детектора 5 и опорного кварцевого генера- 15 тора 3, напряжение на выходе сигнала низкой частоты частотного детектора 5, соединенному со входом обнаружителя сигнала 2. отсутствует и на выходе обнаружителя 2 напряжение равно логическому ну- 20 лю. B результате на управляющий вход коммутатора 7 поступает напряжение логического нуля и напряжение тактовой частоты с выхода тактовой частоты частотного детектора 5, подаваемое на первый вход 25 коммутатора 7, поступает через него на тактовый вход реверсивного счетчика 8. Одновременно напряжение логического нуля с выхода второго 4 элемента И поступает на управляющий вход ключа 12, входы которого 1 и 2 соединяются с выходом ключа, обеспечивая нулевое напряжение на входе интегрирующего звена 13, и входе аттенюатора 9, напряжение логической единицы на выходах компараторов 14, 15, входе направ- 35 ления счета реверсивного счетчика 8 и входе 2 второго элемента И. Счетчик 8 работает на суммирование и с выхода цифроаналогового преобразователя 11 на вычитающий вход управляющего элемента 1 поступает 40 дискретно нарастающее напряжение, которое при нулевом напряжении на суммирующем входе управляющего элемента 1, поданного с выхода аттенюатора 9, обеспечивает периодическую перестройку частоты 45 опорного генератора 3 с периодом, оп ределяемым разрядностью цифроаналогового преобразователя 11 и тактовой частотой.

По истечении времени готовности термостатов частотного детектора 5 и опорного re- 50 нератора 3 изменяющаяся частота опорного генератора 3 попадает в раствор дискриминационной характеристики частотного детектора 5 и на выходе сигнала низкой частоты детектора 5 появляется сигнал, обеспечивающий появление напряжения логической единицы на выходе обнаружителя сигнала 2.

В результате на управляющий вход коммутатора 7 и вход 1 второго 4 элемента И поступает напряжение логической единицы. Коммутатор 7 отключает выход тактовой частоты частотного детектора 5 от тактового входа счетчика 8 и подключает к этому входу выход триггера Шмидта 18, напряжение которого равно напряжению логического нуля, Напряжение логической единицы с выхода второго 4 элемента И поступает на управляющий вход ключа 12 и отключает входы 1 и 2 ключа 12 от выхода ключа 12, т.е. от нулевой шины источника питания, В результате на выходе цифроаналогового преобразователя 11, соединенного с вычитающим входом управляющего элемента 1, создается фиксированное напряжение, а на суммирующий вход управляющего элемента 1 с выхода фильтра нижних частот 6 через аттенюатор 9 поступает управляющее напряжение с выхода частотного детектора

5. Управляющий элемент 1 вводит опорный генератор 3 в режим синхронизма при фиксированном напряжении на вычитающем входе управляющего элемента 1.

По достижении в процессе автоподстройки на выходе фильтра нижних частот на- пряжения tEmaxl на одном из выходов компараторов 14, 15 возникает ступенчатый перепад напряжения от логической единицы к логическому нулю, который через первый 16 элемент И и второй 4 элемент И поступает на управляющий вход ключа 12 и подключает его вход, 1 и 2 к выходу ключа

12, В результате происходит разряд конденсатора фильтра нижних частот 6 через второй резистор 10, обнуление выходного напряжения фильтра нижних частот 6 и подача на суммирующий вход управляющего элемента 1 через аттенюатор 9 с коэффициентом деления К ступенчатого перепада напряжения от величины I Emax I /К до нуля.

Одновременно на выходе триггера

Шмидта 18 возникает ступенчатый перепад напряжения от,логического нуля до логической единицы, который поступает на вход 2 коммутатора 7 и через него на тактовый вход счетчика 8. Выходное напряжение цифроаналогового преобразователя 11 изменяется на величину дискрета ЬЕ=! Emaxl/К в направлении, определяемом величиной напряжения (логическая единица или нуль) на входе направления счета счетчика 8, поступающего с выхода первого компаратора 14.

Текущая разность напряжений на суммирующем и вычитающем входах управляющего элемента 1 в течение короткого интервала времени(порядка единиц мсек) обеспечивает поддержание частоты опорного генератора 3 с погрешностью порядка кратковременной .естабильности опорного генератора 3 а указа н н ый инте рвал времени.

1809528

По истечении указанного интервала времени нулевое напряжение с выхода фильтра нижних частот 6 через интегрирующее звено

13 обеспечивает восстановление исходного состояния компэраторов 14, 15 с напряжениями логической единицы на выходах.

В результате на вход 2 коммутатора 7, а через него на тактовый вход счетчика 8 поступает перепад напряжения от логической единицы к логическому нулю с выхода триггера Шмидта 18 и напряжение на выходе цифроаналогового преобразователя 11 и соединенным с ним вычитающим входом управляющего элемента 1 снова становится фиксированной величиной, но измененной на величину дискрета напряжения ЬЕ. Одновременно напряжение логической единицы с выхода первого 16 элемента И через второй 4 элемент И поступает на управляющий вход ключа 12 и обеспечивает отключение входов 1 и 2 ключа 12 от его выхода, т.е. от нулевой шины источника питания.

Напряжение с.выхода частотного детектора 5 через аттенюатор 9 снова поступает на суммирующий вход управляющего элемента 1 и продолжает поддерживать опорный генератор 2 в режиме синхронизма уже при новой, близкой к нулевой, начальной расстройке опорного генератора 3, достигнутой в результате предыдущего обнуления на выходе фильтра нижних частот 6 и изменения фиксированного напряжения на вычитающем входе управляющего элемента 1 на величину дискрета напряжения ЛЕ, Частотный детектор содержит последовательно соединенные буферный усилитель

210, синтезатор частоты 22, смеситель частот 26, квантовый дискриминатор 27, усилитель низкой частоты 29 и синхронный детектор 210, а также делитель частоты 28 и соединенные последовательно фазовый модулятор 23, первый умножитель 24, второй умножитель 25, причем входы буферного усилителя 210 и фазового модулятора 23 являются входом частотного детектора, выход второго умножителя частоты 25 соединен со вторым входом смесителя 26, вход модуляции фазового модулятора 23 и второй вход синхронного детектора 210 соединены с первым выходом делителя частоты

28, второй выход которого является выходом тактовой частоты частотного детектора, а вход делителя частоты 28 соединен со вторым выходом буферного усилителя 210, при этом выход синхронного детектора 210 является выходом частотного детектора, а выход усилителя низкой частоты 29 является выходом сигнала низкой частоты частотного детектора, 20 тового дискриминатора 27 формируется

25 .сигнал частоты:

35

50

5

Частотный детектор работает следующим образом.

Выходной сигнал опорного кварцевого генератора с частотой f«, поданный нч вход частотного детектора, поступает на входы буферного усилителя 210 и фазового модулятора 23 частотного детектора.

В фазовом модуляторе 23 осуществляется фазовая модуляция с девиацией Л одев сигнала частоты for низкой частотой комод, поступающей с первого выхода делителя частоты 28. При последующем умножении частоты в первом умножителе 4 в N1 раз и ао втором умножителе частоты 25 в N2 раз на второй вход смесителя частоты 26 поступает сигнал с частотой:

f1=N1 N2 (ог+ 4 одев с0$2 г гмод t)

Одновременно на первый вход смесителя частоты 26 поступает сигнал с выхода синтезатора частоты fc, который образуется при подаче на вход синтезатора частоты 22 сигнала с первого выхода буферного усилителя 210.

На выходе смесителя 6 и на входе кванf2=(N1 N2 for fc)+N1 N2 тдев СОВ 2Л fMop т, содержащий переменную составляющую с частотой комод.

Для обеспечения подстройки опорного кварцевого генератора по частоте f

f8x=N1 N2 for fc через экстремум его характеристики, совпадающий с частотой f

При частоте f x Ф fop на выходе квантового дискриминатора 27 присутствует колебание с частотой boa фаза которого (О или

180 ) зависит от знака отклонения частоты

4х, попавшей в раствор дискриминационной характеристики, от частоты бакр, а величина — от величины отклонения частоты f>x.

С выхода квантового дискриминатора

27 сигнал с частотой после усиления усилителем 29 поступает на выход сигнала низкой частоты частотного детектора и на первый вход синхронного детектора 210. На второй вход синхронного детектора 210 поступает опорный сигнал с частотой fo fMog с первого выхода делителя частоты, второй выход которого является выходом тактовой частоты частотного детектора.

При fex=fKD нэ выходе квантового дискриминатора 27 достигается максимум колебаний

С чаСтотой 2fMQ4(2-ß гармоника чэСТОТОЙ fMpp), а колебания с частоты 1мод достигают минимального значения.

1809528

15

25

35

45

V зависимости от фазы сигнала частоты

f oä на первом входе синхронного детектора 210 относительно фазы сигнала на его втором входе, он вырабатывает управляющее напряжение соответствующего знака, поступающее на выход частотного детектора. Это напряжение используется для синхронизации опорного кварцевого генератора по частоте fgo в соответствии со схемой предлагаемого устройства, приведенной на фиг,1.

В процессе непрерывной (без выключений) работы устройства описанный процесс поддержания синхронизма опорного генератора 3 повторяется многократно, обеспечивая автоматическую коррекцию частоты его в процессе эксплуатации устройства, В случае, если устройство работает с выключениями, процесс вхождения в синхронизм обеспечивается как это описано выше, начиная с момента включения устройства.

Пределы коррекции частоты опорного генератора 3 определяются параметрами цифроаналогового преобразователя, что позволяет обеспечивать автоматическую коррекцию его частоты в широких пределах (po нескольких относительных единиц на 10") без ухудшения стабильности работы устройства, которая будет определяться системой непрерывной автоподстройки частоты, .

Таким образом, достигается поставленная цель увеличения полосы удержания без ухудшения стабильности работы устройства, Формула изобретения

1. Устройство для коррекции частоты опорного генератора в квантовом стандарте частоты, содержащее последовательно соединенные управляющий элемент, опорный кварцевый генератор, частотный детектор и фильтр нижних частот, выполненный на операционном усилителе и RC-цепи, о1 л ич а ю щ е е с я тем, что, с целью увеличения полосы удержания без ухудшения стабильности работы устройства, в него введены соединенные последовательно коммутатор, реверсивный счетчик и цифроаналоговый преобразователь, соединенные последовательно интегрирующее звено, первый компаратор, первый элемент И, элемент НЕ и триггер Шмидта, а также аттенюатор, второй резистор, первый и второй ключи, второй элемент И, второй компаратор и обнаружитель сигнала, при этом фильтр нижних частот выполнен с цепью разряда, первый вход коммутатора соединен с выходом тактовой частоты частотного детектора, его второй вход соединен с выходом триггера

Шмидта, а вход управления коммутатора и первый вход второго элемента И соединены с выходом обнаружителя сигнала, вход которого соединен с выходом сигнала низкой частоты, частотного детектора, вход аттенюатора подключен к выходу фильтра нижних частот, выход аттенюатора присоединен к суммирующему входу управляющего элемента, к вычитающеМу входу которого подключен выход цифроаналогового преобразователя. вход управления цепью разряда фильтра нижних частот соединен с выходом второго элемента И, а вход второго компаратора подключен к выходу интегрирующего звена, а его выход — к второму входу первого элемента И, выход первого компаратора соединен с входом направления счета реверсивного счетчика, выход первого элемента И соединен с вторым входом второго элемента И, при этом вторые входы первого и второго компараторов являются входами для подключения опорного напряжения положительной и отрицательной полярности соответственно.

2. Устройство по и, 1. отл и ч а ю щеес я тем, что частотный детектор содержит последовательно соединенные буферный усилитель, синтезатор частоты, смеситель, первый умножитель частоты, фазовый модулятор, квантовый дискриминатор, усилитель низкой частоты и синхронный детектор, а также делитель частоты и второй умножитель частоты; причем. входы буферного усилителя и второго умножителя частоты являются входом частотного детектора, выход второго умножителя частоты соединен с вторым входом смесителя, вход модуляции фазового модулятора и второй вход синхронного детектора соединены с выходом делителя частоты, вход которого соединен с выходом буферного усилителя, при этом выход синхронного детектора является выходом частотного детектора, дополнительный выход делителя частоты является выходом тактовой частоты частотного детектора, а выход усилителя низкой частоты — его выходом сигнала низкой частоты, I809528

1809528

Составитель A.×åðíÿäüåâ

Техред М.Моргентал Корректор М. Кул ь

Редактор

Проиэводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 1291 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5