Устройство для управления автономным инвертором

 

Устройство для управления инвертором содержит блок 1 управления, генератор 2 тактовых импульсов, элементы 3, умножитель 4, счетчик 5 периода несущей частоты, кольцевой счетчик 6, шифратор 7, постоянное запоминающее устройство 8. умножитель 9, блок 10 местного управления, широтно-импульсные формирователи 11- 13, формирователи 14-15 управляющих импульсов , инвертор 17, двигатель 18, выходной регистр 19, блок 20 сравнения кодов , блок 21 реверса,триггер 22. генератор 23 импульсов, D-триггер 24, элемент И25, счетчик 26, блок 27 памяти. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю Н 02 M 7/48

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4863541/07 (22) 18.06.90 (46) 23.04.93. Бюл. ¹ 15 (71) Ульяновский политехнический институт (72) В.M.Èâàíîâ и С.Л.Чеченев (56) Авторское свидетельство СССР

N 995258, кл. Н 02 Р 13/18, 1.983.

Авторское свидетельство СССР № 1282290, кл. Н 02 М 7/48, 1987, Авторское свидетельство СССР

¹ 883300663311,, кКл, Н 02 Р 13/18, 1981. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ABTOHOMHblM И Н В Е РТО РОМ

„.,53J„„1810973 А1 (57) Устройство для управления инвертором содержит блок 1 управления, генератор 2 тактовых импульсов. элементы 3, умножитель 4. счетчик 5 периода несущей частоты, кольцевой счетчик 6, шифратор 7, постоянное запоминающее устройство 8. умножитель 9, блок 10 местного управления, широтно-импул ьсн ые формирователи 1113, формирователи 14-15 управляющих импульсов, инвертор 17, двигатель 18. выходной регистр 19, блок 20 сравнения кодов, блок 21 реверса, триггер 22, генератор

23 импульсов, 0-триггер 24, элемент И25, счетчик 26, блок 27 памяти, 5 ил, 1810973

10

25

35

45

55

Изобретение относится к преобразовательной технике и может быть использовано в частотно-регулируемых электроприводах переменного тока с широтно-импульсной модуляцией выходного напряжения инвертора.

Целью изобретения является расширение функциональных возможностей устройства управления автономными инвертором, На фиг. 1 показана функциональная схема устройства для управления автономным инвертором; на фиг. 2 — схема инвертора; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — схема умножителя; на фиг.

5 — диаграммы импульсов управления и напряжений.

Устройство содержит блок управления

1, генератор 2 тактовых импульсов, первый элемент ИЗ, первый умно>китель 4, счетчик

5 периода несущей частоты, кольцевой счетчик 6, шифратор 7, первое постоянное запоминающее устройство 8, второй умножитель 9, блок 10 местного управления, широтно-импульсные формирователи

11-13, формирователи 14-16 управляющих импульсов, инвертор 17, асинхронный электродвигатель 18, Выход генератора 2 соединен через элемент ИЗ с синхронизирующим входом умножителя 4, выход которого через счетчик

5 подключен к тактирующему входу кольцевого счетчика 6, Каждый из широтно-импульсных формирователей 11-13 состоит из входного регистра 19, блока 20 сравнения кодов, блока

21 реверса и триггера 22, выходы которого подключены через соответствующий формирователь 14-16 к управляющим входам инвертора 17, Установочные входы триггера

22 подключены к двум выходам блока 21 реверса. два тактирующих входа KoTOpQcO подключены соответственно к выходу блока

20 сравнения кодов и к выходу переполнения счетчика 5. Управляющий вход блока 21 реверса соединен с информационным выходом кольцевого счетчика 6, Информационные входы блока 20 сравнения кодов подключены соответственно к,выходам счетчика 5 периода несущей частоты и входного регистра 19. Блок 10 местного управления содержит генератор 23 импульсов, второй триггер 24, выход которого подключен к второму входу второго элемента И25, соединенного первым входом с выходом генераторэ 23, а выходом через счетчик 26 с адресными входами второго постоянного запоминающего устройства 27, выход

"окончания цикла" которого подключен к входам установки в нуль второго триггера 24 и счетчика 26, выход "кода смещения" эдреса угла модуляции для фаз инвертора" запоминающего устройства 27 подключен к входу выборки значения угла модуляции для соответствующей фазы первого постоянного запоминающего устройства 8, выход данных которого подключен к первому информационному входу второго умножителя 9. Вход управления умножителя 9 соединен с тактовым выходом всех фаз запоминающего устройства 27, тактовые выходы соответствующей фазы которого соединены с синхронизирующими входами соответствующих входных регистров 19 широтно-импульсных формирователей 11-13.

Информационные входы регистров 19 подключены к выходу умножителя 9, Тактирующий вход триггера 24 подключен к выходу переполнения счетчика 5, В свою очередь блок 1 управления (фиг.

3), реализованный в виде стандартного магистрального параллельного интерфейса включает в себя последовательно соединенные шинные формирователи 28, селектор адреса 29, регистр адреса 30, дешифратор

31 строба записи, три выхода которого подключены соответственно к синхронизирующим входам регистров задания частоты 32 и амплитуды напряжения 33 инвертора и регистра состояния 34, формирователь 35 синхроимпульса. Интерфейс содержит

16-разрядную совмещенную мультиплексную шину данных адреса ДА, Передача данных или адреса сопровождается управляющими сигналами, формируемых на линиях магистрали; BY (признак внешних устройств), подключенной к второму входу селектора адреса 29; СИА (признак адреса), подсоединен ной к та ктирующему входу регистра 30; Вывод (признак записи информации), подключенной к входу формирователя 35 и второму входу дешифратора

31; Байт (признак байтовой операции), соединенной с третьим входом дешифратора

31. Выход формирователя 35 соединен с линией СИП (синхроимпульс пассивного устройства) магистрали. линии ДА который подключены к формирователям 28, Установочные входы регистров 32-34 подключены к линии сброс.

Умножитель 9 (фиг. 4) содержит входные регистры 36, 37, выходы которых подключены к соответствующим информационным входам матричного умножителя 38, соединенного выходами через сумматор (вычитатель) 39, выходной регистр 40 и буферный тристабильный каскад 41 к двунаправленной выходной шине, э также последовательно соединенные элемент ИЛИ 42 и схему управления 43. Выход регистра 40 подключен к второму информационному входу сум1810973 матора 39, установочный вход регистра 40 подключен через буферный каскад 41 к двухнаправленной шине, линии которой подключены совместно с входами регистра

37 к шине данных запоминающего устрой- 5 ства 8. знаковый разряд которой подключен к входу "суммирование (вычитание)" схемы управления 43, Синхронизирующие входы регистров 36, 37 совместно с входами элемента ИЛИ 42 подключены к двум линиям 10 тактирующей шины запоминающего устройства 27, остальные линии которой подключены к двум входам регистра 40 и каскада 41. Двэ первых выхода схемы 43 подключены к входам матричного умножи- 15 теля 38. а два вторых к сумматору 39, Устройство (фиг. 1) работает следующим образом, Блок управления 1, реализованный в виде интерфейсного блока (фиг. 3), 20 осуществляет прием данных от управляющей микроЭВМ и фиксирует коды задания выходной частоты и амплитуды напряжения инвертора соответственно в первом и втором регистрах 32, 33 данных, Признаки 25

"Пуск" и "Направление движения" запоминаются в регистре состояния 34.

При выполнении цикла Вывод данные передаются от активного устройства (цент- 30 рального процессора микроЭВМ) к пассивному (блоку 1).

Порядок выполнения операций следующий:

ЦП выставляет на линии ДА (00,...,15) 35 адрес, вырабатывает сигнал BY, если адрес находится в диапазоне 160000-177777; после установления адреса активное устройство вырабатывает сигнал СИА, предназначенный для фиксации адреса; 40 пассивное устройство с помощью селектора адреса 29 дешифрирует адрес и по переднему фронту СИА фиксирует его в регистре адреса 30; активное устройство заканчивает ад- 45 ресную часть цикла и снимает с линий ДА адрес, освобождает их для передачи данных, снимает BY и, если пересылает слово, снимает сигнал Байт;

ЦП помещает на линии ДА данные, со- 50 провождая их сигналом Вывод; пассивное устройство по переднему фронту сигнала Вывод с помощью дешифратора строба записи 31 формирует сигнал записи информации в соответствующий ре- 55 гистр 32, 33, 34; на выходе формирователя 35 выставляется синхроимпульс пассивного устройства

СИП, информирующий процессор о том. что данные приняты;

ЦП, приняв сигнал СИП, переходи) в завершающую часть цикла Вывод снимая сигналы Вывод. Байт и данные с линии ДА; пассивное устройство по заднему фронту сигнала Вывод снимает сигнал СИП, завершая операцию приема данных; затем ЦП снимает сигнал СИА, завершая цикл Вывод.

Подобное решение блока управления позволяет осуществлять регулирование скорости асинхронного двигателя как в разомкнутых, так и в замкнутых микропроцессорных системах управления, Сигнал, разрешающий прохождение импульсов тактового генератора 2 через схему совпадения 3 на счетный вход умножителя 4 и работу блока 10 местного управления, поступает с разряда "Пуск" регистра состояния блока 1 управления. Код задания выходной частоты инвертора 17 поступает на управляющие входы умножителя 4 (программируемого счетчика). На выходе умножителя 4 формируется последовательность импульсов, частота которых пропорциональна коду задания выходной частоты инвертора, При этом с помощью счетчика 5 периода несущей частоты создается опорный интервал, на котором определяется фаза момента переключения ключей, входящих в фазу инвертора, а с помощью кольцевого счетчика 6 задается соотношение между несущей и выходной частотами инвертора, Фазы моментов переключения работы ключей анодной группы на ключи катодной группы или наоборот для фаз А, В, С íà k-том интервале несущей частоты определяются следующим образом:

1+ent—

Вдх = — f(2 k — 1)+(— 1) "х и ( хйsin j(k 1) — jj

Л

1+ent—

Жк = — f(2k — 1)+(— 1) "х п (x U stn ((k — 1) — — — )»;

1 — л

1+еп(—

Осх = — f(2k — 1)+(— 1) "х и ( г 2л 2zri

x U sin j(k — 1) — 1- — j}; и 3 ) где ent — целочисленное значение; 1 = 2m— количество переходов через максимум кривых выходных напряжений нэ периоде 2 л выходной частоты инвертора: m =- 3 г(.) количество фаз преобразователя; n = - со1810973 отношение между несущей о) и выходной

Й частотами инвертора; U = 0 —: 1 — относительное значение амплитуды выходного напряжения; k W 1. 2, 3„.. — номер интервала несущей частоты, На интервалах, соответствующих чет1 ным значениям ent k — = О, 2, 4...„в момент переключения происходит переход работы на ключи V2 — V6 анодной группы, а нечетным значениям ent k — — ключи V1 — Ч5

l и катодной группы (фиг. 2).

Длительность работы ключа анодной группы инвертора в фазе А на k-том интервале несущей частоты пропорциональна коду и — М

N1Ak = — (1 + 0 sin фдк) = — и Л NAk.

2 2 где N — число возможных состояний счетчика периода несущей частоты; садк = (k — 1) 2 л/п —. угол модуляции на k-том периоде несущей

N — 2л частоты; Л NA< = — U sin (k — 1) — =N> N>

2- и

xsin фдк приращение длительности работы ключа, выраженное в количестве импульсов, Nu — код, пропорциональный амплитуде нап ряжения; N sin фд — код, пропорциональный модулю csin Qpkt, При этом знак приращения DNA< опреЭ деляет операцию суммирования или вычитания.

Модуляция длительности работы ключей в фазах В и С осуществляется аналогично. Приэтом углы tpak, +i по отношению к фазе А имеют сдвиг — 2 л/3 и 2 л/3.

Формирование кода. соответствующего фазе момента переключения ключей на периоде несущей частоты, осуществляется следующим образом. При переполнении счетчика 5 на его выходе формируется импульс "Начало периода", по которому осуществляется переход кольцевого счетчика 6 в новое состояние. Одновременно триггер

24 блока местного управления переходит в единичное состояние, разрешая прохождение импульсов генератора 23 на вход счетчика 26. На выходах запоминающего устройства 27 формируется последовательность сигналов, соответствующая циклу модуляции напряжения на периоде несущей частоты. Каждый цикл состоит из трех подциклов, На первом иэ них осуществляется следующие операции: — выдача адреса и сигнала разрешения на вывод информации с блока 27 на блок 8; — загрузка числа N/2 из запоминающего устройства 8 в выходной регистр 40(регистр произведения) блока умножения 9 (фиг, 4); — изменение кода адреса, поступающего с блока 27 на три младших разряда запоминающего устройства 8, на единицу; — формирование стробирующих сигна5 лов на запись чисел N sin )PAL с блока 8 и NU, с регистра данных блока 1 во входные регистры блока 9; — формирование управляющих сигналов для осуществления умножения с суммиро10 N ванием или вычитанием — N, N sin gak;

2 — съем сигнала разрешения на вывод информации из блока 8 и выдача разрешающего сигнала на выдачу данных с блока 9;

15 — формирование стробирующего сигнала для передачи результата с блока 9 на входной регистр 19 широтно-импульсного преобразователя 11.

Основное различие второго и третьего

20 подциклов связано с выборкой чисел N/2, N sin +y и N/2, N sin +g из памяти блока 8 со смещением адресов соответственно на 2 и на 4 по отношению к первому. При этом строб на запись результата формируется соответст25,венно на входные регистры 19 блоков 12 и 13.

Числа N sin фц<, N sin,явь N sin

30 данных ПЗУ 8, который управляет операцией накопления с суммированием или вычитанием блока 9.

В конце цикла на выходе блока 27 формируется сигнал, устанавливающий триггер

35 и счетчик 26 блока местного управления в исходное состояние.

Таким образом, информация, необходимая для модуляции напряжений на периоде несущей частоты, размещается в шести по4о следовательных ячейках, определяющих одну область памяти блока 8. Число данных областей равно соотношению между несущей и основной частотами инвертора.

При изменении номера периода несу45 щей частоты происходит переход на другую область памяти. Это достигается за счет изменения кода адреса, поступающего на старшие адресные коды ПЗУ 8. Код адреса формируется шифратором 7, представляющим собой преобразователь десятичного кода кольцевого счетчика 6 в двоичный код.

Преобразование кода, зафиксированного регистром.19, в широтно-импульсный сигнал происходит следующим образом, С помощью счетчика 5 осуществляется временная развертка кода соответствующего периоду несущей частоты. В момент равенства его кода и кода, зафиксированного в регистре 19 на выходе блока 20, осуществ1810973

10 ляющего поразрядное сравнение кодов, вырабатывается сигнал "Равно". Порядок прохождения сигналов "Начало периода" и

"Равно" на входы триггера 22 определяется блоком 21 реверса в зависимости от сигналов с кольцевого счетчика 6. В соответствии с законом модуляции (фиг, 5) первоначальный выбор работающего ключа в фазе инвертора осуществляется по сигналу "Начало периода", а переключение на ключ другой группы — по сигналу "Равно".

Сигналы с выхода триггера 22 широтно-импульсных формирователей 11, 12, 13 поступают на соответствующие формирователи 14-16 управляющих импульсов, каждый иэ которых формирует импульсы управления ключами одной фазы инвертора. С помощью формирователей 14-16 осуществляется также гальваническая развязка между цепями управления и силовой частью инвертора.

Импульсы управления (фиг, 5) ключами анодной группы V2-V6 (фиг. 2) дополняют импульсы управления ключами катодной группы V1-V5 до периода несущей частоты, соответствующие им диаграммы напряжений UA, Ов, 0с на фазах асинхронного двигателя 18 при соединении обмоток двигателя обмоток двигателя в звезду пока-. заны ниже.

Таким образом, при работе инвертора с широтно-импульсной модуляцией ключи анодной и катодной группы многократно переключаются на периоде выходной частоты инвертора. Частота переключений определяется несущей частотой, а средние значения напряжений — соотношением длительности включения вентилей анодной и катодной групп.

Бесконтактный реверс двигателя осу-. ществляется изменением чередования фаз инвертора по сигналу "Направление движения" с выхода регистра состояния блока 1, В зависимости от его уровня кольцевой счетчик босуществляет сдвиг ",1" вправо или влево. При этом состояние выходов кольцевого счетчика 6 определяет прямой или обратный порядок работы шифратора 7 и блоков 21 реверса широтно-импульсных формирователей 11-13.

Формула изобретения

Устройство для управления автономным инвертором, содержащее блок управления, генератор. тактовых импульсов, счетчик периода несущей частоты, выход которого подключен к тактирующему входу кольцевого счетчика, широтно-импульсные формирователи по числу фаз инвертора, каждый иэ которых состоит из входного регистра, блока сравнения кодов, блока реверса и триггера, выходы которого предназначены для подключения через соответствующий формирователь управляющих импульсов к инвертору, а установочные входы — к двум выходам блока реверса, два тактирующих входа которого подключены соответственно к выходу блока сравнения кодов и к выходу переполнения счетчика периода несущей частоты, а управляющий

10 вход — к информационному выходу кольцевого счетчика, информационные входы блока сравнения кодов подключены соответственно к выходам счетчика периода несущей частоты и входного регистра, о т15 лича ющее с я тем, что, с целью расшида несущей частоты, шифратор, первое постоянное запоминающее устройство. запрограммированное в соответствии с синусоидальным.законом модуляции для каж25 дой фазы инвертора, второй умножитель блок местного управления, содержащий генератор импульсов, подключенный к первому входу второго элемента И, второй вход которого соединен с выходом второго триггера, а выход через счетчик подключен к

30 адресным входам второго постоянного запоминающего устройства, выход "Окончание цикла" которого соединен с входами установки в нуль второго триггера и счетчика, второй выход "Код смещения адреса значения угла модуляции для фаз инвертора"— к входу выборки значения угла модуляции для соответствующей фазы первого постоянного.запоминающего устройства, выход

40 данных которого подключен к первому информационному входу второго умножителя, соединенного .входом управления с тактовым выходом 8cGx фаз второго постоянного запоминающего устройства, запрограммированного в соответствии с циклом работы

45 умножителя, тактовые выходы соответствующей фазы которОго соединены с синхронизирующими входами соответствующих входных регистров широтно-импульсных формирователей, информационные входы

50 входных регистров подключены к выходу второго умножителя, вход выборки тактового интервала первого постоянного запоминающего устройства подключен через

55 шифратор к информационному выходу кольцевого счетчика, блок управления содержит два регистра данных и регистр состояния, выход первого иэ регистров данных подключен к второму информационному входу второго умножителя, а второго — к упоавля.рения функциональных возможностей, в устройство введены последовательно соединенные первый элемент И и первый умножитель, выход которого подключен к

20 синхронизирующему входу счетчика перио11

1810973 ющему входу первого умножителя, один из разрядов регистра состояния соединен с входом реверса кольцевого счетчика, а второй— с первым входом первого элемента И и информационным входом второго триггера блока местного управления, тактирующий вход которого подключен к выходу переполнения счетчика периода несущей частоты, второй вход первого элемента И подключен к вы5 ходу генератора тактовых импульсов, 1.810973

Составитель В.Иванова

Техред M,Ìîðãåíòàë Корректор M,Ñàìáîðñêàÿ

Редактор T.Èâàíoàà

Заказ 1450 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101