Устройство для управления силовым транзистором

 

Повышение КПД достигается тем, что коллектор отпирающего и эмиттер запирающего транзисторов подключены к положительному полюсу источника питания через коллекторно-эмиттерный переход вспомогательного транзистора и последовательно соединенные первый и второй резисторы соответственно, базы запирающего и вспомогательного транзисторов подключены к эмиттеру отпирающего транзистора через третий и четвертый резисторы соответственно , а точнее соединения первого и второго резисторов предназначены для подключения к базе силового транзистора. 2 ил.

ф ф ф

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ni)s Н 02 M 1/08

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ. if,:,q„)

- ь gg

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4834672/07 (22) 04.06,90 (46) 15.05.93. Бюл. М 1 8 (71) Ереванский политехнический институт им. К.Маркса (72) А.Ш.Арутюнян и Н.Н.Петросян (56) Авторское свидетельство СССР

N 987873, кл . Н 03 К 17/00,-1981.

Авторское свидетельство СССР

М 9?0588, кл. Н 02 M 1/08, 1981.

Авторское свидетельство СССР

N 1729789, кл. Н 02 M 7/537, 1978. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ СИЛОВЫЧ ТРАНЗИСТОРОМ

Изобретение относится к преобразова. тельной технике и может быть использовано для управления транзисторными ключами автономных инверторов и регуляторов постоянного напряжения.

Целью изобретения является повышение КПД.

Устройство включает в себя источник питания Е, отпирающий транзистор 1, запирающий транзистор 2, вспомогательный транзистор3, резисторы4,5. 6, 7. Коллектор отпирающего транзистора 1 и эмиттер запирающего транзистора 2 подключены к положительному полюсу источника питания Е непосредственно. Коллектор запирающего транзистора 2 и эмиттер отпирающего транзистора 1 подключены к отрицательному полюсу этого источника питания через коллекторно-эмиттерный переход вспомогательного транзистора 3 и последовательно соединенные резисторы 4, 5 соответственно, „„ Ы„„1815757 А1 (57) Повышение КПД достигается тем, что коллектор отпирающего и эмиттер запирающего транзисторов подключены к положительному полюсу источника питания через коллекторно-эмиттерный переход вспомогательного транзистора и последовательно соединенные первый и второй резисторы соответственно, базы запирающего и вспомогательного транзисторов подключены к эмиттеру отпирающего транзистора через третий и четвертый резисторы соответственно, а точнее соединения первого и вто рого резисторов предназначены для подключения к базе силового транзистора.

2 ил, базы запирающего 2 и вспомогательного транзистора 3 подключены к эмиттеру отпирающего транзистора 1 через резисторы 6 и 7 соответственно. Точка соединения резистора 4 и резистора 5 подключена к базе силового транзистора 8.

Работает предлагаемое устройство следующим образом.

В исходном состоянии до подачи импульса управления транзистор 1 находится в запертом состоянии, а транзистор 2 — в открытом, транзистор 3 находится в режиме отсечки. Допустим в момент t1 подается импульс управления нг базу транзистора 1 (Uy), вследствие чего транзистор 1 отпирается и переходит в режим насыщения. Одновременно запирается транзистор 2 (см. V4 на фиг.2), а транзистор 3 полностью открывается, вследствие чего формируется отпирающий сигнал на участке база-эмиттер силового транзистора 8 (см. Ыз фиг. 2). B

45 интервале времени t> tz на базу-эмиттер силового транзистора 8 действует отпирающий сигнал, уровень которого можно ориентировочно оценить следующим выражением:

0бэ E/(R4+ й5) R4 Окээ где R4, Rg — соответственно величине сопротивлений резисторов 4 и 5, à Ursa — падение напряжения на участке коллектор-змиттер транзистора 3.

В момент tg происходит смена полярности входных, управляющих импульсов, в результате чего закрывается транзистор 1 (практически мгновенно) и базовый ток силового транзистора 8 уменьшается до нуля.

Одновременно отпирается транзистор 2, а транзистор 3 переходит в режим отсечки, так как потенциал базы резко снижается практически до нуля, т.е. ток через транзистор 3 резко снижается и сопротивление коллектор-эмиттер увеличивается. При этом создается контур для активного за пи ран ия силового транзистора 8. Положительный полюс источника: участок коллектор-эмиттер транзистор*3, участок эмиттер — база транзистора 8, резистор 5 и отрицательный полюс источника, что приводит к быстрому запиранию и восстановлению силового транзистора 8. В момент t3 подается очередной импульс управления и процессы в схеме повторяются., Величины резисторов 6, 4 и 5 выбирают таким образом, чтобы протекающий по ним ток обеспечил полное отпирание транзистора 2 при закрытом транзисторе 1. С другой стороны резисторы 4 и 5 должны ограничивать максимально допустимый ток транзистора 1.

Транзисторы 1 и 3 выбирают таким образом, чтобы их допустимый эмиттерный, ток был соизмерим с базовым током силового транзистора 8.

Выбор транзистора 2 зависит от параметров силового транзистора 8, он должен обеспечить требуемую величину инверсного базового тока силового транзистора 8 для быстрого его запирания. Мощность транзистора 2 может быть несколько ниже мощности гранэисторов t и 3. т.е, условия для выбора сопротивлений 4 и 7 неодинаковы, Резистор 4 в основном ограничивает эмиттерный ток транзистора 1 и базовый ток силового транзистора 8, Резистор 7 выбирается из условия выбора соответствующего режима транзистора 3. Для конкретности отметим, что величины сопротивлений резисторов 5, 6, 7 больше, чем сопротивление резистора 4. Величина сопротивления резистора 6 больше, чем сопротивление резисторов 5 и 7.

После активного запирания силового транзистора 8 практически отсутствует цепь потребления электроэнергии, так как цепь через транзисторы 3 и 8 практически невозможна, транзистор 8 заперт, а цепь через транзисторы 2 и 3 потребляет незначительную энергию, так как транзистор 3 практически заперт, это в целом приводит к уменьшению потери мощности и увеличению КПД схемы.

Формула изобретения

УСтройство для управления силовым транзистором, содержащее источник питания, отпирающий, запирающий, вспомогательный транзисторы и четыре резистора, о т л и ч а ю щ е е с я тем, что. с целью повышения КПД, коллектор отпирающего и эмиттер запирающего транзисторов подключены к положительному полюсу источника питания непосредственно, коллектор запирающего и эмиттер отпирающего транзисторов подключены к отрицательному полюсу источника питания через коллекторно-эмиттерный переход вспомогательного транзистора и последовательно соединенные первый и второй резисторы соответственно, базы запирающего и вспомогательного транзисторов подключены к эмиттеру отпирающего транзистора через третий и четвертый резисторы соответственно, а точка соединения первого и второго резисторов предназначены для подключения к базе силового транзистора. фигой

Составитель Л. Нерсисян

Техред М,Моргентал Корректор:. М. Петрова

Редактор

Заказ 1642 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101