Устройство для распределения импульсов
Сущность изобретения: устройство содержит N формирователей коротких импульсов (1.1,1.2. . .,1.N), N элементов совпадения (2.1. 2.2 ..., 2.N), 1 регистр сдвига (3). 3 элемента ИЛИ (4),(5),(17), N выходных элементов ИЛИ (6.1, 6.2..., 6.N), N регистров хранения (7.1,7.2...,7.N), 1 шину вспомогательных сигналов (8), N входных шин (9.1, 9.2..., 9.N), N групп из N выходных шин (10.1.1, 10.1.2...,10.N.N), N выходных шин синхронизации (11.1,11.2..., 11.N), 4 элемента И - НЕ (12),(14),(15),(16), 1 мажоритарный элемент (13), 2 дополнительные шины (18),(19) с соответствующими связями. 1 табл., 2 ил.
Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретения является расширение области применения устройства за счет широких функциональных возможностей. На фиг. 1 представлена функциональная схема устройства для распределения импульсов; на фиг. 2 временные диаграммы работы устройства (справа от диаграмм позиции составных частей). Устройство для распределения импульсов содержит N формирователей 1.1, 1.2, 1.3.1.N коротких импульсов, N элементов 2. 1, 2.2, 2.3.2.N совпадения, регистр 3 сдвига, первый, второй элементы ИЛИ 4, 5, N выходных элементов ИЛИ 6.1, 6.2, 6.3.6.N. N регистров 7.1, 7.2, 7.3.7.N хранения, шину 8 вспомогательных сигналов, входные шины 9.1, 9.2, 9.3.9.N, N групп из N выходных шин 10.1.1, 10.1.2, 10.1.3. 10.1. N, 10.2.1, 10.2.2, 10.2.3.10.2.N, 10.3.1, 10.3.2, 10.3.3,10.3. N.10.N.1, 10.N.2, 10.N.3.10.N.N, N выходных шин 11.1, 11.2, 11.3. 11.N синхронизации, первый элемент И-НЕ 12, мажоритарный элемент 13, второй, третий, четвертый элемент И-НЕ 14, 15,16 соответственно, дополнительный элемент ИЛИ 17, первую, вторую дополнительные выходные шины 18,19. Первые входы каждого из N элементов 2.1, 2.2, 2.3.2.N совпадения соединены с соответствующими выходами регистра 3 сдвига, информационный вход которого соединен с шиной 8 вспомогательных сигналов. Каждый из N информационных входов каждого из N регистров 7.1, 7.2, 7.3.7.N хранения соединен с соответствующей входной шиной 9.1, 9.2, 9.3.9.N, с соответствующим входом первого элемента ИЛИ 4, выход которого подключен к тактовому входу регистра 3 сдвига, и с входом соответствующего формирователя 1.1, 1.2, 1.3.1.N коротких импульсов, выход каждого из которых соединен с соответствующим входом второго элемента ИЛИ 5, выход которого соединен со вторыми входами N элементов 2.1, 2.2, 2.3.2.N совпадения, выходы которых соединены с тактовыми входами соответствующих регистров 7.1, 7.2, 7.3.7.N хранения, каждый из N выходов каждого из которых соединен с соответствующей выходной шиной N групп из N выходных шин 10.1.1, 10.1.2, 10.1.3.10.1.N. 10.2.1, 10.2.2, 10.2.3.10.2.N, 10.3.1, 10.3.2, 10.3.3.10.3.N.10.N.1, 10.N.2, 10.N.3.10.N.N и с соответcтвующим входом coответствующего элемента ИЛИ 6.1, 6.2, 6.3.6.N, выход каждого из которых соединен с соответствующей шиной 11.1, 11.2, 11.3. 11.N синхронизации, выходные шины 10.1.1, 10.1.2, 10.1.3 соединены, соответственно, с первым, вторым и третьим входами первого элемента И-НЕ 12 и соединены, соответственно, с первым, вторым и третьим входами мажоритарного элемента 13, выходы первого элемента И-НЕ 12 и мажоритарного элемента 13 соединены, соответственно, с первым и вторым входами второго элемента И-НЕ 14, выход которого соединен первым входом третьего элемента И-НЕ 15, второй вход которого соединен с выходом четвертого элемента И-НЕ 16, первый вход которого соединен с выходной шиной 10.1.3, а второй вход соединен с выходной шиной 11.3 синхронизации, выход третьего элемента И-НЕ 15 соединен с первой дополнительной выходной шиной 18, выходные шины 10.2.3 и 10.3.1 соединены, соответственно, с первым и вторым входами дополнительного элемента ИЛИ 17, выход которого соединен с второй дополнительной шиной 19. Шины 11.1, 11.2, 11.3.11.N синхронизации предназначены для выдачи сигналов, распредел нных в зависимости от очередности их поступления. Выходные шины 10.1.1, 10.1.2, 10.1.3.10.1.N, 10.2.1, 10.2.2, 10.2.3.10.2.N, 10.3.1, 10.3.2, 10.3.3.10.3.N.10.N.1, 10.N.2, 10.N.3.10.N.N предназначены для выдачи информации об адресанте в полном (N разрядном) коде. Выходная шина 10.1.2, первая и вторая дополнительные шины 18, 19 вместе с шиной 11.3 синхронизации предназначены для выдачи информации об адресанте в сокращенном коде. Устройство для случая N 3 работает следующим образом. В исходном состоянии на первом выходе регистра 3 сдвига (подключенном к первому входу элемента 2.1 совпадения) присутствует сигнал в виде логической "1", на остальных выходах и на информационном входе регистра 3 сдвига, а также на всех выходах регистров 7.1, 7.2, 7.3 хранения присутствуют сигналы в виде логического "0". На всех выходных шинах 10 и шинах 11 синхронизации присутствуют сигналы логического " 0", на выходах мажоритарного элемента 13 и дополнительного элемента ИЛИ 17 присутствуют также сигналы логического "0", на выходах первого, второго и четвертого элемента И-НЕ 12, 14, 16 присутствуют сигналы логической "1", на выходе третьего элемента И-НЕ 15 и на дополнительных выходных шинах 18, 19 присутствуют сигналы логического "0". Ниже рассмотрены три варианта работы устройства, временные диаграммы которых представлены на фиг. 2: вариант 1 все три входных сигнала поступают на устройство в разные моменты времени, так что импульсы не перекрываются во времени (фиг. 2.1, 2.2, 2.3 I); вариант II два сигнала поступают на устройство почти одновременно, так что два импульса частично совпадают во времени (фиг. 2.1, 2.2, 2.3 II); вариант III три сигнала поступают на устройство почти одновременно, так что три импульса частично совпадают во времени (фиг. 2.1, 2.2, 2.3 III). Варианты полного совпадения во времени двух или трех импульсов на временных диаграммах не показаны, так как в этих случаях устройство работает аналогично случаям частичного совпадения импульсов. Входные импульсы (фиг. 2.1, 2.2, 2.3) с шин 9.1, 9.2, 9.3 устройства поступают на информационные входы регистров 7.1, 7.2, 7.3 хранения, на входы формирователей 1.1, 1.2, 1.3 коротких импульсов и на входы элемента ИЛИ 4, на выходе которого формируется та или иная последовательность импульсов в зависимости от вариантов (фиг. 2.4): в варианте I из трех импульсов, в варианте II из двух импульсов, в варианте III из трех импульсов. Эта последовательность импульсов поступает на тактовый вход регистра 3 хранения, на первом выходе которого присутствует сигнал в виде логической "1"; в этом регистре 3 сдвига осуществляется сдвиг информации по перепаду 1 /0. Первый импульс последовательности с выхода элемента ИЛИ 4 своим задним фронтом сдвигает сигнал в виде логической "1 " с первого выхода регистра 3 сдвига (фиг. 2.5) на его второй выход (фиг. 2.6), подключенный к первому входу элемента 2.2 совпадения, при этом на первом выходе регистра 3 сдвига устанавливается сигнал в виде логического "0" (фиг. 2.5), так как на информационном входе регистра 3 сдвига присутствует сигнал в виде логического "0". Второй импульс последовательности (для вариантов I и II) своим задним фронтом сдвигает сигнал в виде логической "1 " с второго выхода регистра 3 сдвига на его третий выход (фиг. 2.7), подключенный к первому входу элемента 2.3 совпадения, на втором выходе регистра 3 сдвига устанавливается сигнал в виде логического "0" сдвинутый с первого выхода, на который записывается также сигнал в виде логического "0". Третий импульс последовательности (только для варианта I) своим задним фронтом сдвигает на третий выход регистра 3 сдвига сигнал в виде логического "0" с его второго выхода, на всех выходах регистра 3 сдвига в варианте I в этот момент времени устанавливаются сигналы в виде "0". В результате на первые входы элементов 2.1, 2.2, 2.3 совпадения поступают сигналы в виде логической "1" следующим образом: на первом входе элемента 2.1 совпадения присутствует сигнал для разрешения прохождения первого из поступивших на входные шины 9.1, 9.2, 9.3 устройства импульсов (вариант I), первых двух частично совпадающих во времени импульсов (вариант II), трех частично совпадающих во времени импульсов (вариант III); на первом входе элемента 2.2 совпадения присутствует сигнал для разрешения прохождения второго во времени импульса (вариант I) и третьего импульса (вариант II): на первом входе элемента 2.3 совпадения присутствует сигнал для разрешения прохождения третьего во времени импульса. Входные импульсы, поступая на входы формирователей 1.1, 1.2, 1.3 коротких импульсов, своими передними фронтами (перепадом 0/1) запускают их, в результате чего на их выходах появляются короткие импульсы (фиг. 2.8, 2.9, 2.10). Эти короткие импульсы поступают на соответствующие входы элемента ИЛИ 5, на выходе которого в итоге образуется последовательность коротких импульсов (фиг. 2.11), привязанных к передним фронтам входных импульсов. Далее эта последовательность поступает на вторые входы элементов 2.1, 2.2, 2.3 совпадения. В соответствии с разрешающими сигналами на первых входах элементов 2.1, 2.2, 2.3 совпадения (фиг. 2.5, 2.6, 2.7) на их выходах появляются короткие импульсы: на выходе элемента 2.1 совпадения первый короткий импульс (вариант I, первые два коротких импульса (вариант II), все три коротких импульса (вариант III, фиг. 2.12); на выходе элемента 2.2 совпадения второй короткий импульс (вариант I, третий короткий импульс (вариант II, фиг. 2.13); на выходе элемента 2.3 совпадения третий короткий импульс (вариант I, фиг. 2.14). Эти короткие импульсы поступают на тактовые входы соответствующих регистров 7.1, 7.2, 7.3 хранения, в результате чего в регистры записывается информация, присутствующая на их информационных входах (фиг. 2.1, 2.2, 2.3), в трех рассматриваемых вариантах это будет выглядеть следующим образом. Вариант I. В первый момент времени, привязанный к моменту прихода первого импульса, в регистр 7.1 хранения записываются: сигнал в виде логической "1" во второй разряд и сигнал в виде логического "0" в первый и третий разряды, соответственно на выходах регистра 7.1 хранения и на выходных шинах 5 10.1.1, 10.1.2, 10.1.3 появляются: сигнал в виде логической "1" на выходной шине 10.1.2 (фиг. 2.16) и сигналы в виде логического " 0" на выходных шинах 10.1.1 (фиг. 2.15) и 10.1.3 (фиг. 2.17). Во второй момент времени, привязанный к моменту прихода второго импульса, в регистр 7.2 хранения записываются и, соответственно, на его выходах и на выходных шинах 10.2.1,10.2.2,10.2.3 появляются: сигнал в виде логической "1 " в первый разряд и на выходной шине 10.2.1 (фиг. 2.18), сигналы в виде логического "0" во второй и третий разряды и на выходных шинах 10.2.2 (фиг. 2.19) и 10.2.3 (фиг. 2.20). В третий момент времени, привязанный к моменту прихода третьего импульса, в регистр 7.3 хранения записываются и, соответственно, на его выходах и на выходных шинах 10.3.1,10.3.2,10.3.3 появляются: сигналы в виде логического "0" в первый и второй разряды и на выходных шинах 10.3.1 (фиг. 2.21) и 10.3.2 (фиг. 2.22) и сигнал в виде логической "1" в третий разряд и на выходной шине 10.3.3 (фиг. 2.23). Вариант II. В первый момент времени в регистр 7.1 хранения записываются и на его выходах и на выходных шинах 10.1.1, 10.1.2, 10.1.3 появляются: сигналы в виде логического "0" в первый и второй разряды и на выходных шинах 10.1.1 и 10.1.2 сигнал в виде логической "1" в третий разряд и на выходной шине 10.1.3. Во второй момент времени в первый разряд регистра 7.1 хранения записывается сигнал в виде логической "1", который появляется затем на выходной шине 10.1.1, на остальных выходах регистра 7.1 хранения сигналы не изменяются, так как входные сигналы остались прежними. В третий момент времени в регистр 7.2 хранения записываются и на его выходах и на выходных шинах 10.3.1, 10.3.2, 10.3.3 появляются: сигналы в виде логического "0" в первый и третий разряды и на выходных шинах 10.2.1 и 10.2.3, сигнал в виде логической " 1" во второй разряд и на выходной шине 10.2.2. Вариант III. В первый момент времени в регистр 7.1 хранения записываются и на его выходах и на выходных шинах 10.1.1, 10.1.2, 10.1.3 появляются: сигнал в виде логической "1" в первый разряд и на выходной шине 10.1.1, сигнал в виде логического "0" во второй и третий разряды и на выходных шинах 10.1.2 и 10.1.3. Во второй момент времени в третий разряд регистра 7.1 хранения записывается сигнал в виде логической "1", который появляется затем нa выходной шине 10.1.3, на остальных выходах регистра 7.1 хранения сигналы не изменяются. В третий момент времени во второй разряд регистра 7.1 хранения записывается сигнал в виде логической "1", который появляется затем на выходной шине 10.1.2, на остальных выходах регистра 7.1 хранения сигналы не изменяются. С выходов регистров 7.1, 7.2, 7.3 сигналы поступают на соответствующие входы соответствующих элементов ИЛИ 6.1, 6.2, 6.3. Сигналы в виде логической "1" появляются: на выходе элемента ИЛИ 6.1 и, соответственно, на шине 11.1 синхронизации (фиг. 2.24) в первый момент времени: на выходе элемента ИЛИ 6.2 и на шине 11.2 синхронизации (фиг. 2.25) - во второй момент времени (вариант I) и в третий момент времени (вариант II): на выходе элемента ИЛИ 6.3 и на шине 11.3 синхронизации (фиг. 2.26) в третий момент времени. Таким образом, сигналы с шин 9.1, 9.2, 9.3 устройства, поступая неупорядоченно, распределяются по его выходным шинам 11 синхронизации в зависимости от очередности поступления, так что на шине 1 1.1 синхронизации появляется первый из пришедших импульсов, независимо от того, на какую из входных шин 9.1, 9.2, 9.3 поступил первый импульс; аналогично на шине 11.2 синхронизации появляется второй, а на шине 11.3 появляется третий из пришедших импульсов. Сигнал с шины 11.1 синхронизации может быть использован для запуска измерителей временных интервалов между импульсами, а с шин 11.2, 11.3 синхронизации для остановки соответствующего измерителя. При одновременном или почти одновременном приходе двух импульсов на шинах 11.1, 11.2 синхронизации появляются сигналы, один из которых привязан к первому из пары одновременных сигналов, а второй к третьему сигналу. При одновременном приходе трех сигналов выходной сигнал появляется только на шине 11.1. На всех выходных шинах 10.1.1, 10.1.2, 10.1.3, 10.2.1, 10.2.2, 10.2.3, 10.3.1, 10.3.2, 10.3.3 устанавливаются логические сигналы, образующие, соответственно, следующие кодовые наборы логических сигналов: 010 100 001 (вариант I), 101 010 000 (вариант II), 111 000 000 (вариант III). Этот полный 9-разрядный код содержит информацию об адресанте, как будет показано ниже. На первый, второй, третий входы первого элемента И-НЕ 12 и на первый, второй, третий входы мажоритарного элемента 13 с выходных шин 10.1.1, 10.1.2, 10.1.3 поступают сигналы логического "0", логической "1", логического "0" (для краткости "0", "1", "0") соответственно (вариант I),"1", "0", "1" (вариант II). "1. "1". "1" (вариант III), вследствие чего на выходе первого элемента И-НЕ 12 (фиг. 2.27) остается сигнал логической "1" (варианты 0 и II) и устанавливается сигнал логического " 0" (вариант III, а на выходе мажоритарного элемента 13 (фиг. 2.28) остается сигнал логического "0" (вариант I и устанавливается сигнал логической "1' (варианты II и III). С выходов первого элемента И-НЕ 12 и мажоритарного элемента 13 сигналы логической "1" и логического "0" (вариант I), логической "1" (вариант II), логического "0" и логической "1 " (вариант III) соответственно поступают на первый, второй входы второго элемента И-НЕ 14, с выхода которого (фиг. 2.29) сигнал логической "1" (варианты I и III) и логического "0" (вариант II) поступает на первый вход третьего элемента И-НЕ 15. Сигнал логического "0" (вариант I) и сигнал логической "1 " (варианты II и III) с выходной шины 10.1.3 поступает также на первый вход четвертого элемента И-НЕ 16, на второй вход которого поступает сигнал логической "1" (вариант I) и сигнал логического "0" (варианты II и III) с шины 11.3 синхронизации. Сигнал логической "1" с выхода четвертого элемента И-НЕ 16 (фиг. 2.30) поступает на второй вход третьего элемента И-НЕ 15, с выхода которого (фиг. 2.31) сигнал логического "0" (варианты I и III) и сигнал логической "1" (вариант II) поступает на первую дополнительную выходную шину 18. На первый и второй входы дополнительного элемента ИЛИ 17 с выходных шин 10.2.3 и 10.3.1 поступают сигналы логического "0" (варианты II, II, III), с выхода которого (фиг. 2.32) сигнал логического "0" поступает на вторую дополнительную шину 19. В результате на выходной шине 10.1.2, первой, второй дополнительных шинах 18, 19 в вариантах I.II.III устанавливаются следующие кодовые наборы логических сигналов, соответственно: 100, 010, 100. Этот сокращ нный 3-разрядный код, совместно с сигналами логической "1" в варианте I и логического "0" в вариантах II и III на выходной шине 11.3 синхронизации содержит полную информацию об адресанте, что показано в таблице, в которой представлены все возможные варианты сочетаний входных сигналов. Входные сигналы обозначены так же, как соответствующие входные шины: 9.1, 9.2, 9.3; логические сигналы на выходных шинах устройства также обозначены позициями соответствующих выходных шин. В частности, сигналы для рассмотренных вариантов I,II,III представлены соответственно в третьей, двенадцатой и тринадцатой строках таблицы. Из таблицы видно, что каждому варианту поступления входных сигналов соответствует свой, отличный от других, кодовый набор логических сигналов на выходных шинах. При этом каждому варианту соответствует свой 9-разрядный код с выходных шин 10.1.1, 10.1.2, 10.1.3, 10.2.1, 10.2.2, 10.2.3, 10.3.1, 10.3.2, 10.3.3, неповторяющийся при других вариантах поступления входных сигналов, а также свой 3-разрядный код с шин 10.1.2,18,19 (совместно с сигналом с шины 11.3 синхронизации), также неповторяющийся при других вариантах поступления входных сигналов. Так, в вариантах поступления входных сигналов, приведенных, например, в четвертой и в одиннадцатой строках таблицы, предлагаемое устройство формирует 9-разрядные коды 010 001 100 и О11 100 000 соответственно, а также 3-разрядные коды 101 (сигнал логической "1" на шине 11.3 синхронизации) и 110 (сигнал логического " 0" на шине 11.3 синхронизации) соответственно, причем в других вариантах поступления сигналов формируются отличающиеся коды. Формирование логических сигналов на дополнительных шинах 18, 19 поясняется логическими соотношениями. В общем случае, в том числе и при N, большем 3, сигналы на дополнительных шинах 18,19 есть логические функции f1,f2 переменных на выходных шинах 10.1.1, 10.1.2, 10.1.3, 10.2.3, 10.3.1, 11.3 прототипа: f1 maj(X1,Х2,X3)*(X1*X2*X3)*(X3*Y3), f2 Х6 + Х7, где X1, Х2, ХЗ логические переменные на первой, второй, третьей выходных шинах 10.1.1, 10.1.2, 10.1.3 первого канала соответственно; Х6, Х7 - логические переменные на третьей выходной шине 10.2.3 второго канала и первой выходной шине 10.3.1 третьего канала соответственно; Y3 логическая переменная на шине 11.3 синхронизации третьего канала; maj оператор мажорирования, maj(Х1, Х2, ХЗ) Х1*Х2 + Х1*ХЗ + Х2*ХЗ. Приведенные соотношения позволяют уяснить функционирование устройства в других вариантах поступления входных сигналов. Таким образом, предлагаемое устройство обеспечивает возможность передачи информации об адресанте и в сокращенном (N2-6)-разрядном (в рассмотренной реализации устройства, при N 3, в 3-разрядном коде).
Формула изобретения
РИСУНКИ
Рисунок 1, Рисунок 2, Рисунок 3MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Номер и год публикации бюллетеня: 29-2000
Извещение опубликовано: 20.10.2000
