Устройство для моделирования нейрона

 

Использование: изобретение относится к бионике, может использоваться при построении нейронных сетей в системах разпознавания образов. Сущность: в устройство , содержащее блоки синаптических весов, введены блок управления, узел суммы произведений, содержащий группу элементов И., группу трехвходовых сумматоров , два двухразрядных, трехразрядных и четырехразрядный сумматоры, регистр разрядной суммы, элементы И, ИЛИ, триггер, блок суммирования синапсов, выходы которого соединены с одними входами группы .элементов И, вторые входы которых соединены с входами устройства. Выходы группы элементов И соединены с входами первой группы трехвходовых сумматоров, выходы которых соединены с одноименными входами первого и второго двухразрядных сумматоров , выходы которых соединены с одноименными входами первой группы четырехразрядного сумматора, выходы которого соединены со сдвигом вправо на один разряд с входами регистра разрядной суммы , группа выходов которого соединена с второй группой входов четырехразрядного сумматора. Один выход регистра разрядной суммы соединен со старшим разрядом четырехвходового сумматора и чеоез инвеотоп г одним входом элемента И, выход элемента И соединен с входом синхронизации триггера , выход которого является выходом устройства . В каждый блок синапсов введены трехвходовой сумматор, два регистра, логические элементы И, ИЛИ, И-ИЛИ, два триггера . При этом один вход трехвходового сумматора соединен с выходом одного триггера , один вход которого соединен с выходом переноса сумматора, второй вход сумматора соединен с выходом первого элемента И, один вход которого соединен с выходом устройства. Третий вход сумматора соединен с выходом элемента И-ИЛИ, один вход которого соединен с выходом первого регистра, группа информационных входов которого соединена с группой выходов второго регистра, один вход которого соединен через элемент И с выходом трехвходового сумматора. Один вход второго регистра соединен с вторым входом элемента И-ИЛИ, третий и четвертый входы которого соединены с единичным и нулевым выходами триггера, один вход которого соединен с первым выходом блока управления, второй соединен с выходом элемента ИЛИ, входы которого соединены с входами устройства. Один управляющий вход первого регистра соединен с выходом второго элемента И, один вход которого соединен с выходом устройства , второй вход которого соединен с первым выходом блока управления. 1 з.п.флы, 4 ил. (Л 00 W ОР«Л XI СП OJ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК Ж 1831715 А 3 (51)5 G 06 G 7/60

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) :- "г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ (21) 4928419/14 (22) 15.04.91 (46) 30.07.93. Бюл. N. 28 (71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им. B.Ä.Êàëìûêoâà (72) Е,Н.Стадников и В.М.Тарануха (73) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им. В,Д.Калмыкова (56) Авторское свидетельства СССР

М 1425731, кл. G 06 6 7/60, 1988. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

НЕЙРОНА (57) Использование: изобретение относится к бионике, может использоваться при построении нейронных сетей в системах разпознавания образов. Сущность: в устройство, .содержащее блоки синаптических весов, введены блок управления, узел суммы произведений, содержащий группу элементов И., группу трехвходовых сумматоров, два двухразрядных, трехразрядных и четырехразрядный сумматоры, регистр разрядной суммы, элементы И, ИЛИ, триггер, блок суммирования синапсов, выходы которого соединены с одними входами группы .элементов И, вторые входы которых соединены с входами устройства. Выходы группы элементов И соединены с входами первой группы трехвходовых сумматоров, выходы которых соединены с одноименными входами первого и второго двухразрядных сумматоров, выходы которых соединены с одноименными входами первой группы четырехразрядного сумматора, выходы которого соединены со сдвигом вправо на один разряд с входами регистра разрядной суммы, группа выходов которого соединена с второй группой входов четырехразрядного сумматора. Один выход регистра разрядной суммы соединен со старшим разрядом четырехвходового сумматоаа и чеоез инвеотпп r. одним входом элемента И, выход элемента И соединен с входом синхронизации триггера, выход которого является выходом устройства. В каждый блок синапсов введены трехвходовой сумматор„два регистра, логические элементы И, ИЛИ, И-ИЛИ, два триггера. При этом один вход трехвходового сумматора соединен с выходом одного триггера, один вход которого соединен с выходом переноса сумматора, второй вход сумматора соединен с выходом первого элемента И, один вход которого соединен с выходом устройства. Третий вход сумматора соединен с выходам элемента И вЂ” ИЛИ, один вход которого соединен с выходом первого регистра, группа информационных входов которого соединена с группой выходов второго регистра, один вход которого соединен через элемент И с выходом трехвходового сумматора, Один вход второго ре- Q() гистра соединен с вторым входом элемента (, )

И вЂ” ИЛИ, третий и четвертый входы которого а соединены с единичным и нулевым выходами триггера, один вход которого соединен с первым выходом блока управления, второй соединен с выходом элемента ИЛИ, входы которого соединены с входами устройства.

Один управляющий вход nepaoro регистра соединен с выходом второго элемента И, (с) один вход которого соединен с выходом устройства, второй вход которого соединен с первым выходом блока управления, 1 з,п.флы, 4 ил.

18 1 !15

Изобретение относится к бионике,может использоваться при построении нейронных сетей в системах распознавания образов, Цель изобретения — повышение достоверности моделирования путем биоритмической организации коррекции весов синапсов, Работа предлагаемого устройства для моделирования нейрона описывается следующими выражениями:

Y>sign(Xi p — О)

N у — 1 + Лу, если ФМП-1 и %-t-1; временное запоминание сигналов длительностью 1=циклов

N у: yi — 1 + Лу, если ФМП 1иVi-1 1; постоянное запоминание сигналов длительностью до следующего М

yl-t, если Ф=1 или ФМП=1 и У -1=0.

1, если, ), Xi -0>0;

sign(Х у -6)=

О. если, Xiyi — 8<0, Учитывая, что

0=0.ataraxy...а ...ar Z, aJ2

) =1

) -О. halo yi g2...)1).... f go= pl)2

J =1

Тогда (1) запишется после преобразования как;

%-в1дл f (g Xi -à )2 .

1=11=1 где ai, yiJ — двоичные цифры J-разрядов позиционных кодов Ои у соответственно, j=0,л; i=1,N;

V> — значение выходного сигнала;

Xi — значение входного сигнала;

yi — синантические веса;

byi — приращение синаптических весов;

О- порог срабатывания нейрона;

Ф вЂ” распределенные импульсы во времени для выделения приращения синаптических весов;

M — сигнал мотивации длится циклов со сдвигом до П, обеспечивающий коррекцию синаптических весов;

П вЂ” сигнал подкрепления — конец мотивации, по которому запоминаются скорректированные синаптические веса.

На фиг.1 изображено устройство для

5 моделирования нейрона; на фиг.2-узел вычисления суммы произведений; на фиг,3— временная диаграмма работы нейрона; на фиг.4 — блок управления.

Устройство содержит: 11-1ts — входы

10 приема значений входных сигналов Х 2t2ts — входы приема скорректированных синаптических весов р; 2и — вход приема отрицательного значения порога в дополнительном коде (О, 2zt-22,1в — входы приема

15 синаптических весов 6i; 211-21,15 — входы приема приращений синаптических весов

Ар; 31 — вход приема импульсов выделения приращений синаптических весов (Ф): 32— вход приема внешнего сигнала модуляции

20 (М);Зз — вход приема внешнего сигнала подкрепления (П); 34 — вход приема сигнала выделения знакового разряда результата;

35 — вход приема тактовых импульсов; Зв— вход приема сигнала установки в "0"; 4t—

25 4ts — блоки синаптических весов; 5 — элемент ИЛИ; 61,, 9з — элементы И; 7— регистр с параллельно-последовательной записью информации; 8 — сдвиговый регистр; 9t, 102 — 0-; 9z — элемент

30 И-ИЛИ; 101 — трехвходовой сумматор; 11— узел суммирования синапсов; 12t — выход выдачи результата в виде бинарного кода;

12 — выход выдачи младшими разрядами вперед суммы произведений;

35 узел вычисления суммы произведений содержит элементы 131-1316 — элементы И, 141 — 144 — трехвходовые сумматоры; 151, 152 — двухразрядные сумматоры; 16 — трехразрядный сумматор; 17 — четырехразряд40 ный сумматор; 18 — регистр разрядной суммы; 19 — элемент И; 20 — 0-триггер.

Блок управления содержит 21t — элементы И, 21 ; 26 — элементы И-НЕ; 22, 25— сдвиговые резисторы; 23, 27 — инверторы;

45 24 — счетчик.

При этом входы 1t-1ts (фиг,1) соединены с одними входами элементов И 131-1316, вход 11в подключен к логической "1". Входы

21>-2>,>s соeдинeны со входами регистров 7, 50 а входы 2gt-22,ts — со входами элементов И

61 в каждом из блоков синаптических весов

41 4ts. Вход 216 соединен с выходом регистра хранения порога 4te. Выходы блоков синаптических весов 41-4ts соединены с

55 вторыми входами элементов И 13t-1315.

В каждом из блоков синаптических весов 4t-4t (фиг.1) один вход сумматор 10t соединен с 0-выходом триггера 10, 0-вход которого соединен с выходом переноса сум1831715

10

30

40 эом

55 матора 101. Вход синхронизации триггера

10г подключен к входу приема тактовых импульсов 35. Второй вход сумматора 101 соединен с выходом элемента И 61, один вход которого соединен с выходом устройства

12. Второй-четвертый входы элемента И 61 соединены с входами устройства 31, 32 и 2г1 соответственно, третий вход сумматора 101 соединен с выходом элемента И-ИЛИ Qz, один вход которого соединен с выходом регистра 7, группа информационных входов которого соединена с группой выходов регистра 8, один вход которого соединен через элемент И 93 с выходом сумматора 101, один вход регистра 8 соединен со вторым входом элемента И вЂ” ИЛИ 92, третий и четвертый входы которого соединены соответственно с единичным и нулевым 0-выходами триггера 91.

В узле суммирования произведений (фиг,2) выходы элементов И 131-13з, 1310 соединены с входами переносов многоразрядных сумматоров 17, 16, 151, 152 выходы элементов И 134-13g, 134 — 1316 соединены со входами трехвходовых сумматоров 141144 соответственно. Выходы сумматоров

141-144 соединены с одноименными входами сумматоров 15>, 15, выходы которых соединены с одноименными входами сумматора 16, выходы которого соединены с одноименными входами первой группы сумматора 16. Выходы четырехразрядного сумматора 16 соединены со сдвигом вправо на один разряд со входами регистра 18, группа выходов (старшие разряды) которого соединена со второй группой входов четырехразрядного сумматора 17. Один вход знакового разряда регистра разрядной суммы 18 соединен со старшим разрядом четырехвходового сумматора (знаковым разрядом) и через инвертор с одним входом элемента И

19, второй вход которого соединен с одним выходом 34 блока управления, выход элемента И 19 соединен с входом синхронизации триггера 20, единичный выход которого является выходом устройства 121, Устройство работает следующим обраПредварительно триггеры 91, 20 и регистры 8, 18 сбрасываются в нуль сигналом, поступающим по входу 36. Затем записываются в регистры 7 в каждом из блоков 41-415 значения синаптических весов у1 по входам

211 — 215. В регистр 416 значение порога по входу 2з. В процессе обучения. модели нейрона поступают от внешних источников на входы 11-116 сигналы Х1 в виде бинарного кода, а на входы 221 22,15 — приращения синапсов в виде единичных весовых разрядов M 2, r"О,п.

В основу устройства положена биоритмическая организация коррекции синаптических весов в процессе обучения по сигналам мотивации (сигнал длится LM циклов со сдвигом до сигнала подкрепления, где M>4), поступающему от внешних источников по входу 3 и по распределенным импульсам выделения приращений синаптических весов, поступающих по входам 31 от внешних источников (на фиг,3 показан только один импульс 31 из серии распределенных импульсов, т.к, рассматриваетея один нейрон из нейронной сети), При этом, если выходной сигнал нейрона отличен от нуля, то в каждом из блоков

41-415 элементами И 61 выдается приращение синапсов Лу по сигналам мотивации и импульсу выделения приращения, а если выходной сигнал нейрона равен нулю, то приращения не выдаются, т.к. блокируются элементы И 61 выходным сигналом нейрона.

В течение длительности импульсы выделяются элементом И 61 в целом из блоков

41-41ь N приращений синапсов. В первом цикле в каждом из блоков 41-415 сумматорами 101 осуществляется поразрядное суммирование приращений Л) со значениями синаптических весов, поступающих из регистров 7 через открытые элементы И-ИЛИ 92 сигналом с нулевого выхода триггера 91. Результаты сумматора 101 записываются поразрядно через открытые элементы И 9з в регистры 8 в каждом из блоков 41 — 416. В конце цикла триггер 91 устанавливается в единичное состояние импульсом записи знакового разряда, поступающем по входу

34. Во всех последующих (L- l) циклах в сумматорах 10>,блоков 41-41s осуществляется поразрядное пословное суммирование приращений синапсов Ь1 со значением синаптических весов, поступающих из регистра 8 через открытые элементы И-ИЛИ 92 сигна45 лом единичного выхода триггера 91.

Результатыу1 — 1 +, Р Лу(сумматоров

101 каждого блока 4>-41s поступают на входы 21 — 215 элементов И 131 — 1316 узла, суммирования произведений 11 и через открытые схемы И 93 результаты записываются в регистры 8, В момент поступления сигнала подкрепления на вход Зз формируется элементами И 62 в каждом из блоков 41-416 сигнал параллельной записи информации в оегистры 7, при этом скорректированные синаптические веса перезаписываются из регисгров 8 а регистры 7, а затем стирается информация поразрядно, начиная с млад-. ших разрядов в регистрах 8, т.к. блокируются схемы И 9з сигналом подкрепления.

Сформированные элементами И 13f1315 равновесовые разрядные произведения входных сигналов Х) и синаптических весов yl параллельно-поразрядно суммируются в сумматорах 14i-144, f51, 15z, 16, 17 (фиг.2) со значением порога и записываются в регистр 18 в виде разрядных сумм. Так в первом такте на выходе сумматора 17 имеМ ем (Х уь- ао)2 +О. где 0 — начальное =1 значение регистра 18. Вычисленная разрядная сумма записывается параллельным кодом со сдвигом в сторону младших разрядов в регистр 18.

Во втором такте в сумматорах 141-14л, 151, 15, 16 формируется вторая разрядная сумма, которая суммируется в сумматоре 17 со значением разрядной суммы регистра 18, в результате имеем; и М

$ (Х )е- а|)г + $. (Х )ее- а1)г

В j-такте на выходе сумматора 17 имеем сумму синаптических весов (тй)Е - a)2

При достижении суммы синаптических весов порогового уровня

N тй )Е) ) g aa происходит изменение

i=1 => знака триггера (старшего разряда регистра

18) с отрицательного на положительный и по импульсу выделения знакового разряда, поступающего с входа 34 через открытую схему И 19 (положительным знаковым разрядом) устанавливается триггер 20 в единичное состояние и выдается на вход

l2> сигнал %1 и наоборот, если

„ Х у)12 <, . aj2j, то на выход 121

1 1 выдается сигнал Yi=0.

В устройстве предусмотрен дополнительный выход 12z выдачи суммы произведений для расширения. функциональных возможностей за счет увеличения числа входов. Предлагаемое устройство позволяет увеличить точность моделирования путем биоритмической организации коррекции синапсов.

Формула изобретения

1. Устройство для моделирования нейрона, содержащее блоки синаптических весов, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности моделирования путем биоритмической организации коррекции весов синапсов, введены блок уп5 равления, узел суммы произведений, содержащий группу элементов И, группу трехвходовых сумматоров, два двухразрядных, трехразрядных и четырехразрядный сумматоры, регистр разрядной суммы, эле10 менты И, триггер, блок суммирования синапсов, выходы которого соединены с одними входами группы элементов И, вторые входы которых соединены с входами устройства, выходы группы элементов И со15 единены с входами переносов двух, трех и четырехразрядных сумматоров и с входами первой группы трехвходовых сумматоров, выходы которых соединены с одноименными входами первого и второго двухразряд20 ных сумматоров, выход которых соединен с одноименными входами трехразрядного сумматора, выходы которого соединены.с одноименными входами первой группы четырехрэзрядного сумматора, выходы кото25 рого соединены с сдвигом вправо на один разряд с входами регистра разрядной суммы, группа выходов которого соединена с второй группой входов четырехразрядного сумматора, один выход регистра разрядной

30 суммы соединен со старшим разрядом четырехвходоваго сумматора и. через инвертор с одним входом элемента И, второй вход которого соединен с одним выходом блока управления, выход элемента И соединен с

35 одним входом синхронизации триггера, единичный выход триггера является выходом устройства.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что в каждый блок синаптических

40 весов введены трехвходавой сумматор, два регистра, логические элементы И, ИЛИ, ИИЛИ, два триггера, при этом вход тревходоваго сумматора соединен с выходом одного триггера, один вход которого соединен с

45 выходом переноса трехвхадового сумматора, второй вход сумматора соединен с выходом первого элемента И, один вход которого соединен с выходам устройства, остальные входы первого элемента И соединены с вхо50 дами устройства, третий вход трехвходавого сумматора соединен с выходом элемента

И-ИЛИ, один вход которого соединен с выходом первого регистра, группа информационных входов которого соединена с

56 группой. выходов второго регистра, один вход которого соединен через элемент И с выходам трехвходового сумматора, один выход второго регистра соединен с вторым входом элемента И-.ИЛИ, третий и четвертый входы которого соединены с единичным

1831715

10 и нулевым выходом триггера. один вход которого соединен с первым выходом блока управления, второй соединен с выходом элемента ИЛИ, входы которого соединены с входами устройства, один управляющий 5 вход первого регистра соединен с выходом второго элемента И, один вход которого соединен с выходом устройства. второй вход которого соединен с первым выходом блока управления, 1831715

Составитель В.Тарануха

Редактор Т.Горячева Техред М.Моргентал Корректор M.Êåðåöìàí

Заказ 2552 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/8

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101