Матричное вычислительное устройство

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах передачи и хранения информации для обнаружения и исправления ошибок. Целью изобретения является упрощение устройства. Изобретение обеспечивает для устройств кодирования и декодирования параллельно поступающей информации с помощью линейных блоковых кодов полную регулярность схем вычисления синдрома ошибок и определения вектора ошибок путем использования проверочной матрицы кода, записанной в триггеры каждой вычислительной ячейки матрицы, как для вычисления синдрома ошибок при помощи элементов И и двоичных сумматоров, так-и для определения вектора ошибок при помощи сумматоров и элементов ИЛИ, благодаря чему обеспечивается регулярность и однородность схем вычисления синдрома ошибок и определения вектора ошибок, что приводит к возможности их наращивания и эффективной реализации на матричных БИС. 2 ил. со с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<я}ю 6 06 F 15/31

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО CCCP (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 48553740/24 (22) 25.07.90 (46) 15.08.93. Бюл. № 30 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.В. Гейвондян, Г.А.Петров и Д.В.Пузанков (56) Авторское свидетельство СССР

¹ 1750484, кл, G 06 F 7/38, 1978, Авторское свидетельство СССР

¹ 750485, кл. 6 06 F 7/38, 1978.

Авторское свидетельство СССР № 1134948, кл. 6 06 F 15/31, 1983, (54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах передачи и хранения информации для обнаружения и

Изобретение относится к области автоматики и вычислительной технике и может быть использовано в системах передачи и хранения информации для обнаружения и исправления ошибок.

Цель изобретения — упрощение устройства, На фиг.1 приведена схема матричного вычислительного устройства; на фиг.2 — схема вычислительной ячейки матрицы.

Матричное вычислительное устройство содержит вычислительные ячейки 1, инверторы 2, сумматоры 3, входы 9. выходы 10, выходы 11.

Каждая вычислительная ячейка содержит триггер 4, элемент И 5, два двоичных сумматора 6 и 7, элемент ИЛИ 8, первый и,, Ы„„183389О Al исправления ошибок. Целью изобретения является упрощение устройства, Изобретение обеспечивает для устройств кодирования и декодирования параллельно поступающей информации с помощью линейных блоковых кодов полную регулярность схем вычисления синдрома ошибок и определения вектора ошибок путем использования проверочной матрицы кода, записанной в триггеры каждой вычислительной ячейки матрицы, как для вычисления синдрома ошибок при помощи элементов И и двоичных сумматоров, так-и для определения вектора ошибок при помощи сумматоров и элементов ИЛИ, благодаря чему обеспечивается регулярность и однородность схем .вычисления синдрома ошибок и определения вектора ошибок, что приводит к возможности их наращивания и эффективной реализации на матричных БИС. 2 ил, второй установочные входы 12 и 13 вычислительных ячеек.

Устройство работает следующим образом.

Устройство может осуществлять кодирование или декодирование. При этом оно работает в двух режимах, настройки и рабочем.

При кодировании в режиме настройки, в триггеры 4, которые могут быть RS или 0 триггерами, каждый вычислительной ячейки

1 матрицы записываются элементы порождающей матрицы кода С. Для (п, k) кода, в котором количество кодовых символов равно и, а количество информационных символов равно К порождающая матрица кода содержит k строк и и столбцов. Для (n, k) 1833890 с(х) = б (х) G, 45

S(x) =V(x) Нт

50 р(х) = d (х) P кодовое слово получается подстановкой ин- 55 формационных символов в старшие разряс(х) = ct (x) х" " + Р(х) кода, представленного в систематическом виде, когда информационные сигналы помещаются в старшие разряды, а проверочные символы в младшие разряды, и порождающая матрица кода G состоит из единичной подматрицы 1 и подматрицы проверочных символов P/G = (1: P), в триггеры каждой вычислительной ячейки матрицы записываются подматрицы проверочных символов Р, которая содержит k строк и n-k столбцов.

В рабочем режиме на входы 9 устройства подается информационное слово B(x).

Каждый разряд информационного слова поступает на первые входы вычислительных ячеек соответствующей строки матрицы. В каждой вычислительной ячейке на выходе элемента И 5 формируется результат коньюнкции разряда информационного слова и значений элементов матрицы кода, записанных в триггеры вычислительных ячеек соответствующей строки матрицы. Результат конъюнкции поступает на первый вход двоичного сумматора, на второй вход которого, совпадающего со вторым входом вычислительной ячейки, поступает результат двоичного сложения предыдущей строки матрицы, а выход двоичного сумматора, совпадающий с первым выходом вычислительной ячейки, поступает на второй вход двоичного сумматора последующей строки матрицы. На вторые входы вычислительных ячеек первой строки матрицы поступают сигналы значения "0", а первые выходы вычислительных ячеек последней строки матрицы поступают на выходь! 10 устройства и являются кодовыми символами с(х) или проверочными символами р(х) при систематическом представлении кода, Таким образом, при кодировании в общем случае получается результат умножения информационного слова на порождающую матрицу кода, в результате чего образуется кодовое слово, а при систематическом представлении кода получается результат умножения информационного слова на подматрицу проверочных символов, в результате чего образуются проверочные символы: ды, а проверочных символов в младшие разряды кодового слова:

При кодировании значение выходов 11 устройства несущественно.

При декодировании, в режиме настройки, в триггеры 4 каждой вычислительной ячейки 1 матрицы записываются элементы транспонированной проверочной матрицы кода Н . Для (и, К) кода; независимо от формы представления кода, транспонированная матрица кода содержит и строк и и-k столбцов.

В рабочем режиме на входы 9 устройства подается принятое кодовое слово v(x).

Каждый разряд принятого кодового слова поступает на первые входы вычислительных ячеек и двоичного сумматора 3 соответствующей строки матрицы. В каждой вычислительной ячейке на выходе элемента И 5 формируется результат коньюнкции разряда принятого кодового слова и значений элементов транспонирован ной проверочной матрицы кода, записанной в триггеры вычислительных ячеек соответствующей строки матрицы. Результат коньюнкции поступает на первый вход двоичного сумматора 6, на второй вход которого, совпадающего со вторым входом вычислительной ячейки, поступает результат двоичного сложения предыдущей строки матрицы, а выход двоичного сумматора, совпадающий с первым выходом вычислительной ячейки, поступает на двоичный сумматор последующей строки матрицы. На вторые входы вычиСлительных ячеек пер.вой строки матрицы поступают сигналы значения "0", а первые выходы вычислительных ячеек последней строки матрицы поступают на выходы 10 устройства соответствующего столбца матрицы и являются символами синдрома ошибок М(х), Таким образом, на первом этапе декодирования получается результат умножения принятого кодового слова на транспортированную проверочную матрицу кода, в результате чего образуется синдром ошибок:

Каждый разряд синдрома поступает на третьи входы вычислительных ячеек соответствующего столбца матрицы. В каждой вычислительной ячейке на выходе двоичного сумматора 7.формируется результат двоичного сложения разрядов синдрома ошибок и значений элементов транспортированной проверочной матрицы кода, записанных в триггеры вычислительных ячеек соответствующего столбца матрицы, Результат двоичного сложения поступает на первый вход элемента ИЛИ 8, на второй вход которого, совпадающего с четвертым

1833890 с(х) = Ч(х) + е(х) 40

50

55 входом вычислительной ячейки поступает результат дезъюнкции предыдущего столбца матрицы, а выход элемента

ИЛИ, совпадающего со вторым выходом вычислительной ячейки, поступает на элемент ИЛИ последующего столбца матрицы.

На четвертые входы вычислительных ячеек первого столбца матрицы поступают сигналы значения "0", а вторые выходы вычислительных ячеек последнего столбца матрицы поступает на входы инверторов 2 соответствующей строки матрицы и являются символами вектора ошибок е(х). Таким образом, на втором этапе декодирования получается результат сравнения синдрома ошибок и каждой строки матрицы, в результате чего образуется вектор ошибок, который представляет собой слово с единицами в тех разрядах, где синдром ошибок равен строке матрицы, что соответствует ошибке в соответствующем разряде принятого кодового слова.

Вектор ошибок е(х) с выходов инвертора 2 поступает на вторые входы двоичных сумматоров 3, на первые входы которых поступают соответствующие разряды принятого кодового слова, Таким образом, на третьем этапе декодирования принятое кодовое слово складывается по модулю два с вектором ошибок и на выходах 11 устройства получается исправленное кодовое слово:

Итак, предлагаемое устройство, как и прототип, осуществляет кодирование и декодирование. Однако .благодаря параллельному поступлению информации и запоминанию в триггерах вычислительных ячеек одновременно проверочной матриЦы кода и таблицы значений синдромов, кроме вычислительных ячеек, в состав схемы входят лишь инверторы и двоичные сумматоры, при этом в состав вычислительной ячейки входят простые двоичные сумматоры и два логических элемента, тогда как в прототипе, кроме матрицы вычисл ител ьных ячеек, в состав схемы входят входные регистры и коммутаторы, блок сумматоров, матричные коммутаторы, регистр результата и элементы логики, при этом в состав вычислительной ячейки входят более сложные одноразрядные сумматоры и четыре логических элемента. Таким образом, можно утверждать, что предлагаемое устройство является более простым, однородным и регулярным.

Формула изобретения

Матричное вычислительное устройство, содержащее матрицу вычислительных ячеек и блок сумматоров, выходы которых являются первыми выходами устройства, первые входы вычислительных ячеек каждой строки матрицы, кроме первой, соединены с первыми выходами вычислительных ячеекапредыдущей строки того же столбца матрицы, первые выходы вычислительных ячеек по- . следней строки матрицы являются вторыми выходами устройства, вторые входы вычислительных ячеек каждого столбца матрицы,. кроме первого, соединены с вторыми выходами вычислительных ячеек предыдущего столбца той же строки матрицы, вторые входы вычислительных ячеек nepaoro столбца матрицы подключены к шине значения "0", при этом каждая вычислительная ячейка матрицы содержит два сумматора и элемент

И, выход которого подключен к первому входу первого одноразрядного сумматора, второй вход и выход которого подключены соответственно к первому входу и первому выходу вычислительной ячейки, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в каждую строку матрицы введены инверторы, вторые выходы вычислительных ячеек последнего столбца матрицы соединены с входами инверторов соответствующей строки матрицы, выходы инверторов каждой строки матрицы соединены с первыми входами соответствующих сумматоров блока, третьи входы вычислительных ячеек каждого столбца матрицы объединены и подключены к первомувыходу вычислительных ячеек последней строки матрицы соответствующего столбца, первые входы вычислительных ячеек первой строки матрицы подключены к шине значения "0". четвертые входы вычислительных ячеек каждой строки матрицы объединены, подключены к второму входу соответствующего сумматора блока и являются первыми входами подачи информации, а вычислительная ячейка дополнительно содержит элемент ИЛИ и триггер, выход которого соединен с первыми входами элемента И и второго сумматора, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого являются соответственно вторым выходом вычислительной ячейки, вторые входы второго и первого сумматоров являются соответственно третьим и четвертым входами вычислительной ячейки, S- u R-входы триггеров каждой вычислительной ячейки являются соответственно первым и вторым установочными входами матрицы вычислительных ячеек.

1833890

10 биа8

Составитель О. Тюрина

Техред М.Моргентал Корректор С. Л и си н э

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород. ул.Гагарина. 101

Заказ 2687 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4!5