Пропорционально-интегрально-дифференциальный регулятор

 

Изобретение относится к автоматике и может быть использовано для управления объектами с запаздыванием, в частности для управления тепловыми объектами. Пропорционально-интегрально-дифференциальный регулятор содержит блок пропорционального преобразования 1, два блока интегрирования 2, 7, блок дифференцирования 3, два сумматора 4, 5, два инвертора 6, 8, блок задержки 9, 1 - 4 - 5 - 6 - 7 - 5, 7 - 8 - 9 - 5, 2 - 4, 3 - 4. 1 ил.

Предлагаемый регулятор относится к автоматике и может быть использован для управления объектами с запаздыванием, в частности, для управления тепловыми объектами. Наиболее близким по технической сущности к предлагаемому ПИД-регулятору является ПИД-регулятор, состоящий из параллельно соединенных блоков пропорционального преобразования, интегрирования и дифференцирования, а также из сумматора. На входы первых трех параллельно соединенных блоков подается сигнал ошибки системы. Выходы этих блоков подключены к входам сумматора, вход которого является выходом ПИД-регулятора. Прототип работает следующим образом. Сигнал ошибки системы поступает на вход ПИД-регулятора, в котором формируется сигнал управления U(t). Передаточная функция ПИД-регулятора имеет вид W_p(S) K_p+ + K_gS, (1) где К₁ , К_р, К_g параметры настройки регулятора. В данном прототипе также не устраняется влияние запаздываний объекта управления и цепи обратной связи на устойчивость системы. Целью предлагаемого устройства является расширение области применения ПИД-регулятора за счет устранения влияния запаздываний в объекте управления и цепи обратной связи на устойчивость системы. Поставленная цель достигается тем, что в пропорционально-интегрально-дифференциальный регулятор, содержащий первый сумматор, к первому, второму и третьему входам которого соответственно через первый блок пропорционального преобразования, блок интегрирования, блок дифференцирования подключен вход пропорционально-интегрально-дифференциа-льного регулятора, введены: второй сумматор, второй блок интегрирования, два инвертора и блок задержки, выход первого сумматора соединен с первым входом второго сумматора непосредственно, выход второго сумматора соединен через последовательно подключенные первый инвертор и второй блок интегрирования к второму входу сумматора, выход блока интегрирования соединен через последовательно подключенные второй инвертор и блок задержки с третьим входом второго сумматора, выход второго сумматора является выходом пропорционально-интегрально-дифференциа-льного регулятора. Функциональная схема пропорционально-интегрально-дифференциального регулятора приведена на чертеже. Он содержит первый сумматор 4, к первому и третьему входам которого соответственно через первый блок пропорционального преобразования 1, блок интегрирования 2, блок дифференцирования 3 подключен вход пропорционально-интегрально-дифференциального регулятора, выход первого сумматора 4 соединен с первым входом второго сумматора 5 непосредственно, выход второго сумматора 5 соединен через последовательно подключенные первый инвертор 6 и второй блок интегрирования 7 к второму входу второго сумматора 5, выход второго блока интегрирования 7 соединен через последо- вательно подключенные второй инвертор 8 и блок задержки 9 с третьим входом второго сумматора 5, выход второго сумматора 5 является выходом пропорционально-интегрально-дифференциального регулятора. Входом пропорционально-интегрально-дифференциального регулятора является сигнал ошибки системы, который подается на входы блоков 1, 2 и 3. Выход блока 5 является выходом регулятора, т.е. сигнала управления U(t). Передаточная функция пропорционально-интегрально-дифференциального регулятора имеет вид W_p(S) K_p+ + K_gS × (2) где τ₁ постоянная запаздывания объекта управления; τ₂- постоянная запаздывания цепи обратной связи; Т_с постоянная времени замкнутой системы. Структурную схему ПИД-регулятора, согласно выражению (2), представим следующим образом Обоснование отличительного свойства предлагаемого изобретения дадим на конкретном примере. Для этого возьмем объект управления второго порядка с запаздыванием τ₁, и, кроме того, будем считать, что в цепи обратной связи замкнутой системы также есть запаздывание τ₂, тогда передаточная функция объекта будет равна W_o(S)
(3) и передаточная функция разомкнутой системы
×
(4)
Приравняем коэффициенты
K_g= K_p= K_i= тогда
W(S)
(5)
Запишем передаточную функцию замкнутой системы
Φ(S)
(6) где W_п(S) передаточная функция прямой цепи. Характеристическое уравнение замкнутой системы
T_cS + 1 0 (7) является обычным алгебраическим уравнением, а не трансцендентным. Технико-экономический эффект от предлагаемого изобретения состоит в том, что появляется возможность существенно увеличить коэффициент усиления разомкнутой системы и тем самым получить более высокое быстродействие системы. Устройство прошло опытно-промышленные испытания. Применение предлагаемого ПИД-регулятора заметно улучшило качество выпускаемой продукции.

Формула изобретения

ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНО-ДИФФЕРЕНЦИАЛЬНЫЙ РЕГУЛЯТОР, содержащий блоки пропорционального, интегрального и дифференциального преобразования, входы которых являются входами регулятора, выходы соединены с входами первого сумматора, отличающийся тем, что, с целью расширения области применения регулятора за счет возможности регулирования объектов с запаздыванием и при наличии запаздывания в цепи обратной связи, в него введены два инвертора, блок интегрирования, блок задержки, второй сумматор, первый вход которого соединен с выходом первого сумматора, выход является выходом регулятора и через последовательно соединенные первый инвертор и блок интегрирования соединен с вторым входом второго сумматора, выход второго блока интегрирования через последовательно соединенные второй инвертор и блок задержки соединен с третьим входом второго сумматора.

РИСУНКИ

Рисунок 1