Устройство аналого-цифрового преобразования

 

Изобретение относится к области вычислительной техники. Цель изобретения состоит в повышении точности, Устройство содержит блок аналого-цифрового преобразования из п устройств выборки и хранения, в которых последовательно запоминаются мгновенные значения выходного сигнала на время обработки их соответствующими аналого-цифровыми преобразователями. Оцифрованные значения входного сигнала с одной стороны поступают на блок формирования адреса, с другой стороны - на сумматор , на второй вход которого поступают корректирующие коды из блока памяти, выбранные по адресу, определенному блоком формирования адреса. 2 з.п. ф-лы, 6 ил.

сОюэ сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 03 М 1/10 (2 (2 (4 (7 (7 (5 н з б а ж .с н ц

НОЕ ПАТЕНТНОЕ

ССР (Г СПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

) 4821029/24

) 28.04.90

) 30.08.93. Бюл. N. 32

) Научно-производственное объединение

ЛАС"

) Е.Г.Аткарская и Ю.А.Хабаров

) Патент США ¹ 4345241, 240 †3, 1982.

Гитис Э.И. Преобразователи информаи для электронных цифровых вычислильных устройств. М.: Энергия, 1975, 91-392. (5 ) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО

П ЕОБРАЗОВАНИЯ

Изобретение относится к вычислительй и электроизмерительной технике и едназначено для аналого-цифрового преразования быстроиэменяющихся электческих сигналов.

Целью изобретения является повышее точности.

На фиг.1 представлена структурная схеустройства аналого-цифрового преобравания: на фиг.2 — функциональная схема ока фо;,мирования адреса для устройства алого-цифрового преобразования, содерщего четыре АЦП и имеющего четыре учака коррекции для соответствующего АЦП; фиг.3 — структурная схема блока аналогофрового преобразования; на фиг,4 — вренные диаграммы работы блока равления для устройства аналого-цифрого преобразования, содержащего чс,ыре

П. (Примечание, Далее по тексту будет еноваться "конкретное устройство" ); на

r.5- диаграммы формирования корректи„„5ЦÄÄ 1837389 А1 (57) Изобретение относится к области вычислительной техники. Цель изобретения состоит в повышении точности, Устройство содержит блок аналого-цифрового преобразования из и устройств выборки и хранения, в которых последовательно запоминаются мгновенные значения выходного сигнала на время обработки их соответствующими аналого-цифровыми преобразователями.

Оцифрованные значения входного сигнала с одной стороны поступают на блок формирования адреса, с другой стороны — на сумматор, на второй вход которого поступают корректирующие коды из блока памяти, выбранные по адресу, определенному блоком формирования адреса. 2 з.п. ф-лы, 6 ил, рующих кодов для конкретного устройства; на фиг,6 — функциональная схема управления конкретного устройства, Устройство (фиг.1) содержит последовательно соединенные блок аналого-цифрового преобразования 1, блок формирования адреса 2, блок памяти 3. сумматор 4, вход устройства 5 и выход устройства 6.

Блок формирования адреса (фиг,2) содержит счетчик 7. дешифратор 8, регистры

14 — 22, мультиплексоры 23 — 25, схемы сравнения 26-28, элемент 29 И, элемент 30 ИЛИ.

Блок аналого-цифрового преобразования (фиг,3) содержит последовательно соединенные блок выборки и хранения 34 (включающий N схем выборки и хранения), АЦП 35, мультиплексор 38, генера.ор импульсов 31.. распределитель импульсов 32, вход устройства 5, выход устройства 12, вход упрлвления 5лока 33 "Пуск", Блок управления (фиг.6) содер> ит счетчик 40, элемент 41 НЕ, дешифратор 42, счет-.

1837389 чик 43, триггеры 44-47, элементы 48 — 49

ИЛИ, элементы 50 — 53 И, первый управляющий выход 12, вход управления блока 33

"Пуск".

Блок управления (фиг.б) содержит счетчик 40. элемент 41 НЕ, дешифратор 42, счетчик 43, триггеры 44 — 47, элементы 48 — 49

ИЛИ, элементы 50-53 И, первый управляющий выход 12, вторые управляющие выходы

36, третьи управляющие выходы 37, четвертый управляющий выход 39, вход 33 "Пуск".

Количество АЦП 35 (например

1107ПВ2), равное N, определяется отношением частоты преобразования устройства собственной частоте преобразования используемого АЦП:

N=f/f, где f — частота преобразования устройства;

f — собственная частота преобразова1 ния, используемого АЦП;

Для того, чтобы расширить полосу частот входного сигнала, входы АЦП 35 соединены с выходами схем выборки и хранения (СВХ), входящих в блок выборки и хранения

34. В качестве СВХ могут быть использованы любые известные схемы аналогового типа (2), удовлетворяющие условию:

Чсиг < Чслеж. т.е. скорость изменения входного сигнала должна быть не более скорости слежения конкретной применяемой СВХ, В качестве цифровых схем в блоке управления и в блоке формирования адреса могут использоваться серийно выпускаемые микросхемы серий 100 и 500.

1ООИЕ136, 100ИД162, 199ИР141, 100Л М 102, 100Л М 105, 100Л К117, 100ТМ130, К 500 ИР141, К 500И Е136 и т.д.

В качестве мультиплексора 38 могут использоваться ИС 100ИД164у, блока памяти

3 — 500РУ411 или 100РУ145, сумматора 4—

50ОИ М180.

Схемы сравнения и генераторы тактовых импульсов известны из литературы, Вместо этапа регулировки, предшествующего штатной работе устройства АЦП, вводится подготовительный этап настройки предложенного устройства (фиг.1, 3), целью которого является определение значений корректирующих кодов для N АЦП и запись этих значений в блок памяти.

Методика проведения подготовительного этапа заключается в следующем, Так как структура устройства вариэбельна и. может иметь в своем составе от одного до N АЦП, то метод формирования пэзон обрабатываемых сигналов лежит в пределах оТ нуля до Umax. При значении сигнала. равного Um», на АЦП наблюдаются

10 наибольшие различия в оцифрованных значениях этого сигнала, равное hoax . Целесообразно пронумеровать АЦП в порядке

30 кодов будет формализован, а пример будет дан для конкретного устройства.

Для простоты рассуждений примем некоторые допущения. Пусть характеристики

АЦП линейны и проходят через нуль, а диауменьшения крутизны характеристик (фиг.5). На диаграмме показаны характеристики четырех АЦП конкретного устройства с блоком формирования адреса, приведенного на фиг,2 и с блоком управления — нэ фиг.6.

Для того, чтобы уменьшить максимальную погрешность ах в К раз, необходимо разбить весь диапазон изменения аналогового сигнала равномерно или неравномерно на К участков коррекции. На фиг.5 показан случай для К = 4 равномерного разбиения. Смысл коррекции заключается в приведении исходных характеристик АЦП к характеристике, имеющей наибольшую крутизну или к идеальной характеристике, путем кусочно-линейной аппроксимации. При этом максимальная погрешность уменьшается в К раз. Таким образом количество участков коррекции определяется из требования к значению допустимой погрешности устройства, т.е. где ф — максимально допустимая погрешность устройства;

/4„х — максимальная погрешность устройства без коррекции, Пусть Ni — текущее значение кода 1-ro

АЦП, тогда г

Ц = Ц+ К1k, (2) где Ni — скорректированное значение кода:

Ni,k — корректирующий код для i-го АЦП в К-ом участке коррекции (КЕ 1,n), .Для К.-- 1

Ni,1 = Nmax NiUmax, Где Nmax максимальное значение кода или истинное значение кода при Umax, Niumax — максимальное значение кода для i-го АЦП при Umax.

Для К=2

n — 1

Ni,2 = Ni,1 и где n — общее количество участков коррекции.

1837389 вующие регистры согласно табл.2 (для конкретного устройства), не составляет большого труда сформировать требуемый адрес ячейки памяти, в которую заносится ксррек5 тирующий код, изменяя уровень входного сигнала на входе устройства 5.

Для K=n

Т а б л и ц а 2

10 Нумерация регистров соответствует фиг.2

15 (4) г е Nizam» — значение кода I-го АЦП, полу енное при Umax, 20 и — общее число участков коррекции; . К вЂ” текущее значение номера участка к ррекции (Ка1, и).

При этом определяются верхние гран чные точки (значения кода) поддиапазо- 25 н в или участков коррекции.

Теперь, когда определены корректирущие коды Ni,k, необходимо записать их в б ок памяти любым из известных способов в соответствии с табл.1 (для конкретного у тройства).

Таблица1

40

50 яти в блоке памяти 3. Старшая часть адре а образуется счетчиком 7 по сигналам с аспределителя импульсов 32 (фиг.), а младая часть вырабатывается в результате 55 равнения цифровых значений из блока налого-цифрового преобразования 1 и коов, занесенных в регистры 14 — 22. Запиать эталонные значения границ участков оррекции или поддиапазонов в соответс и — 1

Ni.п - Ni,л-1

Таким образом

n — 1

Йц = Йц-1 „,(К= 1„.„П; для К= 1;

1 Nmax NIUmax) (3) Помимо определения значений коррект ующих кодов необходимо определить

r ницы участков коррекции, назовем их

N i x. Эти значения необходимы для определен я, в какой из участков коррекции попало

T . ущее значение кода: .

Й а к - (и — k+ 1), 1%пах

Таким образом, регистры Р14-Р1в будут содержать коды границ поддиапаэонов для

АЦП код N2 (фиг.5), регистры P17 — P1g — для

АЦП код N3, à P20 — P22 — для АЦП код N4.

После того, как проделан подготовительный этап, устройство готово к штатной работе.

В штатном режиме устройство работает следующим образом.

Входной сигнал поступает через вход 5 на информационные входы СВХ блока выборки и хранения 34. каждая из которых фиксирует мгновенное значение сигнала в определенные блоком управления 1 моменты времени (фиг.4), Под действием стробирующих сигналов блока управления 1 последовательно ведется обработка зафиксированных значений входного сигнала все

N АЦП 35. Оцифрованные значения входного сигала каждого АЦП 35 также последовательно через мультиплексор 38 подаются на один из входов сумматора 4 с одной стороны и на вход блока формирования адреса 2 — с другой. Момент начала работы устройства определяется сигналом запуска, поступающим на вход управления устройства 33 "Пуск", Пусть подан входной сигнал U, тогда на выходе АЦП 35 конкретного устройства (фиг.3) получаются коды N1, N2. Из, N4 (фиг,5). Пусть АЦП 35 расположены в порядке уменьшения крутизны характеристик, поэтому первым на блок формирования адреса 2 и на один из входов сумматора 4 подается код Ni, блок формирования 2 формирует адрес (например, 1100), по которому в блоке памяти 3 должен быть записан нулевой код, т.е. на выходе 6 устройства будет

1837389

10 адресу из блока памяти 3 будет выбран код 15

20 и = Лтах lф= 6 сам код N1. Следующим блок управления 1 пропускает через мультиплексор 38 {фиг.4) код Nz. При этом блок формирования адреса

2 выдает адрес 0001 следующим образом.

Счетчик 7 (фиг.2) выработает полуадрес А1А2

= 00, дешифратор 8 разрешит проход на один из входов мультиплексоров 23 — 25 информации (кодов границ поддиапазонов для АЦП 35) из регистров Ртл — Р16, Через мультиплексоры 23 — 25 эти коды попадут на один из входов схем сравнения 26-28, на второй вход которых подается сам код Nz.

На выходе блока фоомирования адреса 2 будем иметь код А1А2АзА4 = 0001. По этому

Nz,з, который поступает на один из входов сумматора 4, на другой вход которого подается сам код Nz, на выходе устройства,6 будем иметь скорректированный код Ng, Аналогично, Для КОДОВ Кз и N4 буДут сформированы адреса ячеек памяти 0101 и 1001 соответственно, по которым будут выбраны корректирующие коды Кз,з и К4,з.(фиг.5), а на выходе 6 будем иметь скорректированI l ные коды Кз и N4.

Рассмотрим работу блока формирования адреса 2 для конкретного устройства, фиг.2. Счетчик 7 формирует два старших разряда адреса, по которому идет обращение к блоку памяти 3, принимая на счетный вход импульсы от блока управления 1 (фиг.3). С другой стороны через дешифратор

8 счетчик 7 стробирует соответствующую группу из регистров 14 — 16, или 17 — 19, или

20-22.m-разрядные слова (разрядность регистров равна разрядности используемых в устройства АЦП) из соответствующей группы регистров 14 — 16, 17-19, 20-22 через мультиплексоры 23-25 подаются на один из входов схем сравнения 26-28, íà другой вход которых подаются m-разрядные слова с АЦП 35, В случае применения регистров с третьим состоянием (типа 564ИР6) мультиплексоры использовать не надо. На основании результатов сравнения, формируемых одновременно, на схемах И 29 и ИЛИ 30 получаются два младших разряда адреса, па которому идет обращение к блоку памяти

3. Итак. блок формирования адреса 2 обращается к блоку памяти 3 по адресу, в которОм старшие разряды соответствуют номеру АЦП, а младшие — номеру участка коррекции или поддиапазона, В блоке памяти 3 по адресу выбирается соответствующий корректирующий код, который подается на второй вход сумматора 4, С выхода сумматора 4 снимается откорректированное значение оцифрованного входного сигнала, его выход являетСя выходом устройства 6, 30

Покажем, как производится расчет значений корректирующих кодов и границ участков коррекции для конкретного устройства, но имеющего шесть участков коррекции для каждого АЦП на примере.

Принимаемые допущения, — диапазон преобразуемого сигнала 256 ед., для 8-ми разрядного АЦП (например

1107П В2); — наихудший ЛЦП N4 имеет для максиМаЛЬНОГО ЗНаЧЕНИя СИГНаЛа КОд К4щах = 250 ед.; — максимальная допустимая погрешность устройства ф = 1 ед., — входной сигнал U» = 100 ед. (оцифрованное значение).

Погрешность АЦП N4 для максимального значения сигнала составит:

Алах = Кидеалвах N4max = 256 250 = 6 (ед,) (5)

Тогда количество поддиапазонов разбиение согласно формуле (1) составит:

Разобьем весь диапазон входного сигнала на шесть поддиапазонов, Согласно формуле (4), будем иметь следующие точки границ поддиапазонов дл. идеальной характеристики:

К 1,1 = 256 ед.

N,2 = 213 ед, N >,ç =- 170 ед, Км,4 =- 128 ед, Ка1,З = 85 Ед, N»,в = 43 ед. для характеристики АЦП N4:

Ка4,1 = 250 Ед.

Ка4,д = 208 Ед, Ка4,З = 166 Ед, каа,4 = 125 ед, Ка4,5= 83 ед, Ка4В = 42 Ед.

Так как принято допущения, что 4х =

=100 ед., то значения входного сигнала попадает в четвертый поддиапазон (граничные точки по идеальной характеристике 85 ед. и 128 ед„а для АЦП N4 — 83 ед. и 125 ед.).

Поправка для четвертого поддиаг;аз > а для АЦП К4 рассчитывается по фар ул "), следовательно, N4,4 = К4, — = 3 ед.

6

Код для АЦП N4 определяется по формуле.

N4= fN4max - -)

1 ах (6)

Цахесах для U» = 100 ед.

183 7389

5.

15

25

40

50

1ОО

N4 -- (250 х — — ) = 98 ед.

256

После коррекции, согласно формулы {2), б дем иметь

N = 98 ед. + 3 ед. = 101 ед..

Л= 101 ед. — 100 ед. = 1 ед.

Очевидно, что в пределах всего диапаз на эта погрешность не превзойдет äîïóc имой, Что и требовалось доказать.

Покажем теперь, что предлагаемое устррйство позволяет значительно снизить апп ратурные затраты, сохранив при этом з данную точность и требуемое быстродейс вие, Такдля реализации выше приведенного примера известными устройствами (,5), потребовалось бы ячеек памяти, равное

К =- 256 х 4 = 1024, в предлагаемом решении к личество ячеек памяти составит К = 6 х 3=

= 18. Правда добавляются сумматор, мульт плексор и блок формирования адреса. Но и и этом необходимо иметь ввиду требуеое быстродействие. Существующие ИМ

3У большого объема имеют относительное низкое быстродействие. Следовательно, при быстродействиях равных десяткам на1.

Э насекунд (5) количество ИС 03У резко возр астает для того, чтобы реализовать требуемый объем ОЗУ, одновременно раст т и сложность блока управления. Так саа быстродействующая ИС ОЗУ

1 00РУ073, имеющая быстродействие 10,не имеет организацию 64 х 4. Следовательно, . и потребуется порядка 32 штук. Сложность рока управления при этом увеличится приб изительно в три раза по сравнению с предлагаемым решением (фиг.6). Количество же микросхем блока формирования адрес в нашем случае будет равно 15, ИС ОЗУ

2, мультиплексор — 1, сумматор — 1, Таким образом, даже без учета того, что сложность

1 ока управления а предлагаемом решении ачительно ниже, чем а известных решени(2,5), аппаратурные затраты в предлагаеом решении меньше, чем в известных при хранении заданной точности и требуемобыстродействия.

Формула изобретения

1. Устройство аналого-цифрового преобразования, содержащее блок аналогоцифрового преобразования, вход которого является входной шиной. а выходы соедине1 ны с соответствующими первыми входами сумматора, вторые входы которого соединены с выходами блока памяти, а выходы являются выходной шиной, о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введен блок формирования адреса, информационные входы которого объединены с соответствующими первыми входами сумматора, выходы соединены с соответствующими входами блока памяти, а управляющий вход подключен к первому управляющему выходу блока аналого-цифрового преобразования.

2, Устройство по п,1, от л и ч г ю щ е ес я тем, что блок формирования адреса выполнен на блоке сравнения, первые аходы которого являются информационными входами блока формирования адреса. управляющим входом которо о является вход счетчика, а выходами являются соответственно выходы счетчика и блока сравнения, вторые входы последнего из которых соединены с соответствующими входами блока мультиплексоров, соответствующие информационные входы которого подключены к выходам блока регистров. а управляющие входы объединены с входами дешифратора и соединены с выходами счетчика, выходы дешифратора подключены к соответствующим входам блока регистров.

3. Устройство no n.1. о т л и ч а ю щ е ес я тем, что блок аналого-цифрового преобразования выполнен на генераторе импульсов, выход которого соединен с входом синхронизации распределителя импульсов, управляющий вход которого является шиной "Пуск", первый выход является первым управляющим входом блока, вторые выходы соединены с соответствующими управляю-. щими входами п устройств выборки-хранения, информационные входы которых объединены и являются входом блока, а выходы соединены с соответствующими информационными входами и аналого-цифровых преобразователей, управляющие входы которых соединены с третьими выходгми распределителя импульсов соответственно, а выходы подключены к соответствующим информационными входам мультиплексора, управляющий вход которого соединен с четвертым выходом распределителя импульсов, а выходы явл: ются выходом блока.

1837389

1837389

1837389

1837389

57!

Реда

Составитель НЗ.Хабаров

Техред M.Moðãåíòàë

Корректор А.Козориз тор С.Ходэкова Проиэаодственно-издательский комбинат "Патент", г. Ужгород, Ул.Гагарина, 101 !

Зэка: 2870 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5