Преобразователь последовательного действия избыточного кода в неизбыточный
191896
ОГ1ИСАНИ Е
ИЗОБРЕТЕНИЯ
Союз Советски
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 30.Ч111.1965 (№ 1024802/26-24) с присоединением заявки №
Приоритет
Опубликовано 26,1,1,967. Бюллетень № 4
Дата опубликования описания 31,III.1967
1(л. 42m, 14
МПК 6 06|
УДК 681.142.07:681.188 (088.8) Комитет по делам изобретений и открытий ори Совете Министров
0GCP
A, = ; (ú þ т х I н
А. Д. Плотников ." I,".,Т=;!ТР1 . =.- "
Научно-исследовательский институт управляющих вычислительных машин Li 1„71,,;т .: = = — — . |
Автор изобретения
Заявитель
ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ
ИЗБЫТОЧНОГО КОДА В НЕИЗБЬ|ТОЧНЫЙ
Известны,преобразова гели, последовательного действия, содержащие ячейки И,,неравпозначности, задержки и динамический триггер.
Предложенный преобразователь отличается от известных тем, что вход первой цифры избыточного кода соединен через ячейку задер>кки с,первым входом первой и второй ячеек неравнозначности и прямым входом динамического триггера, вход второй цифры соединен с запретным входом динамичеокого триггера, со вторым входом первой ячейки неравнозначности и с первым входом ячейки И, а вход третьего разряда соединен со вторым входом ячеек неравнозначности и ячейки И и с запретным входом динамического триггера, выход которого соединен с первым и вторым входами соответственно первой и второй ячеек неравнозначности, причем первый разряд преобразованного кода образован входом второй ячейки неравнозначности, а второй разряд— выходами первой схемы неравнозначности и ячейки И.
Это позволяет преобразовать избыточный код с весами 4, 2, 1 в код с весами 2, 1.
На чертеже дана схема преобразователя.
При построении преобразователя учитывалось, что каждая цифра избыточного числа изображается тремя двоичными разрядами с весами 4, 2, 1, а каждая цифра неизбыточного числа — двумя двоичными разрядами с весами 2,1.
С целью образования младшего разряда двсичного изображения l-ой цифры неизбыточного числа, преобразователь содержит ячейку 1 неравнозначностн, на вход которой поступает младший разряд двоичного изображения избыточной i-ой цифры. Второй вход ячейки 1 через ячейку ИЛИ 2 соединен с выходом динамического триггера 8. Прямой вход динамического триггера 8 соединен с вытп ходом ячейки задержки 4. На запретный вход триггера 8 через ячейку ИЛИ 5 поступают младший и средний разряды двоичного изображения избыточной 1-ой цифры. Кроме того, второй вход ячейки 1 через ячейку ИЛИ
15 2 соединен с выходом ячейки задержки 4, на вход которой поступает старший разряд двоичного изображения избыточной i-ой цифры.
В результате на выходе ячейки образуется младший разряд двоичного изображения не20 избыточной i-ой цифры числа.
С целью образования старшего разряда двоичного изображения i-ой цифры неизбыточного числа, преобразователь содержит ячейку ИЛИ 6, на один вход которой поступа25 ет младший разряд, а на второй вход — средний разряд двоичного изображения избыточной 1-ой цифры числа, а также ячейку неравнозначности 7, на один вход которой через ячейку ИЛИ Ь поступают младший и средний
ЗО разряды двоичного изображения избыточной
1-ой цифры числа, а второй вход которой через ячейку И.7И 9 соединен с выходом ячей19189G
Предмет изобретения
Составитель Б. П. Тимохин
Техред Л. Бриккер Корректоры: М. П. Ромашова и О. Б. Тюрина
Редакгор Л. А. Утехина
Заказ 727il4 Тирах 535 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
I ИЛИ 10 объединены на выходе 11, на котором образуется старший разряд двоичной -ой цифры числа. Младшая цифра неизбыточного кода снимается с выхода 12. Избыточный код поступает последовательно па входы 18, 14, 15 преобразователя младшим разрядом вперед, причем три разряда двоичного изображения избыточной цифры проходят на преобразователь одновременно. Через такт после поступления i-ой цифры (i-го разряда) избыточного числа на выходе преобразователя образуется i-ая цифра неизбыточного числа. Преобразователь последовательного действия избыточного кода в пеизбыточный, содер4 r 10 триггера, со вторым входом первой ячейки неравнозначности и с первым входом ячейки И, а вход третьего разряда соединен со вторым входом ячеек неравнозначности и ячейки И и с запретным входом динамического триггера, 15 выход которого соединен с первым и вторым входами соответственно первой и второй ячеек перавнозначности, причем первый разряд преобразованного. кода образован выходом второй ячейки неравнозначности, а второй разряд— 20 выходами первой ячейки .неравнозначности rr ячейки И.
