Преобразователь номера датчика в цифровой код

 

Изобретение относится к цифраторам номера датчика в системах автоматизации технологических процессов с большим количеством контролируемых объектов. Целью изобетения является упрощение и расширение области применения преобразователя за счет одновременной шифрации номеров датчиков в нормера разрядов двоичного слова столбцами равными количеству горзонтальных шин Цепь достигается тем. что в известный преобразователь , содержащий кодирующее устройство в виде К-координатной матрицы 1 с вертикальными и горизонтальными шинами, п узлах которой включены датчики 4 адресный регистр 3 и логический блок 2 управляемый тактовым генератором 12 и состоящий из триггера 13 и элементов И - НЕ, включены последовательно с датчиками 4 диоды 5, горизонтальные шины подключены через резисторы 6 к положительной шине питания с цепью обеспечения помехоустойчивости В адресный регистр 3 введены дополнительно триггеры Шмидта 7 и Д- триггоры 8, в логический блок 2 введены дешифратор 3 на 8 9 управляющих импульсов, двоичный счетчик 10 импульсов цикла, двоичные счетчики управления 17. дешифраторы 18 вертикальных шин, дешифратор 19 стробов 1 ил

(19) йц (и) 2ОО1521 СХ (51) 5 И 03

Комитет Российской Федерации ио патентам и товарным знакам

ЮВ»»»»»»»» ()ПД(АНДЕ QQQQPPЕТф ЯИЯ ) Гйпитю.1е»иие1». чивли этьс

К ПАТЕНТУ

ЬЭ с0

Ul

М (21) 4914244/24 (22) 25.02.91 (46) 15.10.93 Бюл Йя 37 — 38 (71) Государственный научно-исследовательский, проектно — конструкторский и проектный угольный институт с экспериментальным заводом Т!ечорниипроект" (72) Согрин ГА (73) Согрин Георгий Александрович (54) ПРЕОБРАЗОВАТЕЛЬ НОМЕРА ДАТЧИКА В

ЦИФРОВОЙ КОД (57) Изобретение относится к цифраторам номера датчика в системах автоматизации технологических процессов с большим количеством контролируемых объектов. Целью изобетения является упрощение и расширение области применения преобразователя за счет одновременной шифрации номеров датчиков в нормера разрядов двоичного слова столбцами равными количеству горзонтапьных шин.

Цепь достигается тем, что в известный преобразователь, содержащий кодирующее устройство в виде К-координатной матрицы 1 с вертикальными и горизонтальными шинами, в узлах которой вкпюче— ны датчики 4. адресный регистр 3 и логический . блок 2 упрзвляемый тактовым генератором 12 и состоящий из триггера 13 и элементов И вЂ” HE, включеHû последовательно с датчиками 4 диоды 5, горизонтальные шины подключены через резисторы б к положительной шине питания с целью обеспе— чения помехоустойчивости. 8 адресный регистр 3 введены дополнительно триггеры Шмидта 7 и Д— триггеры 8, в логический блок 2 введены дешифратор "3 на 8" 9 управляющих импульсов, двоичный с ют I11K 10 импульсов цикла, двоичные счетчики уп. равгения 17, дешифраторы 18 вертикальных шин, дешифратор 19 страбон. 1 ил.

2001521

Изобретение относится к шифраторам номера датчика в автоматизированных системах с большим количеством контролируемых точек технологического процесса и может быть использовано в устройствах ввода в микроЭВМ дискретной информации с преобразованием номера датчика в номер разряда цифрового двоичного слова.

Известен преобразователь номера контакта в код на выходных шинах, который содержит шины кодирующих элементов, коммутирующие элементы, диоды, резисторы, шины нулевого и единичного потенциалов.

Недостатком такого преобразователя является то, что коммутирующие элементы распределены по рядам матрицы в виде сложного геометрического закона, а для шифрации одного номера датчика необходимо количество двоичных разрядов, равное количеству шин, При увеличении количества датчиков свыше сотни штук потребуется громоздкая коммутационная схема.

Известен преобразователь номера контактов в код двоичного слова, содержащий кодирующее устройство, выполненное в виде матрицы с вертикальными и горизонтальными шинами, в узлах которой расположены датчики, адресный регистр и логический блок, управляемый генератором.

Ф

Недостатком известного преобразователя является то, что в нем схемно исключается одновременный ввод информации от нескольких датчиков. Это влечет за собой необходимость иметь для шифрации одного номера датчика многоразрядное двоичное слово. Увеличение количества опрашиваемых датчиков влечет за собой громоздкое схемное решение, связанное с необходимостью иметь количество шифраторов, логических блоков и адресных регистров, равное количеству датчиков в узлах матрицы.

Целью изобретения является упрощение и расширение области применения преобразователя эа счет одновременной шифрации номеров датчиков в номера разрядов двоичного К-разрядного слова столбцами, равными количеству горизонтальных шин.

На чертеже представлена принципиальная схема предлагаемого преобразователя.

Преобразователь состоит иэ кодирующего устройства в виде К-координатной матрицы 1, логического блока 2 и адресного регистра 3. Матрица 1 содержит в узлах датчики 4, включенные через диоды 5. Датчики 4 могут быть контактные и бесконтактные. Через резисторы 6 горизонтальные шины матрицы 1 подключены к положительной шине питания для обеспечения помехозащищенности.

5 Адресный регистр 3 содержит триггеры

Шмидта 7, через которые принимаются с выходов горизонтальных шин матрицы 1 логические потенциалы, определяемые замкнутым или разомкнутым состоянием

10 датчиков 4. Инвертированные через триггеры Шмидта 7 потенциалы подаются на информационные входы D-триггеров 8, Этим обеспечивается соответствие шифрации замкнутой цепи датчика 4 в прямом коде, при котором включенное состояние датчика

4 шифруется как логическая единица.

Следовательно. в адресном регистре 3 шифруются и запоминаются в двоичное слово для каждой выбранной вертикальной ши20 ны столбцы номеров датчиков 4 и их логические состояния, упаковываясь в номера по порядку разрядов двоичного слова, Логический блок 2 содержит дешифратор 9 "3 на 8" управляющих импульсов, имеющих три входа и восемь выходов, формирующих импульсы управления внутренним циклом преобразователя, Управляется дешифратор 9 от двоичного счетчика

10 импульсов цикла. На разрешающие вхо30 ды двоичного счетчика 10 подает потенциал

"НОЛЯ" для обеспечения режима счета, на счетный вход этого двоичного счетчика 10 через один из входов элемента И-НЕ 11 подаются импульсы тактового генератора 12, 35 второй вход элемента И-НЕ служит для останова внутреннего цикла преобразователя путем подачи логического ноля от триггера

13 логического блока 2 по приходу на вход триггера 13 четвертого импульса управле40 ния от дешифратора 9 "3 на 8". Вход С триггера 13 подключен через элемент И вЂ” НЕ

14 к шине ПРИНЯТО, 0-вход подключен к корпусу, R-вход подключен к цени, содержащей резистор 15 и конденсатор 16, обеспе45 чивающие выработку логического потенциала ноля в момент включения питания преобразователя.

Последовательно соединенные двоичные счетчики управления 17 управляют де50 шифраторами 18 вертикальных шин на К выходов и дешифратороа 19 стробов.

Преобразователь работает следующим образом.

Замкнутое состояние цепи датчиков 4 в

55 узлах столбца датчиков 4 в матрице 1 позволяет проходить потенциалу логического ноля с выхода дешифратора 18 вертикальных шин на соответствующую вертикальную шину матрицы 1, Через резисторы 6 на горизонтальные шины матрицы 1 подается

2001521

Формула изобретения

ПРЕОБРАЗОВАТЕЛЬ НОМЕРА ДАТЧИКА В ЦИФРОВой код, содержащий кодирующее устройство в виде К-координатной матрицы с вертикальными и горизонтальными шина- 5 ми, в узлах которой подключены датчики, адресный регистр и логический блок, состоящий иэ тактового генератора, триггера и элементов И - НЕ, отличающийся тем, что, с целью упрощения и расширения об- 5 ласти применения преобразователя за счет одновременной шифрации К номеров датчиков в номера разрядов двичного Кразрядного слова столбцами по количеству горизонтальных лин, в него введены поподпирающий положительный потенциал, а с выходов первого столбца горизонтальных шин матрицы 1 через диоды 5 логические значение состояния датчиков 4 инвертируются и передаются через триггеры Шмидта

7 на входы 0-триггеров 8, Цикл работы преобразователя состоит в выборе вертикальной шины матрицы 1 и установке на этой шине потенциала логического ноля с первого выхода первого из дешифраторов 18 вертикальных шин, затем происходит сброс D-триггеров 8 вторым управляющим сигналом с выхода дешифратора "3 на 8" 9, затем третьим управляющим сигналом с дешифратора "3 на 8" 9 происходит занесение логических значений датчиков 4 из столбца матрицы 1 в двоичное

К-разрядное слово в О-триггеры 8, затем четвертым управляющим сигналом с дешифратора "3 на 8" 9 триггер 13, ранее установленный по включению в логический ноль, будет установлен в логическую единицу, произойдет останов дешифратора "3 на

8" 9, управляемого через двоичный счетчик

10 и элемент И-НЕ 11 от тактового генератора 12, так как снимается разрешающий потенциал от инверсного выхода триггера

13 на вход элемента И-НЕ 11.

Вырабатывается сигнал ГОТОВ с прямого выхода триггера 13, двоичное слово с зашифрованными номерами замкнутой цепи датчиков 4 из столбца этих датчиков 4 запоминается в соответствующих разрядах

D-триггеров 8, преобразователь выходит в режим ожидания сигнала ПРИНЯТО на вход элемента И-HE 14, после получения сигнала ПРИНЯТО выбирается вторая вертикальная шина и цикл повторяется.

Двоичные счетчики 17 последовательно включены для обеспечения управления необходимым количеством дешифратооов 18, обеспечивающих выбор К вертикальных шин, дешифратора 19 управляется старшими разрядами двоичных счетчиков 17 и вырабэтывает стробы разрешения для дешифраторов 18.

Таким образом внутренний цикл преобразователя реализуется по алгоритму, в котором устанавливается в "0" по включению питания триггер 13 логического блока 2, разрешается прохождение импульсов тактового генератора 12, выбирается первая вертикальная шина матрицы 1 путем подачи

"0 логического "0" с выхода дешифратора 18, запускается дешифратор "3 на 8" управляющих импульсов, сбрасываются О-триггеры 8 адресного регистра 3, заносится в 0-триггеры 8 К-разрядное двоичное слово с зашифрованными номерами датчиков 4 и их логического состояния, устанавливается в логическую единицу триггер 13, вырабатывается сигнал ГОТОВ, закрывается схема

И-НЕ 11, останавливается дешифратора "3 на 8", устройство "зависает" в ожидании сигнала ПРИНЯТО, после прихода которого цикл повторяется для второй вертикальной шины и т.д.

Следовательно, изобретение позволяет за счет шифрации датчиков столбцами, равными количеству горизонтальных шин, расширить функциональные воэможности преобразователя, сократить существенно схемное решение и увеличить скорость обработки информации.

При наращивании количества обрабатываемых датчиков 4 требуется лишь наращивать количество горизонтальных шин в матрице 1 и незначительно изменять схемное решение. Следовательно, будут снижены капитальные затраты на устройство сопряжения с ЭВМ при обработке информации в системе сбора дискретной информации от разветвленных сетей датчиков.

40 (56) Авторское свидетельство СССР

N 443476, кл. Н 03 М 13/00, 1973.

Авторское свидетельство СССР

М 443632,,кл. Н 03 M 7/00, 1972 (прототип).

45 следовательно с датчиками диоды, горизонтальные шины через резисторы подключены к положительной шине питания, в логический блок введены двоичные

0 счетчики и дешифраторы, адресный регистр выполнен в виде 0-триггеров и триггеров Шмидта, причем выходы каждой горизонтальной шины подключены через триггеры Шмидта к входам 0-триггеров ад5 ресного регистра, выходы которых подключены к выходным шинам преобразователя, генератор тактовых импульсов подключен к одному из входов элемента И - НЕ, выход которо о подключен к счетному входу двоичного счетчика импульсов цикла. разре2001521

Составитель Н.Бочарова

Техред М.Моргентал Корректор С. 1Оско

Редактор Т.Никольская

Тираж Подписное

HllQ " Поиск" Роспатента

113035, Москва. Ж-35, Раушская наб., 4/5

Заказ 3133

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 шающие входы которого подключены к корпусу преобразователя, выходы этого счетчика подключены к входам дешифратора "3 на 8" управляющих импульсов, выход второго разряда которого подключен к входам сброса всех 0-триггеров адресного регистра, выход третьего разряда подключен ко всем входам занесения этих же 0триггеров, вход четвертого разряда подключен к $-входу триггера логического блока, О-вход которого подключен к шине нулевого потенциала, à R-вход через ограничивающий резистор - к положительной шине питания и через конденсатор к шине нулевого потенциала, С-вход через элемент И - НЕ - к выходной шине "Принято" преобразователя, прямой выход этого триггера подключен к шине "Готово" преобразователя, инверсный выход - к второму входу элемента И - НЕ, выход шестого разряда дешифратора "3 на 8" подключен к счетному входу первого иэ последова5 тельно включенных двоичных счетчиков импульсов управления, выходы счетчика подключены к входам всех дешифраторов

К вертикальных шин, входы всех дешифраторов - к соответствующим входам с пер10 вого по К-й вертикальных шин матрицы, выходы второго из последовательно включенных двоичных счетчиков управления подключены к входам дополнительного дешифратора стробов, входы разрешения ко15 торого подключены к шине нулевого потенциала. выходы дешифратора - к соответствующим разрешающим входам всех дешифраторов К вертикальных шин,