Синхронизатор импульсов управления тиристорным преобразователем

 

Синхронизатор содержит каналы управления по числу линейных напряжений, аналогичные каналам управления по числу фазных напряжений, блок логики. Изобретение повышает надежность устройства, уменьшает число аварийных режимов работы, повышает технологичность изготовления. 4 ил.

Изобретение относится к преобразовательной технике и может быть использовано для управления тиристорами непосредственно в преобразователях частоты.

Известен синхронизатор импульсов управления тиристорным преобразователем, содержащий три канала управления, каждый из которых состоит из блока индикации нулевого напряжения, выход которого через формирователь подключен к S-входу основного RS-триггера и через инвертор и дополнительный формирователь к S-входу дополнительного RS-триггера. Основные RS-триггеры соединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом предыдущего канала. Аналогично соединены по кольцевой схеме дополнительные RS-триггеры. Кроме того, в каждом канале дополнительные R-входы основного и дополнительного триггеров данного канала подключены к инверсным выходам друг друга.

Однако при применении данного синхронизатора в преобразователях частоты на 200 Гц не обеспечивается синхронизация импульсов управления как по фазным, так и по линейным напряжениям, так как импульсы синхронизации на выходах каналов управления формируются с кратностью сдвига 60 эл. град. , а требуемая длительность импульсов синхронизации для этой частоты преобразователя должна составлять 45 эл. град. , которая не может быть обеспечена известной совокупностью признаков.

Целью изобретения является расширение функциональных возможностей и повышение помехоустойчивости.

На фиг. 1 изображена структурная схема синхронизатора импульсов управления тиристорным преобразователем, где 1. . . 3 - каналы управления по фазным напряжениям; 4. . . 6 - каналы управления по линейным напряжениям, 7 - блок логики; на фиг. 2 - принципиальная электрическая схема каналов управления по фазным (линейным) напряжениям, где 1. . . 3 - каналы управления по фазным напряжениям 4. . . 6 - каналы управления по линейным напряжениям 7. . . 9 (10. . . 12) - блоки индикации нулевого фазного (линейного) напряжения 13. . . 15 (16. . . 18) - формирователь импульсов в каналах управления по фазному (линейному) напряжению 19. . . 21 (22. . . 24) - основные RS-триггеры в каналах управления по фазному (линейному) напряжению 25. . . 27 (28. . . 30) - инверторы в каналах управления по фазному (линейному) напряжению 31. . . 33 (34. . . 36) - дополнительные формирователи импульсов в каналах управления по фазному (линейному) напряжению 37. . . 39 (40. . . 42) - дополнительные RS-триггеры в каналах управления по фазному (линейному) напряжению; на фиг. 3 - принципиальная электрическая схема блока логики синхронизатора, где 43. . . 48 - трехвходовые логические элементы И каналов управления по фазному напряжению 49. . . 54 - трехвходовые логические элементы И каналов управления по линейному напряжению 55. . . 66 - элементы задержки; на фиг. 4 изображены диаграммы напряжений на входах элементов синхронизатора на 200 Гц.

Синхронизатор импульсов содержит каналы 1. . . 3 управления по фазному напряжению, каналы 4. . . 6 управления по линейному напряжению, блок 7 логики (фиг. 1). Каждый из каналов (1. . . 3) управления по фазному напряжению и каналов (4. . . 6) управления по линейному напряжению состоит (фиг. 2) из блока 7 (8. . . 12) индикации нулевого напряжения, выход которого через формирователь 13 (14. . . 18) подключен к S-входу основного RS-триггера 19 (20. . . 24) и через инвертор 25 (26. . . 30) и дополнительный формирователь 31 (32. . . 36) - к S-входу дополнительного RS-триггера 37 (38. . . 42). Основные RS-триггеры 19. . . 24 cоединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом предыдущего канала. Аналогично соединены по кольцевой схеме дополнительные RS-триггеры 37. . . 42. Кроме того, в каждом канале 1. . . 6 дополнительные R-входы основного и дополнительного триггеров данного канала подключены к инверсным выходам друг друга. Прямые и инверсные выходы основных RS-триггеров 19. . . 24 и дополнительных RS-триггеров 37. . . 42 подключены к входам трехвходовых логических элементов И 43. . . 54 и элементов 55. . . 56 задержки (фиг. 3) так, что для формирования импульсов синхронизации по фазному напряжению в каждом канале управления первый вход логического элемента И 43 (45, 47) соединен с прямым выходом дополнительного RS-триггера 39 (37, 38), второй 55 (57, 59) задержки, подключены к инверсному выходу основного RS-триггера 19 (20, 21), а выход элемента 55 (57, 59) задержки, подключен к третьему входу логического элемента И 43 (45, 47). Первый вход логического элемента И 44 (46, 48) соединен с прямым выходом основного RS-триггера 21 (19, 20), второй вход этого логического элемента и вход элемента 56 (58, 60) задержки подключены к инверсному выходу дополнительного RS-триггера 37 (38, 39), а выход элемента 56 (58, 60) задержки подключен к третьему входу логического элемента И 44 (46, 48). Для формирования импульсов синхронизации по линейным напряжениям в каждом канале управления первый вход логического элемента И 49 (51, 53) соединен с прямым выходом дополнительного RS-триггера 42 (40, 41), второй вход этого логического элемента и вход элемента 61 (63, 65) подключены к инверсному выходу основного RS-триггера 22 (23, 24), а выход элемента 61 (63, 65) задержки, подключен к третьему входу логического элемента И 49 (51, 53). Первый вход логического элемента И 50 (52, 54) соединен с прямым выходом основного RS-триггера 24 (22, 23), второй вход этого логического элемента и вход элемента 62 (64, 66) задержки, подключены к инверсному выходу дополнительного RS-триггера 40 (41, 44), а выход элемента 62 (64, 66) задержки подключен к третьему входу логического элемента И 50 (52, 54).

Синхронизатор импульсов управления работает следующим образом.

При подаче на входы блоков 7. . . 12 (фиг. 2) индикации нулевого напряжения трехфазной системы синхронизирующих напряжений на их выходах образуются прямоугольные импульсы длительностью до 180 эл. град. Эти результаты непосредственно подаются на формирователи 31. . . 36. В результате на выходах формирователей появляется последовательность коротких импульсов, которые воздействуют на входы триггеров обоих колец, проводя к изменению их состояния в том случае, если на их R-входах отсутствуют сигналы, запрещающие переключение и которые формируются в результате сложения импульсов с инверсных выходов последующих триггеров данного кольца, S-входы которых связаны с предыдущим фазным или линейным напряжением питающей сети. В результате результирующая длительность запрета по каждому каналу составляет 180 эл. град. Диаграммы напряжений на инверсных выходах RS-триггеров (фиг. 2) представлены на фиг. 4.

Прямоугольные импульсы с прямых и инверсных выходов RS-триггеров (фиг. 2) поступают на входы логических элементов 43. . . 54, выполняющих логическую операцию И, и на входы элементов 55. . . 66 задержки. Например, при приходе на логический элемент И 43 (фиг. 3) импульсов с прямого выхода RS-триггера 39, инверсного выхода RS-триггера 19 и выхода элемента 55 задержки, задерживающего импульс, поступающий с инверсного выхода RS-триггера 19, на 15 эл. град. на выходе логического элемента И 43 формируется импульс синхронизации (вых. 25, фиг. 4), длительность запрета на формирование ложных импульсов при этом составляет 315 эл. град. (от t₂ до t₃). Аналогично работают и другие каналы синхронизатора.

Отличительными признаками предлагаемого синхронизатора являются применение каналов управления по числу линейных напряжений, трехвходовых логических элементов И, элементов задержки и соответствующих связей между входами логических элементов и элементов задержки и выходами основных и дополнительных RS-триггеров каналов управления, что дало возможность использовать синхронизатор в непосредственных преобразователях частоты на 200 Гц, а также повысить помехоустойчивость синхронизатора за счет расширения запрета на формирование ложных синхроимпульсов до 315 эл. град.

Проведенные испытания синхронизатора импульсов управления в непосредственных преобразователях частоты на 200 Гц показали его работоспособность и высокую помехоустойчивость.

Использование изобретения в непосредственных преобразователях частоты, нашедших применение в качестве источников питания повышенной частоты, нашедших применение в качестве источников питания повышенной частоты для электроинструмента, электропривода стригальных машинок, позволяет получить экономический эффект, обусловленный снижением затрат на ремонт и обслуживание преобразователей, сокращение простоев технологического оборудования за счет повышения надежности работы и уменьшения числа возможных аварийных режимов работы преобразователей. Кроме того, идентичность каналов управления и использование однотипной элементной базы позволяют унифицировать системы управления и повысить технологичность их изготовления. (56) Авторское свидетельство СССР N 1133641, кл. Н 02 М 1/08, 1982.

Авторское свидетельство СССР N 1239797, кл. Н 02 М 1/08, 1986.

Формула изобретения

СИНХРОНИЗАТОР ИМПУЛЬСОВ УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащий каналы управления по числу фазных напряжений, каждый из которых включает блок индикации нулевого напряжения, выходом через основной формирователь импульсов подключенный к S-входу основного RS-триггера и через инвертор и дополнительный формирователь импульсов - к S-входу дополнительного RS-триггера, при этом основные и дополнительные RS-триггеры соединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом RS-триггера предыдущего канала, а дополнительные R-входы RS-триггеров одного канала подключены к инверсным выходам друг друга, отличающийся тем, что, с целью расширения функциональных возможностей и повышения помехоустойчивости путем увеличения зоны запрета прохождения ложных синхроимпульсов по 315 эл. град, он снабжен каналами управления по числу линейных напряжений, каждый из которых выполнен аналогично каналу управления по числу фазных напряжений, каждый канал управления снабжен двумя элементами 3И и двумя элементами задержки, обеспечивающими задержку импульсов с выходов каналов управления по фазным и линейным напряжениям на 15 эл. град, при этом в каждом канале управления вход первого элемента задержки соединен с инверсным выходом основного RS-триггера этого же канала управления и первым входом первого элемента 3И, выход элемента задержки соединен с вторым входом первого элемента 3И, третий вход которого соединен с прямым выходом основного RS-триггера предыдущего канала управления в порядке чередования фазных и линейных напряжений, вход второго элемента задержки соединен с инверсным выходом дополнительного RS-триггера этого же канала управления и первым входом второго элемента 3И, выход второго элемента задержки соединен с вторым входом второго элемента 3И, третий вход которого соединен с прямым выходом основного RS-триггера предыдущего канала управления в порядке чередования фазных и линейных напряжений.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4