Адаптивная система управления

 

Изобретение относится к системам автоматического управления и может быть использовано для адаптивной стабилизации мощности электродвигателя постоянного тока на заданном уровне. Цель изобретения - повышение динамической точности системы. Система содержит блок определения функционального соотношения фазовых переменных, блок задания функционального соотношения, сумматоры, блок формирования коэффициентов обратной связи, умножитель, блок умножителей, вычислитель членов степенного ряда, блок вычисления переменных коэффициентов при соответствующих членах степенного ряда, дифференциатор, делитель. Дифференциатор определяет скорость изменения ошибки, а делитель - отношение между заданной и действительной скоростью. Если эта скорость меньше желаемой, то сигнал обратной связи усиливается, если больше - уменьшается. 1 ил.

Изобретение относится к системам автоматического управления и может использоваться для адаптивной стабилизации мощности электродвигателя постоянного тока на заданном уровне.

Существует система стабилизации, в которой управляющая величина равна сумме слагаемых. В первое входит сомножитель, равный переменному коэффициенту обратной связи, а последующие получают на выходе вычислителя членов степенного ряда [1] Недостатком этого устройства является недостаточная динамическая точность системы в условиях параметрических возмущений объекта управления.

Существует адаптивная система управления, у которой сигнал управления, поступающий на вход объекта управления, формируется в виде U K(x₁)Δ+C_j(t)xx где Х₁, Х₂ фазовые переменные объекты управления; Δ= S(X)- S_o сигнал ошибки стабилизации функционального соотношения; К(х₁) переменный коэффициент обратной связи; С_j(t) переменные настраиваемые коэффициенты C_j(t) x^rix^li- члены степенного ряда от фазовых переменных; S(x₁,x₂) текущее значение функционального соотношения; S_o заданное значение функционального соотношения; r_i,l_i показатели степени.

Устройство состоит из объекта управления, блока определения функционального соотношения фазовых переменных, блока задания функционального соотношения, первого сумматора, блока формирования коэффициентов обратной связи, умножителя, второго и третьего сумматора, вычислителя членов степенного ряда переменного смещения, блока вычисления переменных коэффициентов при соответствующих членах степенного ряда, блока умножителей, группы из умножителей.

Слагаемое k(x)Δ формируется блоками определения функционального соотношения фазовых переменных, задания функционального соотношения, формирователем коэффициента обратной связи и первым умножителем.

Слагаемое С_j(t)x₁^rix₂^liформируется блоками вычислителей членов степенного ряда переменного смещения, вычислителя переменного коэффициента при соответствующих членах степенного ряда третьим сумматором и блоком умножителей.

Недостатком этого устройства является то, что в условиях значительных параметрических возмущениях объекта время, затраченное на дополнительную настройку с настраиваемых параметров уменьшает быстродействие системы.

Цель изобретения повышение динамической точности системы.

Сущность изобретения заключается в том, что в устройство, состоящее из объекта управления, блока определения функционального соотношения фазовых переменных, блока задания функционального соотношения, первого сумматора, блока формирования коэффициентов обратной связи, первого умножителя, второго и третьего сумматоров, вычислителя членов степенного ряда, блока умножителей, группы из k-вторых умножителей, дополнительно введены элементы дифференцирующий и элемент деления. При этом вход дифференциатора подключен к выходу второго сумматора, а выход к второму входу делителя. Выход делителя подключен к входам блока вычисления переменных коэффициентов при соответствующих членах степенного ряда. К первому входу делителя подается опорный сигнал (который может быть функционально связан с ошибкой).

Дифференциатор определяет скорость изменения ошибки, а делитель отношение между заданной и действительной скоростью. Если эта скорость меньше желаемой, то сигнал обратной связи усиливается, если больше, то уменьшается (сглаживается). Это позволяет повысить быстродействие и точность системы.

На чертеже изображена структурная схема устройства, в нее входят; 1 объект управления; 2 блок определения функционального соотношения фазовых переменных, 3 блок задания функционального соотношения; 4 первый сумматор; 5 блок формирования коэффициентов обратной связи; 6 умножитель; 7 второй сумматор; 8 третий сумматор; 9 вычислитель членов степенного ряда; 10 блок вычисления переменных коэффициентов при соответствующих членах степенного ряда; 11 блок умножителей; 12 группа из к-умножителей; 13 дифференциатор; 14 делитель.

В блок 10 входят группа k умножителей 15; группа k делителей 16; группа k масштабных усилителей 17, группа k интеграторов 18.

Первый выход объекта 1 управления подключен к входу блока формирования обратной связи 5, к первым входам блока 2 определения функционального соотношения фазовых переменных и вычислителя 9 членов степенного ряда Второй выход объекта управления 1 подключен к вторым входам блока 2 определения функционального соотношения фазовых переменных и вычислителю 9 членов степенного ряда переменного смещения. Выход блока 2 определения функционального соотношения фазовых пепеременных подключен к 2-ому входу второго сумматора 7. Выход блока задания функционального соотношения 3 подключен к первому входу второго сумматора 7. Выход второго сумматора 7 подключен к первому входу умножителя 6, к входу дифференциатора 13 и к первым входам к умножителей блока вычисления переменных коэффициентов. К первому входу делителя 14 подключен опорный сигнал. Выход делителя 14 подключен к третьим входам умножителей 15 блока 10 вычисления переменных коэффициентов. Выход дифференциатора 13 подключен к второму входу делителя. К первому входу делителя подключен опорный сигнал. Выход делителя подключен к третьим входам умножителей блока вычисления переменных коэффициентов. Выходы k умножителей 15 подключены к входам k делителей 16. Выходы k делителей 16 подключены через усилитель 17_i к входам k интеграторов18, выходы которых поступают на вторые входы k умножителей 12. Выходы вычислителей 9 членов степенного ряда 9 поступают к первым входам k умножителей 12 и к вторым входам k умножителей 15 блока 10 вычисления переменных коэффициентов. Выход k умножителей 12 подключены на вход сумматора 8, выход которого подключен на второй вход первого сумматора 9.

Сигнал ошибки стабилизации Δ формируется на выходе второго сумматора, на первый вход которого из блока 3 задания поступает сигнал заданного функционального соотношения фазовых переменных S_o и сравнивается с текущим значением функционального соотношения S(x), вырабатываемым блоком 2. Одновременно в блоке 5 и вычитателе 9 производится расчет значений переменного коэффициента обратной связи k(x₁) и членов степенного ряда x₁^rix₂^li (i 1,K). Полученный на выходе сумматора 7 сигнал ошибки подается на первый вход умножителя 6, на второй вход которого поступает сигнал k(x) и на выходе умножителя 6 формируется первое слагаемое сигнала управления k(x₁)Δ
Блок 10 вычисления переменных коэффициентов при соответствующих членах степенного ряда вырабатывает сигналы настраиваемых коэффициентов С_i(t), поступающие на первые входы блока 11 уможителей. Дифференциатор вырабатывает сигнал скорости изменения ошибки стабилизации текущего значения функционального соотношения, его действительное значение. Делитель находит отношение между заданным и действительным значением. Сигнал настраиваемых параметров
C где Δ₀¹- выходной сигнал делителя;
Δ₃¹ действительная скорость изменения ошибки стабилизации;
Δ₃⁰ заданная скорость изменения ошибки стабилизации
Если Δ₀¹ < Δ₃¹, то сигнал обратной связи усиливается, если Δ₀¹ > Δ₃¹, то ослабляется (сглаживается).

На вторые входы блока 11 поступает сигнал x₁^rix₂^li с выходов вычислителя 9. Выходные сигналы блока 11 умножителей суммируются в сумматоре 8, на выходе которого формируется слагаемое сигнала управления адаптивное переменное смещение, поступающее на вход сумматора 4. На второй вход данного сумматора подается сигнал К(x₁) Δ и на выходе формируется управление U, обеспечивающее адаптивную стабилизацию заданного функционального соотношения.

Момент включения системы управления в работу в общем случае характеризуется наличием ошибки стабилизации Δ(0)≠0 и произвольными значениями настраиваемых параметров. Начальный этап работы системы определяется протеканием переходного процесса по ошибке стабилизации Δ, которая изменяется от своего произвольного начального значения Δ(0) до установившегося значения. При этом подавление ошибки обеспечивается первым слагаемым управляющего воздействия К(x₁)Δ
При достижении ошибки стабилизации своего установившегося значения дальнейшая ее компенсация осуществляется за счет настройки коэффициентов при соответствующих членах степенного ряда C_j, производимой блоком 10.

Уменьшение ошибки Δ уменьшает скорость нарастания параметров С. С течение времени Δ_→ 0 и C_→ 0 и таким образом система управления приходит в равновесное состояние.

Применение изобретения позволяет повысить точность стабилизации заданных функциональных соотношений, что обеспечивает повышение эксплуатационных характеристик, увеличение надежности технических систем и срока их службы.

Формула изобретения

АДАПТИВНАЯ СИСТЕМА УПРАВЛЕНИЯ, содержащая объект управления, первый и второй выходы которого соединены с первым и вторым входами вычислителя членов степенного ряда и с первым и вторым входами блока определения функционального соотношения фазовых переменных, первый сумматор, выход которого соединен с входом объекта управления, подключенного первым выходом к входу блока формирования коэффициентов обратной связи, выход которого соединен с первым входом умножителя, подключенного выходом к первому входу первого сумматора, а вторым входом к выходу второго сумматора, первый и второй входы которого соединены с выходом блока определения функционального соотношения фазовых переменных и выходом блока задания функционального соотношения, выход блока формирования коэффициентов обратной связи и выход второго сумматора соединены соответственно с первым и вторым входами блока вычисления переменных коэффициентов при соответствующих членах степенного ряда, группа входов по числу членов степенного ряда которого соединена с первой группой входов блока умножителей и с группой выходов вычислителя членов степенного ряда, группа выходов блока вычисления переменных коэффициентов при соответствующих членах степенного ряда соединена с второй группой входов блока умножителей, группа выходов которого соединена с группой входов третьего сумматора, выход которого соединен с вторым входом первого сумматора, отличающаяся тем, что в систему введены последовательно соединенные дифференциатор и делитель, выход которого соединен с третьим входом блока вычисления переменных коэффициентов при соответствующих членах степенного ряда, вход дифференциатора соединен с выходом второго сумматора, а другой вход делителя соединен с входом задания скорости изменения ошибки стабилизации системы.

РИСУНКИ

Рисунок 1