Устройство кодирования-декодирования видеосигнала изображений

 

Изобретение "Устройство кодирования-декодирования изображений" описывает устройство, предназначенное для обеспечения кодирования-декодирования представленных в цифровой форме изображений с целью осуществления их многократного сжатия, не сопровождающегося потерей мелких деталей сжимаемых изображений и другой, содержащейся в них значимой информации. В качестве конкретного метода кодирования используется метод адаптивного квантования векторов. Применение конвейерного принципа обработки поступающей информации в сочетании с частичным распараллеливанием вычислений позволяет достигать масштаба времени, близкого к телевизионной развертке при выполнении операций кодирования или декодирования информации. Изобретение относится к цифровой обработке сигналов. Основные сферы применения данного изобретения связаны с существенным сокращением объема информации (изображений), достигаемым в результате кодирования, и охватывают передачу аэрокосмической видеоинформации на Землю по узкополосным каналам связи, передачу видеоинформации внутри компьютерных информационных сетей, оперативную передачу видеоинформации полицейского, медицинского, военного и пр. характера по телефонным и др. линиям связи, экономичную архивацию и хранение в цифровой форме изображений в банках аэрокосимческих, медицинских, криминалистических и т.п. видеоданных. 1 ил.

Изобретение относится к обработке сигналов изображений и может быть использовано, в частности, для кодирования изображений в реальном масштабе времени (р.м.в.) с последующим восстановлением (декодированием) изображения до исходного состояния с сохранением его мелких деталей, особенностей и другой, содержащейся в исходном изображении значимой информации.

В настоящее время устройства для кодирования-декодирования информации данного класса используются для передачи аэрокосмической разведывательной видеоинформации с борта летательного аппарата на землю по узкополосным каналам связи в р.м.в. для передачи изображений в сетях компьютерной связи по существующим узкополосным и телефонным каналам связи; экономичной архивации аэрокосмической, медицинской, криминалистической и прочей видеоинформации; скоростной передачи больших массивов данных между накопителями информации и видеотерминалами ЭВМ, а также в ряде других приложений науки и техники.

Известен ряд устройств, выполняющих данную операцию и реализованных на основе различных методов сжатия-восстановления изображения, таких, как адаптивная дифференциальная кодово-импульсная модуляция и методы кодирования с предсказанием [1] различные методы ортогонального и неортогонального преображения [2] методы адаптивного квантования векторов и пр. Наиболее предпочтительными в определенных приложениях, где требуется сохранение тонкой структуры изображений и быстрое время восстановления сжатых изображений, являются методы адаптивного квантования векторов (АКВ) [3] Классический метод АКВ базируется на предварительном построении кодовых таблиц (кодовых книг, кодовых библиотек, библиотек эталонов) на основе процесса обучения (адаптации) кодированию конкретных классов изображений. При этом используемые библиотеки не сохраняют топологию кодируемых данных, что приводит к большим ошибкам при декодировании, вызываемым малыми ошибками в колируемых данных, возникающих, например, при передаче по каналам связи. Предлагаемый процесс обучения сохраняет указанную топологию (близкие по содержанию векторы имеют близкие значения номеров в кодовой библиотеке) и протекает следующим образом. Исходное изображение разбивается на блоки пикселов определенного размера K·L, каждый из которых интерпретируется, как вектор в n K·L мерном пространстве. Необходимо методом адаптивной кластеризации разделить данное пространство на "m" кластеров таким образом, чтобы плотность расположения кластеров соответствовала плотности распределения вероятности в указанном векторном пространстве. Перед началом адаптивной кластеризации назначаются центры указанных "m" кластеров и некотором упорядоченным образом размещаются в этом векторном пространстве. Затем на основании анализа выборки обучающих данных (n-мерных векторов, то есть всех блоков пикселов, кодируемого изображения) производится адаптация положения этих центров к статистическим свойствам кодируемых данных. При этом для каждого из предъявленных векторов определяется отклонение от центров упомянутых кластеров по критерию минимума эвклидова расстояния. Для каждого из кластеров новое положение центра вычисляется, как среднее по всем попавшим в кластер векторам, пустые кластеры ликвидируются и новые кластеры с данным номером создаются с новым пространственным положением путем разбиения надвое самого большого из оставшихся кластеров. В качестве центра этих двух новых кластеров берется центр материнского, к исходным координатам которого прибавлены два небольших случайных n-мерных противоположно направленных вектора (таким образом разносятся в пространстве центры вновь созданных кластеров). Важным моментом при этом оказывается сохранение принятого ранее порядка расположения кластеров в получаемой кодовой библиотеке, поэтому после образования нового кластера происходит их упорядочивание с целью сохранения установленного порядка. После этого обучающая выборка векторов вновь предъявляется для кластеризации и этот процесс повторяется итеративно доя выполнения критерия его завершения, например, до момента, когда изменение координаты центров кластеров не станет по модулю меньше заданного порога.

Процедура сопоставления с эталоном в процессе векторного квантования является вычислительно трудоемкой задачей, поэтому реализация устройств кодирования по методу АКВ требует создания высокопроизводительных архитектур вычислений. Архитектура вычислителя, реализующая метод кодирования с помощью адаптивного квантования векторов, например [4] включает в себя следующие основные элементы: буферное оперативное запоминание, блок вычитания, квадратор и накопитель для подсчета эвклидова расстояния между блоком изображения и блоком эталона, а также блок управления выборки эталонов, который подключен к боку оперативной памяти хранения эталонов. При реализации декодированная структура вычислителя включает в себя следующие элементы: блок буферной оперативной памяти для хранения поступающих элементов кодированного изображения, блок вычисления адреса эталонного вектора, блок формирования изображения, оперативную память для хранения эталонов.

Суть настоящего изобретения состоит в расширении функциональных возможностей устройств кодирования-декодирования изображений в отношении скорости обработки посредством специализированной конвейеризации вычислений.

На чертеже представлена функциональная схема предлагаемого устройства.

Схема работает в конвейерном режиме, то есть в каждом такте за одинаковое время каждый блок реализует одну и ту же функцию с передачей результата в следующий блок обработки.

Блок (X-X_э) реализует получение разности между текущим значением пиксела блока изображения и соответствующим значением эталона.

Блок (X-X_э)² реализует получение квадрата результата предыдущего блока и осуществляет накопление результата в сумматоре. Блок (сумматора) каждый ряд сумматоров реализует за такт получение сумм, выполняя накопление величины эвклидова расстояния, выбирает блок эталона в соответствии с текущим значением блока изображения и выдает на выход номер выбранного блока из библиотеки эталонов в качестве кода блока кодируемого изображения.

Входное изображение в виде цифровой выборки входных данных поступает в промежуточные оперативные запоминающие устройства элементов изображения для бесперебойного обеспечения информацией последующих блоков. Далее данные поступают на блок вычитания и квадратор для вычисления (X-X_э), (где X - значение сигнала, пропорциональное яркости отдельного пиксела данного изображения). Решающие элементы (X-X_э) в своем составе имеют регистры результата, поэтому результаты вычислений на дальнейшую обработку поступают одновременно по восьми каналам. Эта информация поступает на решающие элементы умножения с накоплением (X-X_э)² с первого по восьмой и результат накапливается. Так как размер кодируемого блока составляет 4·4, то получение квадрата разности для всего вектора осуществляется за два прохода, при этом считываются следующие восемь (2·4) отсчетов из буфера, процедура повторяется и в решающих элементах (X-X_э)² происходит накопление сумм. Полученные восемь сумм передаются в блок суммирования, где они дважды попарно складываются до получения общей суммы, результат запоминается в управляющем процессоре и используется в дальнейшем для выбора минимального значения соответствующего вектора в библиотеке эталонов для кодирования. Далее процедура повторяется для данного блока колируемого изображения и очередного блока из библиотеки эталонов до тех пор, пока не будет обработана требуемая часть библиотеки эталонов и не будет выбран код данного блока изображения. Таким образом, архитектура строится по конвейерному принципу с применением внутри узлом распараллеливания обработки. Такт конвейерной структуры определяется наибольшим временем обработки данных в одном из узлов конвейера. Наибольшее время составляет 60 нсек в решающем элементе (X-X_э) из-за двойного обращения к ОЗУ. Таким образом, обработка одного вектора при просмотре библиотеки занимает 120 нсек. При обработке тридцати блоков библиотеки общее время составляет 3600 нсек, то есть время, расходуемое на один пиксел изображения при кодирования составляет в этом случае 225 нсек. После определения наиболее близкого вектора из библиотеки эталонов формируется кодирования строка изображения.

Блок кодирования реализуется с использованием следующих элементов: входной регистр, коммутатор, блок управления и выборки (микросхемы серий 1533 и 1564), ОЗУ1 и ОЗУ2 (микросхемы типа MS6264-20NC фирмы Texas instument), решающие элементы (X-X_э), (X-X_э)², сумматоры на микросхемах типа TMS2210 (23 микросхемы), ОЗУ библиотека эталонов строится на микросхемах MS62256-20NC, управляющий процессор типа TMS320C10Nh или TMS3220C25FNh. Входной регистр блока декодирования изображений обеспечивать связь с шиной, откуда поступает информация в виде кодированного изображения. Строка кодированного изображения поступает в буферную память ОЗУ1 и ОЗ2, Которые обеспечивают постоянный прием и выдачу данных. Через коммутатор данные из одного ОЗУ направляются в блок генерации физического адреса эталона в памяти, где номер вектора из библиотеки эталонов преобразуется в начальный адрес расположения эталона в пространстве ОЗУ. Начальный адрес эталона поступает в блок формирования и счетчик адреса эталонной памяти. После считывания одной строки эталонного блока в устройство формирования адреса поступает начальный адрес следующего вектора и происходит считывание строки эталонного блока по данному адресу и т. д. Считанная информация направляется из памяти эталонов, поступает на входной регистр и далее на формирование строки выходного изображения.

Декодер может быть реализован на следующих элементах: входной регистр, коммутатор, блок формирования и счетчик адреса эталонной памяти, выходной регистр (выполняется на основе микросхем серий 1553, 1554, 55PT17), ОЗУ эталона на основе MS62256-20Nh, блок формирования изображений на основе микросхем серий 174 и 1118.

Источники информации 1. Уинтц Р.А. Кодирование изображений посредством преобразований. ТИИЭР, 1972, т.60, N7, с. 69-81.

2. Роучив Р. Фразер Р. Средство сжатия изображений для работы со сканером. МИР ПК, N 44, 1992, 0.53-45 3. Nasrabad N. M. Kingg R.A.Image Coding Using Vector Quantization. A. Review. IEEE Transl. on Cimm 76 vol. 36(8), 1988, pp. 81-93.

4. Кун С. Матричные процессоры на Свис. Пер. с англ. М. Мир, 1991, 672 с.

Формула изобретения

Устройство кодирования-декодирования видеосигнала изображения, содержащее кодер, включающий регистр выборки входных данных, последовательно соединенные блок оперативной памяти эталонов, блок вычитания, квадратор и накопитель, а также блок управления и выборки эталонов, подключенный к входу блока оперативной памяти эталонов, декодер, включающий входной регистр выборки, последовательно соединенные блок генерации адреса эталона, блок формирования и считывания адреса эталонной памяти, блок оперативной памяти эталонов и выходной регистр, отличающееся тем, что в кодер введены два блока оперативной памяти на четыре строки, коммутатор, три накопителя, три сумматора и решающий блок, при этом входы коммутатора через блоки оперативной памяти на четыре строки подключены к выходам регистра выборки входных данных, а выход к входу блока вычитания, входы трех накопителей подключены к выходу квадратора, входы одного сумматора к выходам двух накопителей, входы другого сумматора к выходам двух других накопителей, входы третьего сумматора к выходам первых двух сумматоров, а его выход через решающий блок подключен к блоку управления и выборки эталонов, в декодер введены два блока оперативной памяти на четыре строки и коммутатор, входы коммутатора подключены через блоки оперативной памяти на четыре строки к входам входного регистра выборки, а его выход к входу блока генерации адреса эталонов.

РИСУНКИ

Рисунок 1