Устройство для микропрограммного управления

 

ОПИСАН И

ИЗОБРЕТЕН И

Саюа Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 22.I I1.1967 (№ 1142914/26-24) с присоединением заявки №

Приоритет

Опубликовано 26.17.1968. Бюллетень ¹ 1

Дата опубликования описания (8.Х.19á8

Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

Г. Е, Овсепян и П. А. Сагателян

Заявитель

УСЛРОЙСГВО ДЛЯ МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Известны устройства для микропрограммного управления, содержащие запоминающие устройства, генератор тактовых импульсов, регистры, дешифраторы, блок распределения элементарных операций, блок переключения, вентили, задержки и триггеры.

В предлагаемом устройстве генератор тактовых импульсов соединен с управляющим входом дешифратора и через задержки и вентили, управляющие входы которых подключены соответственно к нулевому и единичному выходам триггера управления, с регистром адреса запоминающего устройства. Входы регистра адреса запоминающего устройства подсоединены через вентили к выходам регистра команд и через другие вентили, управляющие входы которых соединены с триггером управления, к С выходам разрядов запоминающего устройства, другие п выходов запоминающего устройства подключены ко входу дешифратора.

Каждый выход последнего подсоединен ко входам (1+с) вентилей, другие входы (l+c) вентилей соединены с l-выходами запоминающего устройства и с с-вентилями блока лереключения, управляющие входы которых подключены к выходу триггера управления.

При таком выполнении устройства сокращается его разрядность, уменьшается обьем запоминающего устройства и объем микропрограмм.

На чертеже приведена функциональная с»ема предлагаемого устройства.

В устройство входят следующие узлы.

Запоминающее устройство 1, предназначенное для хранения и выдачи микрокоманд и связанное по входу с регистром адреса 2 (РгАЗУ) через дешифратор 8, а по выходу в

10 зависимости от разрядов.

Так, по разрядам и с дсшифратором 4, на выходе которого образуются шины выбора элементарных операций в количестве 2", соединенные с клапанами 5 и 6 блока распреде15 ления элементарных операций; по разрядам l со вторыми входами l 2" клапанов 5 блока распределения, а по разрядам С с клапанами

7, 8 блока переключения 9.

Блок переключения 9, служащий для засыл20 ки с разрядного кода либо в РгАЗУ 2, либо в блок распределения 10 элементарных операций и связанный с входами РгАЗУ по клапанам 7 и с клапанами 5 блока распределения по клапанам 8. Клапаны 7 и 8 по входам так25 же связаны с триггером 11, разрешающим засылку кода либо в (РгЛЗУ) 2, либо в блок распределения. По входу триггер 11 через элементы задержки 12 и 18 управляется в соответствии с поступающей двоичной инфор30 м а цией.

217066

Блок распределения элементарных операций, предназначенный для образования 2" (l+c) элементарных операций и связанный по входам клапанов 5 и б с выходами дешифратора 4 и с запоминающим устройством, а по выходам с различными устройствами цифровой вычислительной машины.

Регистр 2 (РгАЗУ), служащий для приема и хранения текущего адреса микрокоманды и имеющий возможность принимать коды с регистра команд, являющиеся начальными адресами микропрограммы, а также с выхода клапана 7 переключения через элементы задержки 14 в зависимости от состояния триггера 11.

Через клапан 15 и сборку 16 адрес текущей микрокоманды в регистре (РгАЗУ) может быть изменен на единицу. В зависимости от состояния триггера 11 клапан 15 либо разрешает прохождение импульса, поступающего от генератора 17 через элемент задержки 18, либо запрещает.

На сборку 1б от элемента задержки 19 через сборку 20 поступают сигналы признаков условий.

Предлагаемое устройство работает следующим образом. Сигналы на выходе генератора

17 используются как сигналы считывания с запоминающего устройства. Импульсы с генератора после определенной задержки на элементах 18 и 21 опрашивают клапаны 15 и 22 либо для прибавления единицы к содержимому (РгАЗУ), либо для установки его на нуль (в зависимости от состояния триггера 11). В регистр 2 из регистра команды (не показанного на чертеже) передается адрес первой микрокоманды. С приходом очередного импульса чтения с запоминающего устройства считывается первая микрокоманда.

Первоначальное состояние триггера 11 обеспечивает последовательную выборку микрокоманд. Считанный по разряду и код через дешифратор 4 выбирает соответствующую шину элементарных операций, Коды с разрядов

1 и с поступают на входы всех клапанов 5 и 5.

Из них срабатывают те клапаны, на вторых входах которых имеется разрешение от выбранной шины.

Задержанный импульс с выхода элемента задержки 18 изменяет содержимое (РгАЗУ) на +1. Следующий импульс генератора вызывает чтение микрокоманд по новому адресу.

При безусловном переходе по произвольному адресу микрокоманды в предыдущем такте меняется состояние триггера 11 с помощью соответствующей элементарной операции через элемент задержки 12. В следующем такте количество разрядов микрокоманды, отведенное для элементарных операций, уменьшается до

l разрядов, а разряды с передаются в заранее очищенный через элемент задержки 21 и клапан 22 (РгЛЗУ), образуя адрес следующей микроком анды, Условные переходы реализуются увеличением адреса микрокоманды на единицу через сборку 20 и элемент задержки 19 при наличии соответствующего признака выполнения условия.

Предмет изобретения

Устройство для микропрограммного управления, содержащее запоминающее устройство, генератор тактовых импульсов, регистры, де25 шифраторы, блок распределения элементарных операций, блок переключения, вентили, задержки и триггеры, отличающееся тем, что, с целью сокращения разрядности устройства, уменьшения объема запоминающего устрой30 ства и микропрограмм, в нем генератор тактовых импульсов соединен с управляющим входом дешифратора и через задержки и вентили, управляющие входы которых подключены соответственно к нулевому и единичному выходам триггера управления, с регистром адреса запоминающего устройства, входы регистра адреса запоминающего устройства подсоединены через вентили к выходам регистра команд и через другие вентили, управляющие

40 входы которых соединены с триггером управления, к с выходам разрядов запоминающего устройства, другие п выходов запоминающего устройства подключены ко входу дешифратора, каждый выход которого подсоединен ко входам (/+с) вентилей, другие входы (/+с) вентилей соединены с l-выходами запоминающего устройства и с с вентилями блока переключения, управляющие входы которых подключены к выходу триггера управления.

21706Ñ 2 и ° е ЛЮ 1 НО w ОРИ

C 2 "еп оперииий

Л% c" о оо ии 2 опопеооаии 2п.еще и — - -, 2 еп.оперооии 2 оп. опероиии

Редзктор М. Андреева Техред Л. К. Малова

Корректор Н. И. Харламова

Типография, пр. Сапунова, 2

Заказ 308577 Тираж 530 Подписное

ЦНИИПИ Комп1ета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4