Устройство подавления помех

 

Устройство подавления помех может быть использовано в системах связи с широкополосными сигналами. При поступлении на вход устройства смеси полезного сигнала U_c и помехи U_п, в которой U_п>>U_c в результате работы АРУ по помехе на опорный вход синхронно-фазового фильтра (СФФ) подается помеха постоянной амплитуды, формируя на выходе СФФ, на сигнальный вход которого подается напряжение с выхода вычитателя, оценку помехи. Оценка помехи, пройдя второй усилитель, поступает на один из входов вычитателя, подавляя помеху в смеси полезного сигнала, и помехи, поступающей на другой вход вычитателя. В результате работы анализатора, который выносит решение, на каком из его входов, подключенных соответственно к выходу вычитателя и входу устройства, полезный сигнал гораздо больше сигнала помехи, на выход устройства проходит сигнал с выхода вычитателя. При поступлении на вход смеси полезного сигнала и помехи, в которой U_c>>U_п, на выход устройства проходит сигнал c входа устройства. Технический результат заключается в повышении помехоустойчивости. 3 ил.

Изобретение относится к области радиотехники и может найти применение в системах связи с широкополосными сигналами.

Известно многоканальное устройство защиты от узкополосных помех (см. О. Ф. Бокк "Оптимальные характеристики фильтров БЗ от сосредоточенных по спектру помех", "Техника средств связи", серия ТРС, 1987, вып.4, стр,81), в котором борьба с узкополосными помехами ведется методом стирания каналов, пораженных помехами.

Недостатком этого устройства является аппаратурная сложность, возрастающая с увеличением базы ШПС, а также невозможность его включения на выходе приемника, обусловленная необходимостью использования в нем фильтров высокого порядка в тракте прохождения сигнала. При использовании таких устройств входной тракт приемника остается незащищенным от узкополосной помехи.

Известны также автокомпенсаторы узкополосных помех, описанные в а.с. NN 438126, 1095419, 734681 СССР, недостатком которых является низкая помехоустойчивость к узкополосным помехам.

Наиболее близким по технической сущности к предлагаемому является устройство по а.с. 1338078, структурная схема которого представлена на фиг. 1, где обозначено: 1 - перемножитель, 2 - генератор копии сигнала (ГКС), 3 - интегратор, 4 - ключ сброса, 5 - схема сравнения с порогом, 6 - формирователь порога, 7 - режекторный фильтр, 8 - дополнительный перемножитель, 9 - вычитающее устройство,
10 - элемент задержки,
11 - усилитель с регулируемым коэффициентом усиления.

Устройство-прототип содержит последовательно соединенные вычитающее устройство 9, перемножитель 1, интегратор 3, ключ сброса 4, схему сравнения с порогом 5, второй вход которой соединен с выходом формирователя порога 6. Один выход ГКС 2 одновременно соединен с перемножителем 1 и через элемент 10 - с дополнительным перемножителем 8, выход которого через усилитель 11 соединен с другим входом вычитающего устройства 9. Другой выход ГКС соединен с одним из входов ключа сброса 4. Общая точка выхода перемножителя 1 и входа интегратора 3 через режекторный фильтр 7 соединена с одним из входов дополнительного перемножителя 8. Вход вычитающего устройства является входом всего устройства.

Работает устройство-прототип следующим образом.

Входной сигнал, представляющий собой смесь полезного широкополосного сигнала и помех, поступает на вход вычитателя 9, где у него вычитается сигнал, сформированный в кольце обратной связи и поступающий с выхода усилителя 11. С выхода вычитателя 9 сигнал поступает на перемножитель 1, где перемножается с опорным сигналом, формируемым ГКС 2. Результат перемножения накапливается в интеграторе 3 и через ключ 4, управляемый ГКС 2, подается на блок сравнения 5, где сравнивается с пороговым сигналом, сформированным в формирователе 6.

Одновременно сигнал с выхода перемножителя 1 поступает в кольцо обратной связи, содержащее режекторный фильтр 7, перемножитель 8 и усилитель с регулируемым коэффициентом усиления 11. В результате перемножения с копией сигнала полезный сигнал (ШПС) на выходе перемножителя 1 сворачивается в узкополосный сигнал, а узкополосные помехи превращаются в широкополосные помехи с базой Б, равной базе полезного ШПС. В режекторном фильтре 7 режектируется свернутый полезный сигнал и часть спектра помех, подпадающего в его полосу.

Таким образом, на выход режекторного фильтра 7 полезный сигнал не проходит. С выхода режекторного фильтра 7 помехи поступают на перемножитель 8, где путем перемножения с той же копией сигнала, задержанной в элементе задержки 10 на величину задержки τ, равную задержке помех в режекторном фильтре 7, сворачивается в узкополосные помехи, т.е. приводятся к своему первоначальному виду. С выхода перемножителя 8 помехи через усилитель 11 подаются на выход вычитателя 9. На первом входе вычитателя 9 присутствует полезный сигнал и помехи, а на втором его входе - только помехи. В вычитателе 9 обеспечивается противофазность сигналов, поступающих на его входы. В процессе настройки коэффициент усиления усилителя 11 выбирается таким, чтобы обеспечивалось равенство амплитуд сигналов на его выходе. Поскольку полезный сигнал поступает только на первый вход вычитателя 9, а помехи как на первый, так и на второй входы, то сигнал на его выход проходит без искажений, а помехи компенсируются.

Недостатком устройства-прототипа является низкая помехоустойчивость к узкополосным помехам.

Для устранения указанного недостатка в устройство, содержащее элемент задержки и последовательно соединенные усилитель и вычитатель, введены второй усилитель, синхронно-фазовый фильтр (СФФ), анализатор, коммутатор и детектор АРУ. При этом входы элемента задержки, второго усилителя и одного из входов анализатора объединены и являются входом всего устройства. Выход второго усилителя соединен одновременно с соответствующим входом коммутатора, через СФФ - со входом первого усилителя и через детектор АРУ - с другим входом второго усилителя. Выход элемента задержки соединен с одним из входов вычитателя, выход которого одновременно соединен с соответствующими входами СФФ, анализатора и коммутатора. Выход анализатора соединен с одним из входов коммутатора, выход которого является выходом всего устройства.

Структурная схема заявляемого устройства приведена на фиг. 2, где обозначено:
1 - синхронно-фазовый фильтр (СФФ);
2 - первый усилитель;
3 - вычитатель,
4 - элемент задержки;
5 - анализатор;
6 - коммутатор;
7 - второй усилитель;
8 - детектор АРУ.

Заявляемое устройство содержит последовательно соединенные элемент задержки 4, вычитатель 3, анализатор 5 и коммутатор 6, другой вход которого соединен с выходом вычитателя 3, а выход коммутатора 6 является выходом всего устройства. Выход усилителя 7 через последовательно соединенные СФФ 1, первый усилитель 2 соединен с другим входом вычитателя 3. Кроме того, выход усилителя 7 соединен с соответствующим входом коммутатора 6 и через детектор АРУ 8 - с другим входом усилителя 7. Входы элемента задержки 4, второго усилителя 7 и другой вход анализатора 5 объединены и являются входом всего устройства. Выход вычитателя 3 соединен с одним из входов СФФ 1.

Заявляемое устройство работает следующим образом.

Входная смесь, содержащая полезный сигнал и помеху, подается на первый вход вычитателя 3 через элемент задержки 4, а на второй вход - через последовательно соединенные усилитель 7, охваченный АРУ (блок 8), СФФ 1 и усилитель 2.

При U_п>U_с АРУ будет работать по помехе. В этом случае помеха постоянной амплитуды U_o подается на опорный вход СФФ 1, на сигнальный вход которого подается напряжение ΔU_п с выхода вычитателя 3.

На выходе СФФ 1 формируется оценка помехи вида:

(см. монографию В.И. Свистова "Радиолокационные системы и их обработка", Москва, "Сов.радио", 1977 г., стр. 124).

После изменения коэффициента передачи в усилителе 2 оценка помехи поступает на второй вход вычитателя 3, где компенсирует помеху, поступающую на его первый вход.

Сигнал подается на опорный вход СФФ 1, ослабленный в усилителе 7 за счет действия АРУ по помехе, его уровень на втором входе вычитателя 3 будет значительно меньше, чем на первом входе вычитателя 3, в результате чего сигнал проходит на выход вычитателя 3 практически без искажения, а помеха подавляется.

Таким образом, если на выходе усилителя 7 U_п>>U_с, то на выходе вычитателя 3 U_с>>U_п.

Если на входе устройства U_с>>U_п, то на выходе вычитателя 3 сигнал будет подавлен. Анализатор 5 выносит решение о том, где выполняется условие U_с>>U_п, и подключает с помощью коммутатора 6 выход блока 3 или вход устройства.

Ниже приводятся соотношения, доказывающие возможность компенсации помехи на выходе вычитателя 3, при которой обеспечивается неискаженное прохождение сигнала через вычитатель 3.

Пусть на вход устройства поступает помеха вида
U_п(t) = U_п·cos(ω_пt+ϕ_п)
и сигнал вида
U_c(t) = U_c·cos(ω_ct+ϕ_c),
при этом U_п>U_с.

На выходе СФФ 1 для напряжения помехи (в соответствии с монографией В.М. Свистова "Радиолокационные сигналы и их обработка", Москва, "Сов.радио", 1977 г. стр. 124) можно записать:

где U_o, ΔU_п - амплитуда напряжения помехи на первом и втором входах СФФ 1;
ϕ_п2 - фаза помехи на втором входе СФФ 1, отличающаяся от ϕ_n за счет прохождения помехи через элемент задержки 4.

Выберем коэффициент передачи усилителя 2 (К) на основании соотношений

при этом ΔU_п= μU_п, где μ - коэффициент подавления помехи в устройстве, U_o - постоянный уровень напряжения на выходе усилителя 7, охваченного АРУ.

Выражение (1) можно привести к виду:

Отсюда для К получаем

Определим напряжение сигнала ΔU_c на выходе вычитателя 3. Напряжение сигнала на опорных входах СФФ 1 запишем как U_c·ζ. ζ - коэффициент, учитывающий уменьшение амплитуды сигнала на входе СФФ 1 за счет действия АРУ, ζ ≪ 1.
Для полезного сигнала U_с2 на выходе усилителя 2 имеем:

С учетом К для U_с2 получаем

Запишем очевидное соотношение
U_c-U_c2= ΔU_c. (5)
Подставляя (4) в (5), после преобразования получим при

где
Учитывая, что α ≪ 1, ζ ≪ 1, μ ≪ 1, получим ΔU_c≈ U_c.
Из (6) видно, что на выход вычитателя 3 сигнал проходит практически без искажения, а помеха в нем подавляется.

В случае U_с>>U_п на выходе вычитателя 3 будет подавлен сигнал.

Использование СФФ 1 обеспечивает возможность не только формирования оценки большего из сигналов на входе вычитателя 3, а также автоматическую регулировку амплитуды и фазы оценки. Действительно, при увеличении ΔU_n на выходе вычитателя 3 увеличивается амплитуда оценки помехи, в результате чего ΔU_n возвращается к первоначальному значению.

СФФ 1 может быть выполнен так, как это показано в упомянутой монографии В.М.Свистова на стр. 124, рис. 3.6.

Анализатор 5 может быть выполнен, например, так, как показан на фиг. 3, где обозначено:
31 - усилитель; 32 - детектор, 33 - дешифратор адреса.

Дешифратор 33 может быть выполнен как согласованный фильтр на заданную кодограмму, соответствующую адресу абонента.

При выполнении условия U_с>>U_п блок 33 формирует команду "1", которая подается на управляющий вход коммутатора 6 и подключает к его выходу выход вычитателя 3 или вход устройства.

Коммутатор 6 может быть выполнен на микросхеме 564ПП1.

Таким образом, устройство-прототип может быть использовано для подавления помех только для приемников широкополосных сигналов, а заявляемое устройство может быть использовано для приемников как широкополосных, так и узкополосных сигналов при любых видах модуляции, т.е. имеет значительно большую область применения, чем устройство-прототип.

Формула изобретения

Устройство подавления помех, содержащее элемент задержки, последовательно соединенные первый усилитель с изменяемым коэффициентом передачи и вычитатель, отличающееся тем, что введены второй усилитель, детектор АРУ по помехе, синхронно-фазовый фильтр (СФФ), анализатор для вынесения решения, на каком из его входов полезный сигнал гораздо больше сигнала помехи, коммутатор, выход которого является выходом устройства, входы элемента задержки, второй усилитель и один из входов анализатора объединены и являются входом устройства, выход второго усилителя соединен одновременно с входом коммутатора, через СФФ - с входом первого усилителя, через детектор АРУ по помехе - с другим входом второго усилителя, выход элемента задержки соединен с другим входом вычитателя, выход которого соединен соответственно с входом СФФ, с другим входом анализатора и другим входом коммутатора, управляющий вход которого соединен с выходом анализатора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3