Дискриминатор случайных сигналов

 

Изобретение относится к специализированным вычислительным средствам и может быть использовано для сравнительного анализа случайных процессов, в частности для решения задач дискриминации случайных сигналов по энергетическим признакам. Техническим результатом является упрощение устройства. Устройство содержит мультиплексор, АЦП, перемножитель, накапливающий сумматор, блок деления на постоянный коэффициент, блок управления. 2 ил.

Изобретение относится к специализированным вычислительным средствам и служит для сравнительного анализа случайных процессов, в частности для решения задач дискриминации случайных сигналов по энергетическим признакам.

Известен дискриминатор случайных сигналов, содержащий два входных блока, линию задержки, блок вычитания, квадратор и блок усреднения, выход которого является выходом дискриминатора, первым и вторым информационными входами которого являются входы соответственно первого и второго входных блоков, выход первого из них подключен к первому входу блока вычитания, к второму входу которого через линию задержки подключен выход второго входного блока, выход блока вычитания через квадратор подключен к входу блока усреднения [Мирский Г.Я. Аппаратурное определение характеристик случайных процессов. - М.: Энергия, 1972 г., с. 152, рис. 4-156].

Недостатком устройства является сложность реализации, что связано с необходимостью применения двух входных блоков с идентичными характеристиками.

Наиболее близким по технической сущности к заявляемому дискриминатору является дискриминатор случайных сигналов, состоящий из двух аналого-цифровых преобразователей (АЦП), линии задержки с (m-1) отводами, m перемножителей, m накапливающих сумматоров и регистратора, причем первые входы m перемножителей объединены и подключены к выходу первого АЦП, второй вход первого из m перемножителей подключен к выходу второго АЦП, а вторые входы остальных (m-1) перемножителей подключены к соответствующим (m-1) отводам линии задержки, вход которой соединен с выходом второго АЦП, выходы m перемножителей соединены с входами соответствующих m накапливающих сумматоров, выходы которых подключены к соответствующим входам регистратора, первым и вторым информационными входами дискриминатора являются соответственно информационные входы первого и второго АЦП [Грибанов Ю.И. и др. Автоматические цифровые корреляторы. М.: Энергия, 1971, с. 150, рис. 4-6].

Дискриминатор-прототип представляет собой коррелятор параллельного типа и проводит дискриминацию случайных сигналов путем вычисления их взаимокорреляционной функции. В этом случае параметром, определяющим, насколько отличаются сигналы, является коэффициент корреляции - коэффициент, определяющий степень статистической взаимосвязи (в частном случае). Однако для вычисления этого коэффициента одних значений ординат взаимокорреляционной функции, которую вычисляет прототип, недостаточно. Данные, полученные на выходе дискриминатора-прототипа (значение взаимокорреляционной функции при нулевом сдвиге), используются лишь как отдельные компоненты, которые вкупе с другими и позволяют вычислить коэффициент корреляции. Для этого необходимо еще выполнить ряд операций, включая вычисление значений автокорреляционных функций каждого из сигналов при нулевом временном сдвиге, отыскать их среднегеометрическое и далее взять отношение. Таким образом, когда не ставится задача определения степени статистической взаимосвязи значений процессов, а ставится задача сравнения случайных процессов по энергетическим свойствам, по тому, какое реальное воздействие они могут оказать, методы корреляционного анализа оказываются необоснованно сложными.

Недостаток прототипа функциональная сложность.

Технический результат, достигаемый при использовании настоящего изобретения, состоит в упрощении дискриминатора.

Технический результат достигается тем, что в известный дискриминатор случайных сигналов, содержащий АЦП, перемножитель и накапливающий сумматор, информационный вход которого соединен с выходом перемножителя, первый вход которого соединен с выходом АЦП, согласно изобретению введены мультиплексор, блок деления и блок управления, управляющий и обнуляющий входы которого являются соответствующими входами дискриминатора, первым и вторым информационными входами которого являются соответственно первый и второй информационные входы мультиплексора, выход которого соединен с информационным входом АЦП, тактовый вход которого соединен с тактовым выходом блока управления, адресный вход мультиплексора объединен с режимным входом накапливающего сумматора и подключен к режимному выходу блока управления, второй вход перемножителя объединен с его первым входом, а выход накапливающего сумматора соединен с входом блока деления, выход которого служит выходом дискриминатора.

Сущность изобретения поясняется функциональными схемами.

На фиг.1 приведена функциональная схема дискриминатора случайных сигналов; на фиг.2 - функциональная схема блока 6 управления.

Функциональная схема дискриминатора (фиг.1) содержит мультиплексор 1, АЦП 2, перемножитель 3, реверсивный накапливающий сумматор 4, блок 5 деления и блок 6 управления. Выход мультиплексора 1 соединен с информационным входом АЦП 2, вход которого соединен с объединенными входами перемножителя 3, вход которого соединен с информационным входом накапливающего сумматора 4, выход которого соединен с входом блока 5 деления, выход которого является выходом ΔD дискриминатора, первым Х(t) и вторым Y(t) информационными входами которого являются соответственно первый и второй информационные входы мультиплексора 1, адресный вход А которого объединен с режимным входом U/D (Up/Down) реверсивного накапливающего сумматора 4 и подключен к режимному выходу U/D блока 6 управления, тактовый выход CLK которого соединен с тактовым входом АЦП 2, управляющий вход СО блока 6 управления является запускающим входом дискриминатора, а обнуляющий вход RST блока 6 управления - обнуляющим входом дискриминатора.

Функциональная схема блока 6 управления (фиг.2) содержит триггеры 7 и 8, счетчик 9, делитель 10 частоты, генератор 11 тактовых импульсов, элемент 2ИЛИ 12, элемент 2И 13 и элемент 14 задержки. Управляющим входом СО блока 6 является S-вход триггера 7, выход которого соединен с D-входом триггера 8, тактовый вход которого объединен с первым входом элемента 2И 13 и подключен к выходу генератора 11 тактовых импульсов, второй вход элемента 2И 13 соединен с выходом триггера 8, обнуляющий вход которого объединен с первым входом элемента 2ИЛИ 12 и подключен к выходу переполнения счетчика 9, счетный вход которого соединен с выходом элемента 2И 13, к которому подключены также объединенные входы делителя 10 частоты и элемента 14 задержки, выходы которых являются соответственно режимным U/D и тактовым CLK выходами блока 6 управления, обнуляющим входом RST которого служат объединенные второй вход элемента 2ИЛИ 12 и обнуляющий вход счетчика 9.

Принцип действия дискриминатора основан на вычислении разности ΔD дисперсий D_x и D_y исследуемых случайных процессов x(t) и y(t). По значению разности ΔD, по тому, насколько оно отлично от нуля, судят о степени отличия (или наоборот, о степени подобия) изучаемых процессов, действующих одновременно. Учитывая, что дисперсия процесса с физической точки зрения определяет среднюю мощность процесса, то, следовательно, и результат сравнения случайных процессов предлагаемым методом будет определять, как отличаются энергетические свойства процессов: насколько разнятся их средние мощности.

Работает дискриминатор (фиг.1) следующим образом.

Случайные процессы x(t) и y(t), стационарные, эргодические и центрированные, поступают на соответствующие входы мультиплексора 1, который поочередно коммутирует их на вход АЦП 2. При этом на выходе АЦП 2 с частотой тактирования CLK появляются цифровые отсчеты сигналов x(t) и y(t). Причем если в момент t_n на выходе АЦП 2 фиксировался отсчет x(t_n), то в следующий момент t_n+1=t_n+Δt (Δt - период тактирования CLK) на выходе АЦП 2 будем иметь отсчет y(t_n+1)=У(t_n+Δt). Таким образом, каждый из сигналов x(t), y(t) будет представляться на выходе АЦП 2 с периодом 2Δt, то есть в два раза большим периода тактирования АЦП 2. Как видим, на выходе АЦП 2 образуется последовательность, сформированная путем временного уплотнения.

После операции возведения в квадрат в перемножителе 3 оцифрованные значения отсчетов величин x(t) и y(t) направляются на вход реверсивного накапливающего сумматора 4, который переключается из режима сложения в режим вычитания и наоборот синхронно с мультиплексором 1. При переключении сумматора 4 с частотой, в два раза ниже частоты тактирования АЦП 2 процесс накопления результата в его памяти, то есть текущая сумма S_n, будет описываться выражением

где S₀ - начальная сумма, находящаяся к моменту t₁ в памяти сумматора 4;

N - число отсчетов в выборке, (N - четное число).

Группируя слагаемые в (1) по знаку и вводя символ суммы, получим более компактную и наглядную форму записи выражения (1):

Полагая, что S₀=0, то есть обнуляя перед началом вычислений реверсивный накапливающий сумматор 4 и умножая правую часть выражения (2) на коэффициент 2/N, что происходит в блоке 5 деления (K=N/2), получим разность дисперсий ΔD

или

ΔD=D_x-D_y.

Таким образом, на выходе дискриминатора с окончанием интервала наблюдения, состоящего из N отсчетов, будет сформирован двоичный код величины ΔD - оценки разности дисперсий исследуемых случайных сигналов x(t) и y(t).

Управляет процессом вычисления ΔD блок 6 (фиг.2). По импульсу запуска СО, который подается на его одноименный вход, на выходе триггера 8 синхронно с фронтом тактового импульса устанавливается высокий логический уровень, разрешающий прохождение тактовых импульсов на суммирующий вход счетчика 9. Последний служит для задания и отсчета длительности интервала наблюдения - интервала, в течение которого происходит взятие отсчетов сигналов x(t) и y(t). Длительность интервала наблюдения, которая выражается количеством тактов, определяется коэффициентом пересчета счетчика 9. Коэффициент пересчета выбирается таким образом, чтобы импульс переполнения на выходе Р счетчика 9 появлялся бы после N-го тактового импульса, поступившего на выход CLK блока 6 управления. С появлением импульса переполнения триггеры 7 и 8 обнуляются и подача тактовых импульсов CLK прекращается, что приводит к окончанию интервала наблюдения.

Тактовая последовательность CLK после деления на два в блоке 10 используется для переключения мультиплексора 1 и реверсивного накапливающего сумматора 4. При этом предполагается, что сигнал на выходе блока 10 деления имеет форму “меандра”, то есть представляет собой импульсную последовательность со скважностью, равной двум. Тактовая последовательность CLK непременно должна быть сдвинута относительно управляющей последовательности на выходе блока 10 в сторону запаздывания на время, не меньшее времени, необходимого для завершения переходных процессов при переключении каналов в мультиплексоре 1. Для обеспечения указанной задержки служит элемент 14 задержки, время задержки которого при реализации устройства в схемотехнологическом базисе ТТЛШ должно составлять (40-50) нc.

Добавим также, что для тактирования реверсивного накапливающего сумматора 4 целесообразно использовать тактовую последовательность, образованную из последовательности CLK путем сдвига последней на время, необходимое для получения на входе сумматора 4 нового отсчета после поступления очередного тактового импульса на тактовый вход АЦП 2. Необходимая в этом случае временная задержка будет определяться быстродействием АЦП 2 и перемножителя 3.

Формула изобретения

Дискриминатор случайных сигналов, содержащий АЦП, перемножитель и накапливающий сумматор, информационный вход которого соединен с выходом перемножителя, первый вход которого соединен с выходом АЦП, отличающийся тем, что в него введены мультиплексор, блок деления на постоянный коэффициент и блок управления, управляющий и обнуляющий входы которого являются соответствующими входами дискриминатора, первым и вторым информационными входами которого являются соответственно первый и второй информационные входы мультиплексора, выход которого соединен с информационным входом АЦП, тактовый вход которого соединен с тактовым выходом блока управления, адресный вход мультиплексора объединен с режимным входом накапливающего сумматора и подключен к режимному выходу блока управления, второй вход перемножителя объединен с его первым входом, а выход накапливающего сумматора соединен с входом блока деления на постоянный коэффициент, выход которого служит выходом дискриминатора.

РИСУНКИ

Рисунок 1, Рисунок 2