Прикладная телевизионная система

Изобретение относится к области прикладного телевидения и может быть использовано в системах видеонаблюдения при охране объектов, в промышленности, медицине и в армии. Техническим результатом является осуществление в прикладной телевизионной системе условий стереоэффекта, увеличение частоты кадров стереопар в два раза с регистрацией цифровой видеоинформации на носитель. Технический результат достигается тем, что в прикладную телевизионную систему, содержащую передающую сторону, включающую фотоэлектрический преобразователь двух изображений и 1-6 АЦП, и приемную сторону, включающую синтезатор частот, три канала видеосигналов, 1-6 блоки импульсных усилителей, блок модуляции излучений, два пьезодефлектора с отражателями на торцах, проекционную оптическую систему, экран и ИК-излучатель, введены на приемной стороне 3Д-очки с ИК-приемником, блок кодера и блок накопителя кодов. При этом видеосигнал имеет 800 отсчетов в строке, 600 строк и 50 стереопар в секунду. 13 ил., 1 табл.

 

Изобретение относится к прикладному телевидению и может использоваться в качестве телевизионных устройств видеонаблюдения при охране объектов, в промышленности, медицине и армии.

Аналогом является прикладная телевизионная установка ПТУ-26 [1, c.384], содержащая передающую камеру, включающую объектив, передающую трубку и предварительный усилитель, многожильный соединительный кабель, и видеопросмотровое устройство, включающее видеоусилитель, ЭЛТ, генератор строчной развертки и генератор кадровой развертки. Используется прогрессивная развертка, 50 кадров в секунду. Недостаток аналога: отсутствие стереоэффекта при воспроизведении изображаемого пространства. Прототипом принята "Цифровая система стереотелевидения" [2], содержащая передающую сторону, включающую фотоэлектрический преобразователь двух изображений /стереопары/, блоки строчной и кадровой разверток, 1-3 АЦП, формирующие кодовое представление правого кадра стереопары, 4-6 АЦП, формирующие кодовое представление левого кадра стереопары, два ключа и триггер, приемную сторону, содержащую три канала видеосигналов R, G, B, каждый из которых включает последовательно соединенные регистр, блок обработки кодов, первый блок задержек и сумматор и второй блок задержек, включает 1-6 блоки импульсных усилителей, блок модуляции излучений, блоки строчной и кадровой разверток, первый усилитель и первый, пьезодефлектор, второй усилитель и второй пьезодефлектор, четыре источника опорных напряжений, проекционную оптическую систему, матовый экран, ИК-излучатель и блок раздельного наблюдения кадров. Передающая сторона формирует три потока кодов правого и три потока кодов левого изображений, следующих поочередно друг за другом. Частота стереопар 25 Гц, развертка растра построчная без обратных ходов, развертка кадров без обратных ходов. Воспроизведение изображения стереопар выполняется электронно-оптической разверткой на матовом экране, рассматриваемые зрителем раздельно с помощью подвижных фильтров в оправах блока раздельного наблюдения кадров, включающего ИК-приемник, формирователь импульса и пьезоэлектрического двигателя с валом, на котором закреплены оправы с сеточными светофильтрами, приводимыми во вращение с частотой 12,5 Гц. Недостатки прототипа: применение системы в качестве прикладной слишком дорого, способ раздельного просмотра кадров с использованием механического вращения светофильтров ограничивается частотой кадров стереопар 25 Гц, для большей частоты кадров этот способ непригоден, отсутствует регистрация цифровой видеоинформации.

Цель изобретения - осуществление стереоэффекта в прикладной телевизионной системе и увеличение частоты кадров стереопар. Техническим результатом являются осуществление в прикладной телевизионной системе условий стереоэффекта, увеличение частоты кадров стереопар в два раза /50 Гц/ и регистрация цифровой видеоинформации. Результат достигается получением на передающей стороне стереопар из правого и левого стереокадров частотой 100 Гц, применением видеорежима 800×600×100 Гц и записью цифровой объемной видеоинформации в сжатой форме. Используется построчная развертка без обратных ходов строк, кадровая развертка без обратных ходов. Стереопара формируется двумя фотоэлектрическими преобразователями, передается в цифровом виде по многожильному кабелю в приемную часть. В приемной стороне производится удвоение числа отсчетов в строке с 400 до 800, удвоение числа строк с 300 до 600 и воспроизведение стереопар электронно-оптической разверткой на матовом экране. Восприятие стереоэффекта зрителем осуществляется через электронно-управляемые 3Д-очки [3, с.588, 565]. Запись видеоинформации производится в сжатом виде, воспроизведение ее выполняется самой приемной стороной. Сущность заявляемой системы в том, что в прикладную телевизионную систему, содержащую передающую сторону, включающую фотоэлектрический преобразователь двух изображений, блоки строчной и кадровой разверток, 1-6 АЦП, триггер и два ключа, и приемную сторону, включающую синтезатор частот, три канала видеосигналов R, G, В, каждый из которых содержит последовательно соединенные регистр, блок обработки кодов, первый блок задержек и сумматор, и второй блок задержек, 1-6 блоки импульсных усилителей, блок модуляции излучений, блоки строчной и кадровой разверток, первый усилитель и первый пьезодефлектор с отражателем на торце, второй усилитель и второй пьезодефлектор с отражателем на торце, четыре источника опорных напряжений, проекционную оптическую систему, матовый экран и ИК-излучатель, введены на приемной стороне 3Д-очки с ИК-приемником, блок кодека и блок накопителя кодов, передающая сторона с приемной соединена многожильным соединительным кабелем.

Функциональная схема передающей стороны - фиг.1, приемная сторона - фиг.2, развертка растра и формы управляющих напряжений - фиг.3, АЦП видеосигнала - фиг.4, конструкция пьезодефлектора - фиг.5, блок обработки кодов - фиг.6, первый блок задержек - фиг.7, блок модуляции излучений - фиг.8, суммирующий усилитель -фиг.9, блоки кодека и накопителя кодов - фиг.10, диаграммы процесса сжатия видеоинформации - фиг.11, схема кодера - фиг.12, схема декодера - фиг.13.

Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь 1, являющийся датчиком видеосигналов двух изображений одного объекта: правого и левого, включающий первый объектив 2 /правый/, первый пьезодефлектор 3 с отражателем на торце, расположенный в задней фокальной плоскости первого объектива 2, первый источник 4 положительного опорного напряжения, второй источник 5 отрицательного опорного напряжения, первый усилитель 6, второй пьезодефлектор 7, передний торец которого имеет две грани, расположенные под соответствующим углом друг к другу и с отражателем на каждой грани, второй, усилитель 8, третий источник 9 положительного опорного напряжения, четвертый источник 10 отрицательного опорного опорного напряжения, второй объектив 11 /левый/, третий пьезодефлектор 12 с отражателем на торце, расположенный в задней фокальной плоскости второго объектива 11, третий усилитель 13, пятый источник 14 положительного опорного напряжения, шестой источник 15 отрицательного опорного напряжения, блок 16 строчной развертки из задающего генератора 17 и выходного каскада 18, блок 19 кадровой развертки из элемента И 20, задающего генератора 21 и суммирующего усилителя 22, первое 23 и второе 24 дихроичные зеркала, первый 25, второй 26, третий 27 микрообъективы, первый 28, второй 29, третий 30 фотоприемники, первый. 31, второй 32, третий 33 предварительные усилители, третье 34 и четвертое 35 дихроичные зеркала, четвертый 36, пятый 37, шестой 38 микрообъективы, четвертый 39, пятый 40, шестой 41 фотоприемники, четвертый 42, пятый 43 и шестой 44 предварительные усилители. Фотоэлектрический преобразователь 1 является основной частью передающей стороны /передающей камеры/, в которую входят первый АЦП 45, второй АЦП 46, третий АЦП 47, четвертый АЦП 48, пятый АЦП 49, шестой АЦП 50. Второй объектив 11 расположен слева от объектива 2, оптическая ось его параллельна оптической оси объектива 2, расстояние между ними соответствует оптимальному получению стереоэффекта. Передающая сторона включает триггер 51, первый 52 и второй 53 ключи, приемная сторона включает /фиг.2/ синтезатор 54 частот, канал видеосигнала R, включающий последовательно соединенные регистр 55, блок 58 обработки кодов, первый блок 61 задержек и сумматор 64, и второй блок 65 задержек, канал видеосигнала G, включающий регистр 56, блок 59 обработки кодов, первый блок 62 задержек и сумматор 66, и второй блок 67 задержек, канал видеосигнала В, включающий регистр 57, блок 60 обработки кодов, первый блок 63 задержек и сумматор 68, и второй блок 69 задержек, включает 1-6 блоки 70, 71, 72, 73, 74, 75 импульсных усилителей, блок 76 модуляции излучений, первый усилитель 77 и первый пьезодефлектор 78 с отражателем на торце, первый источник 79 положительного опорного напряжения, второй источник 80 отрицательного опорного напряжения, второй усилитель 81 и второй пьезодефлектор 82 с отражателем на торце, третий источник 83 положительного опорного напряжения, четвертый источник 84 отрицательного опорного напряжения, проекционную оптическую систему 85 и матовый экран 86, блок 87 строчной развертки, идентичный блоку 16 строчной развертки, блок 88 кадровой развертки, идентичный блоку 19 кадровой развертки и включающий последовательно соединенные элемент И 89, задающий генератор 90 и суммирующий усилитель 91, ИК-излучатель 92, 3Д-очки 93 с ИК-приемником 94, включает блок кодека 95 и блок 96 накопителя кодов. АЦП 45-50 выполнены идентично /фиг.4/, каждый содержит последовательно соединенные видеоусилитель 97 и пьезодефлектор 98 с отражателем на торце, источник 99 положительного опорного напряжения, источник 100 отрицательного опорного напряжения, излучатель из импульсного светодиода 101, щелевой диафрагмы 102 и микрообъектива 103, линейку 104 многоэлементного фотоприемника и шифратор 105. Все пьезодефлекторы 3, 7, 12, 78, 82, 98 являются торцевыми биморфными пьезоэлементами со световым отражателем на свободном торце, конструктивно выполнены /фиг.5/ одинаково [4, с.118] из первой 106 и второй 107 пьезопластин, внутреннего электрода 108, первого 109 и второго 110 внешних электродов. Один конец пьезопластин закреплен в держателе 111, на свободном торце расположен световой отражатель 112. Проекционная оптическая система 85 включает /фиг.1/ последовательно расположенные сферическое зеркало, в фокальной плоскости которого расположен отражатель второго пьезодефлектора 82, плоское зеркало с наклоном 45° относительно оптической оси сферического зеркала и корректирующую линзу [1, с.370], плоское зеркало позволяет сократить прямое расстояние по прямой до экрана и изменить направление лучей. Во внешней фокальной плоскости проекционной оптической системы расположен матовый экран 86. Блоки 58, 59, 60 обработки кодов идентичны, каждый включает /фиг.6/ триггер 113, первый 114 и второй 115 блоки ключей, первый 116, второй 117, третий 118, четвертый 119 регистры, пятый 120 и шестой 121 регистры, блок 122 задержек, сумматор 123 и 16 диодов. Информационным входом блока являются объединенные поразрядно входы блоков 114, 115 ключей, управляющим входом является вход триггера 113, выходом являются объединенные поразрядно выходы блоков 120, 121, 122 задержек, регистры 120, 121 выполняют задержку кодов на 83 нс выдают их по сигналу выдачи U_выд, блок 122 производит задержку кодов на 17,5 нс . Первые блоки 61, 62, 63 задержек идентичны /фиг.7/, каждый содержит элемент И 124, первый 125, второй 126 ключи, первый 127, второй 128 распределители импульсов и восемь регистров 129₁-129₈. Каждый из блоков принимает 800 кодов строки и производит задержку их на длительность строки 33,3 мкс: . Блок 76 модуляции излучений включает /фиг.8/ первый излучатель 130 трех основных цветов, второй излучатель 131 трех основных цветов R, G, В и оптическую систему 132. Каждый излучатель представляет матрицу из 36 светодиодов, в которую входят 12 светодиодов красного цвета излучения R, 12 зеленого цвета излучения G, 12 синего цвета излучения В. Излучающая плоскость находится в задней фокальной плоскости оптической системы 132, в передней фокальной плоскости которой расположен отражатель первого пьезодефлектора 78. Излучатели через оптическую систему 132, отражатели пьезодефлекторов 78, 82 и проекционную оптическую систему 85 оптически соединены с экраном 86. Суммирующие усилители 22, 91 идентичны, каждый включает /фиг.9/ 10-разрядный счетчик 133 импульсов, дешифратор 134, первый 135, второй 136 ключи, первый 137, второй 138 формирователи импульсов и выходной усилитель 139. Первым информационным входом является первый вход выходного усилителя 139, вторым - счетный вход счетчика 133 импульсов. Управляющим входом является объединенный, вход управляющих входов ключей 135, 136 и управляющий вход счетчика 133 импульсов. Выходом суммирующего усилителя является выход выходного усилителя 139. Инфракрасный /ИК/ излучатель 92 включает импульсный инфракрасный светодиод, вход которого подключен к второму выходу синтезатора 54 частот /50 Гц/, на вход ИК-излучателя поступают импульсы 50 Гц, передний фронт которого соответствует началу развертки первой строки правого кадра в стереопаре. Объемное восприятие изображения с экрана зрителем воспринимается через 3Д-очки с малогабаритным ИК-приемником 94, принимающим сигнал от ИК-излучателя 92 [3, c.563-568]. При воспроизведении на экране последовательно правой и левой частей стереопары стекла очков 3Д-очков поочередно теряют прозрачность, каждый глаз видит только свою часть стереопары, это и дает стереоэффект. Стекла 3Д-очков выполнены по технологии ЖК-ячейки просветного типа, используемые в качестве электронно-управляемых фильтров /затворов/. Прозрачность ЖК-ячеек изменяется синхронно со сменой изображения кадров стереопары. С приходом в ИК-приемник импульсного излучения ИК-приемник первым сигналом затемняет прозрачность ЖК-ячейки в правом стекле на 0,01 с, затем вторым управляющим сигналом затемняет прозрачность ЖК-ячейки в левом стекле на 0,01 с. Блок кодека 95 /фиг.10/ содержит блок 140 компрессии, включающий три кодера 142_1-3, и блок декодера 141, включающий три декодера 143_1-3. Кодеры 142_1-3 идентичны, каждый содержит /фиг.12/ последовательно соединенные регистр 144, схему 145 сравнения /компаратор/, счетчик 146 импульсов, дешифратор 147, блок 148 ключей и блок 150 буферной памяти /флэш-память/, и блок 149 задержек.

Декодеры 143_1-3 идентичны, каждый включает /фиг.13/ последовательно соединенные первый регистр 151, первый, блок 152 ключей и второй регистр 153, последовательно соединенные второй блок 154 ключей, вычитающий счетчик 155 импульсов и дешифратор 156, а также первый 157 и второй 158 ключи. Блок 96 накопителя кодов /фиг.10/ включает накопитель 159 кодов R, накопитель 160 кодов G, накопитель 161 кодов В, первый 162, второй 163 и третий 164 ключи. Информационными входами блока 96 являются входы накопителей 159, 160, 161 кодов R, G, B. Выходами являются выходы накопителей 159, 160, 161 кодов R, G, B, управляющим входом являются объединенные входы ключей 162, 163, 164, подключен он к четвертому выходу синтезатора 54 частот. Синтезатор 54 частот осуществляет согласованный порядок работы прикладной телевизионной системы и выдает: с первого выхода импульсы 15 кГц на первый вход в передающей стороне /в блок 16/ и на вход блока 87 строчной развертки приемной стороны, с второго выхода импульсы 50 Гц на второй управляющий вход передающей стороны /блок 19/, на второй управляющий вход блока кадровой развертки 88 и на вход ИК-излучателя 92 передающей стороны, с третьего выхода импульсы 30 кГц на третий управляющий вход передающей стороны, на первый вход блока 88 и на вторые управляющие входы первых блоков 61-63 задержек, с четвертого выхода импульсы 12 МГц на четвертый управляющей вход передающей стороны, на управляющий вход блока кодека 95, на управляющий вход блока 96 накопителя кодов, на управляющие входы регистров 55, 56, 57 и на управляющие входы блоков 58, 59, 60, с пятого выхода импульсы 100 Гц на пятый управляющий вход передающей стороны и на первые управляющие входы первых блоков 61-63 задержек, с шестого выхода импульсы 24 МГц на управляющие входы сумматоров 64, 66, 68 и на третьи управляющие входы первых блоков 61-63 задержек. Частота следования кодов /частота дискретизации/ с передающей стороны в регистры 55-57 составляет:

300_строк × 100 Гц × 400_отсч=12 МГц,

где: 300 - число кодируемых строк в кадре,

100 Гц - частота кадров,

400 - число кодируемых отсчетов в строке.

Фотоэлектрический преобразователь 1 формирует шесть аналоговых видеосигналов двух изображений /стереопары/, которые поступают с предварительных усилителей 31-33 в АЦП 45, 46, 47, с предварительных усилителей 42-44 в АЦП 48-50. Фотоэлектрический преобразователь 1 и шесть АЦП 45-50 конструктивно размещены в передающей телевизионной камере /передающей стороне/, выходом которой являются шесть двоичных кодов видеосигналов: правого изображения коды R, G, B и левого изображения коды R, G, B. АЦП преобразуют аналоговые видеосигналы в 8-разрядные коды. Поочередная выдача кодов с АЦП 45-47 и АЦП 48-50 выполняется триггером 51 и ключами 52, 53. Импульсы 100 Гц с пятого выхода синтезатора 54 частот поступают на вход триггера 51, сигнал с первого выхода которого открывает ключ 52, пропускающий в течение правого кадра /0,01 с/ импульсы 12 МГц на тактовые входы АЦП 45-47, коды с которых поступают в параллельном виде в регистры 55, 56, 57. АЦП 48, 49, 50 коды не выдают, на их тактовые входы импульсы 12 МГц не поступают. С приходом второго импульса 100 Гц в триггер 51, ключ 52 закрывается, открывается ключ 53, пропускающий импульсы 12 МГц на тактовые входы АЦП 48, 49, 50, коды с которых в течение левого кадра /0,01 с/ стереопары поступают в регистры 55, 56, 57. АЦП 45-47 в это время коды не выдают. Объектив 2 /фиг.1/ создает правое цветное изображение в фокальной плоскости, в которой расположен отражатель первого пьезодефлектора 3. Отражатель имеет ширину не менее 0,02 мм, длину не менее 6 мм: 0,02 мм × 300_строк. По управляющим напряжениям /фиг.3/ с усилителя 6 пьезодефлектор 3 производит колебания торца с отражателем относительно первого отражателя на торце второго пьезодефлектора 7, выполняя сканирование строки правого изображения. Объектив 11 создает левое цветное изображение в фокальной плоскости, в которой расположен отражатель третьего пьезодефлектора 12. Отражатель его имеет размеры отражателя пьезодефлектора 3. По управляющим напряжениям с усилителя 13 пьезодефлектор 12 производит колебания торца с отражателем относительно второго отражателя пьезодефлектора 7, выполняя сканирование строчки левого изображения. Блок 16 строчной развертки выдает на выходе линейно изменяющееся напряжение /фиг.3/ в виде равнобедренного треугольника. Напряжение сначала возрастает пропорционально времени, отражатели пьезодефлекторов 3 и 12 с равномерной скоростью синхронно и синфазно поворачиваются слева направо, по достижении края растра напряжение развертки уменьшается пропорционально времени, отражатели с той же скоростью возвращаются обратно. Период управляющего напряжения равен длительности двух строк, поэтому для построения растра в 300 строк при 100 кадрах в секунду пьезодефлекторы 3 и 12 колеблются с частотой 15 кГц, за один период колебания развертываются две строки. Частота строк 30 кГц. развертка строк построчная, без обратных ходов. Блок 16 из задающего генератора 17 и выходного каскада 18. Сигнал с усилителя 6 /13/ поступает на внутренний электрод 108 пьезодефлектора /фиг.5/, к внешнему электроду 109 приложено напряжение с источника 4 /14/ положительного опорного напряжения, к внешнему электроду 110 приложено напряжение с источника 5 /15/ отрицательного опорного напряжения, при подаче управляющего напряжения на внутренний электрод 108 происходит деформация пьезопластин 106, 107 [4, с.122], возникает изгибающий момент сил, торец со световым отражателем 112 поворачивается и отклоняет вертикальную строку изображения. Изображения двух вертикальных строк поступают на первый и второй отражатели второго пьезодефлектора 7, который выполняет кадровую развертку /по вертикали/ при развертке кадра вниз идут нечетные /правые/ кадры, при развертке вверх - идут четные кадры /левые/. Ширина отражателя пьезодефлектора 7 не менее 0,02 мм, длина каждого не менее 8 мм: 0,02 мм × 400_{отсчетов}. Пьезодефлектор 7 колеблется с частотой 50 Гц, что составляет 100 кадров в секунду. Кадровая развертка без обратных ходов. С выхода суммирующего усилителя 22 /91/ выдается линейно изменяющееся и ступенчатое управляющее напряжение, усиливаемое до необходимой величины усилителем 8 /81/. Суммирующий усилитель 22 производит суммирование линейного напряжения с задающего генератора 21 /90/ с импульсами 30 кГц с блока 54. Каждый импульс строки перемещает ее в конце хода на шаг в одну строку /пьезодефлектор 7/ с обеих сторон, получаются 300 строк /все активные/, на шаг в две строки пьезодефлектором 82. Назначение блоков /фиг.9/ с 133 по 138 - подавать на второй вход выходного усилителя 139 в нужное время отрицательные при правых кадрах и положительные при левых кадрах импульсы нужной амплитуды и длительности, перед началом кадровой развертки сигнал U₀ с элемента И 20 /89/ обнуляет разряды счетчика 133. Счетчик 10-разрядный производит счет строчных импульсов 30 кГц, цикл счета 600 импульсов. Сигнал U₀ открывает первый ключ 135, пропускающий строчные импульсы на вход первого 137 формирователя импульсов, выдающего отрицательные импульсы соответствующей амплитуды и длительности, и подает их на второй вход выходного усилителя 139. Следует развертка правого кадра /вниз/. С приходом 300-го импульса, дешифратор 134 выдает сигнал, закрывающий ключ 135, открывающий ключ 136, следует развертка левого кадра /вверх/. Отраженные от первого отражателя пьезодефлектора 7 смешанные лучи направляются: красного цвета отражаются от первого дихроичного зеркала 23, объективом 25 собираются в фотоприемник 28, синего цвета проходят первое дихроичное зеркало 23, отражаются от второго 24 и объективом 26 собираются в фотоприемнике 29, зеленого цвета проходят оба зеркала 23 и 24 и объективом 27 собираются в фотоприемнике 30. Аналоговые видеосигналы правого кадра с фотоприемников поступают в предварительные усилители 31, 32, 33. Аналогичный процесс проходят лучи от второго отражателя пьезодефлектора 7, а аналоговые видеосигналы левого кадра поступают в предварительные усилители 42, 43, 44. С предварительных усилителей аналоговые видеосигналы поступают: правого изображения на входы АЦП 45, 46, 47, левого изображения на входы АЦП 48, 49, 50. АЦП имеют один принцип преобразования, заключающийся в развертке луча /фиг.4/ от светодиода 101 отражателем пьезодефлектора 98 по плоскости входных зрачков фотоприемников линейки 104 многоэлементного фотоприемника. Световой импульс преобразуется в электрический сигнал, возбуждающий одну из входных шин шифратора 105, который выдает код мгновенного значения входного видеосигнала, преобразование выполняется с дискретизацией 12 МГц. Импульсы дискретизации поступают на вход светодиода 101. Щелевая диафрагма 102 и микрообъектив 103 формируют луч апертурой, равной размерам одного входного окна фотоприемника линейки 104. Источником излучения принят импульсный светодиод АЛ402А с временем нарастания импульса 25 нс, с запасом, удовлетворяющим дискретизации 12 МГц /83 нс/. Фотоприемниками в линейке являются лавинные фотодиоды ЛФД с временем срабатывания 10 нс. Линейка 104 содержит 255 фотоприемников для кодирования видеосигналов 8-разрядным кодом. Выход каждого фотоприемника подключен к соответствующему входу шифратора 105. Шифратор представлен микросхемами К155ИВ1 с временем срабатывания 20 нс. Шифратор формирует коды с 00000001 по 11111111. Первому фотоприемнику в линейке 104 соответствует код 00000001, второму - 00000010, третьему -00000011 и т.д, 255-у - код 11111111. Время преобразования составляет 30 нс, с запасом удовлетворяющее частоте 12 МГц /83 нс/. АЦП 45-47 и АЦП 48-50 выдают, чередуясь, правый и левый кадры стереопары. Скорость создания информации 12 Мбайт/с. Коды правого кадра стереопары с АЦП 45, 46, 47 в параллельном виде поступают соответственно в регистры 55, 56, 57, из которых выдаются сигналами U_выд в блоки 58, 59, 60 обработки кодов, которые идентичны и производят удвоение числа отсчетов в каждой строке с 400 до 800 получением промежуточных /средних/ значений отсчетов между каждым прошедшим кодом и следующим за ним. Блоки выполняют сложение предыдущего и последующего кодов и деление кода суммы попалам.

Работа блока 58 /59, 60/, фиг.6.

Период следования кодов в блок 58 составляет 83 нс /12 МГц/, на выходе блока 58 составляет 41,5 нс /24 МГц/. Каждый код используется дважды: первый раз как последующий, второй - как предыдущий. Для этого блок 58 имеет четыре регистра 116, 117, 118, 119. Сумматор 123 выполняет сложение двух 8-разрядных кода за 24 нс. В качестве сумматора применены микросхемы К555ИМ6 [5, c.258] с временем срабатывания 24 нс. При поступлении первого импульса 12 МГц на вход триггера 113 с его первого выхода сигнал U_выд1 выдает одновременно "код 0" с регистра 118 /при выдаче содержимого регистры обнуляются/ и с регистра 117. Код "код 0" с регистра 117 поступает на первые входы сумматора 123, код "код 0" с регистра 118 поступает в регистр 121 и через диоды на вторые входы сумматора 123. Сигнал U_выд1 открывает ключи в блоке 114, через которые первый код "код 1" поступает в регистры 116 и 117. В это время сумматор 123 выполняет сложение кодов "код 0 + код 0". Деление суммы кодов на 2 выполняется без затрат времени отбрасыванием младшего разряда в коде суммы, аналогично делению десятичного числа на десять. Для выполнения деления этим способом выходы сумматора 123 подключаются к входам блока 122 задержек следующим образом:

выходы сумматора 123	0	1	2	3	4	5	6	7	8
	↓	↓	↓	↓	↓	↓	↓	↓
входы блока 122	1	2	3	4	5	6	7	8

Разряд 0 означает разряд переноса при сумме кодов. При удвоении отсчетов в строке с 400 до 800 частота следования кодов соответствует 24 МГц, период следования 41,5 нс. Процесс сложения занимает 24 нс, следовательно, блок 122 задержек должен задержать код дополнительно на 17,5 нс после сумматора 123 /41,5 нс - 24 нс/. После сумматора и блока 122 код №1 следует с блока 58 через 41,5 нс. Код с регистра 118 поступил на хранение в регистр 121, который выполняет хранение "код 0" 83 нс, но первая половина хранения 41,5 нс приходится на сложение в сумматоре и задержку в блоке 122 задержек.

С приходом второго импульса в триггер 113 сигнал U_выд2 со второго его выхода выдает из регистра 121 код №2 "код 0" на выход блока 58, который следует за кодом №1 через 41,5 нс. Сигнал U_выд2 из регистра 116 "код 1" в регистр 120 на хранение /83 нс/ и через диоды на первые входы сумматора 123, выдает из регистра 119 "код 0" на вторые входы сумматора 123. Идет сложение "код 1 + код 0", при выходе с сумматора в блок 122 деление на 2, и с выхода блока 122 следует код №3 . Одновременно сигнал U_выд2 открывает ключи в блоке 115, и следующий "код 2" поступает в регистры 118, 119. Через блок 114 следуют только нечетные коды, через блок 115 только четные коды. С приходом 3-го импульса в триггер 113 сигнал U_выд3 выдает из регистра 120 "код 1", являющийся кодом №4 и следующий за кодом №3 через 41,5 нс, выдает "код 2" из регистра 118 в регистр 121 и через диоды в сумматор 123 и выдает "код 1" из регистра 117 в сумматор, сигнал U_выд3 открывает ключи в блоке 114, следующий "код 3" поступает в регистры 116, 117. Идет сложение, деление, и код №5 следует с блока 122. С приходом 4-го импульса в триггер 113 сигнал U_выд4 выдает код №6 "код 2" с регистра 121 на выход, выдает с регистра 116 "код 3" в регистр 120 и через диоды в сумматор 123, выдает с регистра 119 "код 2" в сумматор, сигнал U_выд4 открывает ключи в блоке 115, и следующий "код 4" поступает в регистры 118, 119. Идет сложение в сумматоре 123 "код 3 + код 2", деление на 2, и с блока 122 на выход следует код №7 .

С приходом 5-го импульса в триггер 113 сигнал U_выд5 с первого выхода триггера выдает код №8 "код 3" с регистра 120 на выход, выдает "код 4" с регистра 118 в регистр 121 и в сумматор 123 и "код 3" с регистра 117 в сумматор. Следует сложение, деление, и код №9 следует на выход. Одновременно сигнал U_выд5 открывает ключи в блоке 114, "код 5" поступает в регистры 116, 117, и далее процессы повторяются. С блока 58 /59, 60/ удвоенное число отсчетов 800 поступает код за кодом /24 МГц/ на входы второго блока 65 /67, 69/ задержек и на первые входы сумматора 64 /66, 68/. Сумматоры 64, 66, 68 формируют промежуточные строки, выполняя сложение кодов текущей строки с выхода блока 58 с кодами тех же отсчетов прошедшей строки с выхода блока 61, задержанные на длительность строки 83 нс. Сумматоры 64, 66, 68 идентичны сумматорам 123 и выполнены из микросхем К555ИМ6 с временем срабатывания 24 нс. Деление суммы кодов на 2 выполняется также подключением выходов сумматоров 64, 66, 68 к входам своих блоков 70, 72, 74 импульсных усилителей. Блоки 61, 62, 63 участвуют в формировании отсчетов промежуточных строк, задерживая коды на длительность строк /83 мкс/. Так как развертка четных и нечетных строк в растре идет встречно /фиг.7/, то для получения нечетных промежуточных строк необходимо выдавать в сумматор 64 коды в последовательности, начиная с последнего кода /800-го/ в строке к первому, а при получении четных промежуточных строк выдавать коды с блока 61, начиная с первого кода к последнему. При развертке первой строки растра в блоке 61 /62, 63/ открывается ключ 125, импульсы двойной частоты дискретизации 24 МГц поступают в первый распределитель 127 импульсов, выдающий с выхода тактовые импульсы последовательно с первого по 800-й разряды. При развертке 1-й строки кадра регистры 129_1-8 заполняются кодами первой строки. 800 первых разрядов поступают в регистр 129₁, 800 вторых разрядов кодов поступают в регистр 129₂, 800 третьих разрядов кодов поступают в регистр 129₃..., 800 восьмых разрядов кодов поступают в регистр 129₈. Импульс с последнего 800-го выхода блока 127 закрывает ключ 125, открывает ключ 126, и на вход второго распределителя 128 поступают импульсы 24 МГц. Выходы с распределителя 128 импульсов подключены к первым управляющим входам разрядов регистров 129_1-8 в обратном порядке, начиная с 800-го разряда к первому, при развертке второй строки /текущей/ кадра тактовые импульсы с выходов второго распределителя 128 выдают на первые входы сумматора 64 коды задержанной 1-й строки в последовательности с 800-го кода к первому соответственно следованию отсчетов при развертке второй текущей строки, и сумматор 64 формирует первую промежуточную строку. Освобождающиеся разряды регистров 129_1-8 сразу же заполняются отсчетами второй /текущей/ строки в порядке с 800 кода к первому. Импульс с последнего выхода распределителя 128 закрывает ключ 126, открывает ключ 125. Следует развертка 3-й текущей строки, при которой коды второй строки выдаются из регистров 129_1-8 в сумматор 64, начиная с первого кода к 800-у. Сумматор 64 формирует вторую промежуточную строку. Далее процессы, чередуясь, повторяются. Коды с выходов сумматоров 64, 66, 68 являются кодами 300 промежуточных строк. Вторые блоки 65, 67, 69 задержек выполняют задержку кодов текущих строк кадра на время 24 нс на время срабатывания сумматоров 64, 66, 68, чтобы коды текущих и промежуточных строк приходили на входы блоков 70-75 импульсных усилителей синхронно. Блоки импульсных усилителей представляются микросхемами 533АП6 с временем срабатывания 18 нс [5, c.128]. Каждый блок 70-75 имеет по 12 импульсных усилителей. Блок 76 модуляции излучений выполняет яркостную модуляцию излучений двумя излучателями 130, 131 /фиг.8/ соответственно значениям кодов видеосигналов текущих и промежуточных строк, первый излучатель 130 модулированным по яркости лучом воспроизводит 300 текущих строк, кодированных в передающей стороне. Второй излучатель 131 модулированным по яркости лучом воспроизводит 300 промежуточных строк, сформированных сумматорами 64, 66, 68. Воспроизводимый кадр содержит 600 активных строк с 800 отсчетами в каждой, разрешение элементов в кадре 480000. В излучателях применяются светодиоды HLMP компании "Хьюлетт-паккард" [6, c.71]. Для красного излучения приняты светодиоды HLMP-AL00 с силой света 0,4 кд, длиной волны 0,59 мкм при токе 0,02 А, для зеленого излучения приняты светодиоды HLMP-АМ00 с силой света 0,8 кд, длиной волны 0,526 мкм при токе 0,02 А, для синего излучения - светодиоды HLMP-АВ00 с силой света 0,3 кд, длиной волны 0,475 мкм при токе 0,02 А. Суммарное излучение светодиодов трех цветов каждого излучателя смешивается оптической системой 132 при фокусировке в цветовое пятно на отражателе первого пьезодефлектора 78. Яркостная модуляция производится включением на излучение светодиодов в матрице соответственно весу разряда по таблице 1. Распределение светодиодов одного цвета по весам разрядов в таблице 1.

Таблица 1
№ разряда	1	2	3	4	5	6	7	8
в коде	старший разряд							младший разряд
Светодиодов на разряд	4	2	1	1	1	1	1	1
Кратность светофильтра	-	-	-	2х	4х	8х	16х	32х

Яркость, насыщенность и цветовой тон результирующего цвета на экране определяется суммарной энергией и взаимным соотношением трех цветов R, G, В излучателя. Разрешающий элемент на отражателе первого пьезодефлектора принят 0,02×0,02 мм. Ширина отражателя первого пьезодефлектора 78 не менее 0,04 мм /0,02 мм × 2/, длина 4 мм /для облегчения юстировки/. Разрешающий элемент на отражателе второго пьезодефлектора 82 принят 0,03×0,03 мм. Ширина отражателя не менее 0,06 мм /0,03 мм × 2/, длина не менее 0,03 мм × 800=24 мм.

Кратность увеличения изображения проекционной оптической системой 85 на экране 86 принимается 15^х /крат/, при этом размеры изображения на экране 86 составят:

по горизонтали 15×/0,03 мм × 800/=360 мм,

по вертикали 15×/0,03 мм × 600/=270 мм,

по диагонали 450 мм или 17,7 дюймов.

Суммарная сила света одного излучателя 130 /131/ с учетом, что светодиоды всех цветов имеют силу света синего светодиода 0,3 кд, составляет:

3×0,3 кд/4+2+1+0,5+0,25+0,125+0,0625+0,03125/=0,9 кд × 7,968=7,17 кд,

где 3 - число цветов в излучателе,

0,3 кд - сила света синего светодиода,

4...0,03125 - коэффициенты двоичных разрядов в коде.

Ослабление силы излучения от одного излучателя при проекции принимается в 20 раз. Максимально возможная яркость развертывающего элемента площадью 0,25 мм² /0,5×0,5/мм на экране 86 составляет:

,

где 7,17 кд - сила излучения одного излучателя,

20 - кратность ослабления излучения при проекции,

0,25·10^-6 м² - площадь развертывающего светового элемента.

Пьезодефлектор 78 по управляющим напряжениям с усилителя 77 выполняет строчную развертку двух строк на отражателе второго пьезодефлектора 82, выполняющего по управляющим напряжениям с усилителя 81 кадровую развертку в фокальной плоскости сферического зеркала проекционной оптической системы 85, которая с увеличением в 15^x проецирует изображение кадра на матовый экран 86. Синхронно с началом развертки первой строки правого кадра ИК-излучатель 92 производит излучение импульса длительностью 100 нс, принимаемого ИК-приемником 94, расположенным на корпусе 3Д-очков 93. С приемом импульса ИК-приемник выдает управляющий сигнал длительностью 9,9 мс в ЖК-ячейку левого стекла, затемняя его на 0,01 с, после чего ИК-приемник выдает второй управляющий сигнал длительностью 9,9 мс в ЖК-ячейку правого стекла, затемняя его прозрачность на 0,01 с. Стекла 3Д-очков поочередно теряют прозрачность, и каждый глаз видит только свою часть стереопары, что и дает стереоэффект. Коды цветовых сигналов R, G, В раздельно с АЦП 45, 46, 47 /48-50/ поступают в блок 95 кодека /фиг.10/, в нем в блок компрессии 140 для сжатия цифровой видеоинформации перед записью в блок 96 накопителя кодов. Блок 140 компрессии включает три идентичных кодера 142_1-3, каждый производит сжатие потока 12 Мбайт/с своего цветового сигнала. Способ сжатия состоит из последовательности следующих операций.

1. Сравнение значений кодов потока по величине для определения кодов, равных по величине и следующих друг за другом.

2. Подсчет числа кодов, равных по величине, начиная со второго кода последовательности, и формирование двоичного кода этого числа.

3. Ведение кода числа в поток вслед за первым кодом своей последовательности.

4. Занесение сжатого потока видеоданных в буферную память перед выдачей их на запись в сжатом виде.

Для восстановления потока видеоданных при воспроизведении выполняются следующие операции.

5. Определение в сжатом потоке кода числа, равных по величине кодов, по наличию сигнала в 9-м разряде кода.

6. Дешифрация кода числа, равных кодов, для формирования числа сигналов U_выд выдачи первого кода соответственно количеству изъятых кодов при сжатии.

7. Определение первого кода последовательности и выдача его соответственно числу изъятых кодов при сжатии.

Диаграмма процесса сжатия потока данных и восстановление его перед воспроизведением на фиг.11. Число равных по величине кодов, идущих друг за другом, меняется, поэтому коэффициент сжатия будет плавающий. Чем больше равных кодов подряд, тем выше степень сжатия. На вход кодера 142 /фиг.12/ поступают 8-разрядные коды с выхода АЦП 45 /46-50/. Код поступает в регистр 144, на первые входы схемы 145 сравнения и на входы блока 149 задержек. Исходное состояние ключей в блоке 148 открытое. Блок 149 задерживает код на 18 нс, на время срабатывания схемы 145. Через открытые ключи блока 148 код поступает в блок 150 буферной памяти, при этом на входе сигнала в 9-м разряде нет, коды из 8 разрядов. При следовании неравных по величине кодов ключи блока 148 остаются открытыми, коды идут в блок 150 буферной памяти. Схема 145 сравнения производит сравнение по величине каждого предыдущего и каждого последующего кодов для выявления их равенства. В качестве схемы сравнения 145 применяются две микросхемы 530СП1 с временем срабатывания 18 нс [5, с.279]. Схема 145 при неравенстве кодов А>В выдает сигнал на выходе 2 /в микросхеме выход 5/ [5, с.272 рис.2.190], при равенстве кодов А=В выдает сигнал с выхода 1 /в микросхеме выход 6/, а при А<В выдает сигнал с выхода 3 /выход 7 в микросхеме/, при равенстве кодов сигнал с выхода 1 схемы 145 закрывает ключи в блоке 148, поступает счетным импульсом на счетный вход счетчика 146 импульсов и на первый управляющий вход регистра 144 как сигнал U_выд. Счетчик 146 производит счет импульсов пока в потоке идут равные по величине коды. При неравенстве кодов /А>В или А<В/ со схемы 145 следует сигнал с выхода 2 или 3, которые объединены. Сигналы с них используются как управляющие: U_о для обнуления регистра 144, U_от для открытия ключей в блоке 148, U_выд для выдачи кода со счетчика 146. При выявлении равенства кодов по величине счетчик 146 /микросхема К531ИЕ17П с временем срабатывания 12 нс [5, с.156]/ производит счет числа равных кодов. Счетчик 146 импульсов 8-разрядный, максимальный код в нем 11111111. При сравнении неравных кодов сигнал с выхода 2 /3/ выдает код со счетчика 146, открывает ключи в блоке 148 и обнуляет регистр 144. Код со счетчика 8-разрядный, а для опознания кода со счетчика, в него добавляется сигнал в 9-ый разряд, который поступает с первым импульсом в счетчик 146 в девятый разряд блока 150. С появлением равных но величине кодов первый из них проходит в блок 150 и является первым кодом своей последовательности /диаграмма 11 на фиг.11/. Следующие за ним коды, равные по величине, подсчитываются счетчиком 146 и исключаются из потока кодов. За первым кодом последовательности равных кодов в блок 150 выдается код со счетчика 146 импульсов, который для опознания его при восстановлении данных является в блоке 150 9-разрядным, при следовании подряд 255 равных кодов дешифратор 147 при коде 11111111 выдает сигнал, обнуляющий счетчик 146, обнуляющий регистр 144, выдающий содержимое счетчика 146 и открывающий ключи в блоке 148. На входе блока 150 поток кодов имеет вид диаграммы 11 /фиг.11/. Блок 150 буферной памяти производит накопление кодов, занося в память байт за байтом, диаграмма 111. С блока 150 сжатый поток кодов переносится в блок 96 накопителя кодов /фиг.10/. В качестве накопителя кодов в блоке 96 могут применяться твердотельные носители, например PC Card, хД Picture Card [7, с.328], оптические носители ДУД с дисководом [7, с.336] и ленточные накопители [7, c.340].

Быстродействие кодера 142 определяется временем срабатывания схемы 145 сравнения /18 нс/, обеспечивает пропускную способность кодера 55 Мбайт/с. Объем потока, подлежащий сжатию, составляет 12 Мбайт/с: 300_строк × 100 Гц × 400_{осчетов}. Кодер 142 с запасом обеспечивает поток сжимаемой видеоинформации. Для восстановления сжатой видеоинформации каждому цветовому сигналу предназначен свой декодер 143. 8-разрядный код поступает в регистр 151 /фиг.13/, с которого выдается сигналом U_выд /12 МГц/. Исходное состояние ключей в блоке 152 открытое, в блоке 154 закрытое. Код через ключи в блоке 152 поступает в регистр 153, с которого выдаются сигналом U_выд1 на выход декодера с обнулением регистра 153. Пока в регистр 151 поступают коды из 8 разрядов такой процесс повторяется. С приходом в регистр 151 кода из 9-и разрядов, означающий число равных кодов, сигнал с 9-го разряда регистра 151 закрывает ключи U_з в блоке 152, открывает U_от ключи в блоке 154, закрывает U_з ключ 157, открывает U_от ключ 158 и закрывает ключ 162 /фиг.10/ в блоке 96 накопителя кодов. Код числа равных кодов через открытые ключи блока 154 поступает в вычитающий счетчик 155 импульсов. Импульсы с ключа 158 поступают на счетный вход вычитающего счетчика 155 /микросхема 100ИЕ137 с временем срабатывания 10,5 нс [5, c.428]/ и одновременно поступает как сигнал U_выд2 в регистр 153. Сигнал U_выд2 выдает код из регистра 153, но не обнуляет его. Пока идет работа счетчика 155 на вычитание, до появления в нем кода 00000000, с регистра 153 выдается один и тот же код. Он представляет коды, изъятые при сжатии видеоинформации. Восстановленный поток данных приведен на диаграмме IV фиг.11. При поступлении в дешифратор 156 кода 00000000 он выдает сигнал, который закрывает ключи в блоке 154, открывает ключи в блоке 152, закрывает ключ 158, открывает ключ 157 и поступает с выхода 2 декодера 143 /фиг.10/ как сигнал U_от на открытие ключа 162. Сигналы U_выд /12 МГц/ возобновляют выдачу кодов с блока 159 накопителя кодов R в блок 143₁. Декодеры 143₂, 143₃ работают идентично. Для просмотра видеоинформации с блока 96 накопителя кодов включается подача на его вход сигналов U_выд 12 МГц с 4-го выхода синтезатора 54 частот. Коды трех цветовых сигналов одних и тех же отсчетов строки синхронно поступают в декодеры 143_1-3, где информация восстанавливается в первоначальный вид и выдается на регистры 55, 56, 57. Затем следует описанный процесс формирования изображения на экране 86.

Работа системы.

Фотоэлектрический преобразователь 1 /фиг.1/ формирует шесть аналоговых видеосигналов двух изображений, которые поступают на АЦП 45-47 /правое изображение стереопары/, на АЦП 48-50 /левое изображение стереопары/. АЦП преобразуют аналоговые видеосигналы в 8-разрядные коды, которые в параллельном виде по многожильному кабелю соответствующей длины поступают в приемную сторону /фиг.2/, в которой коды видеосигнала R поступают в регистр 55, коды видеосигнала G - в регистр 56, коды видеосигнала В - в регистр 57. Коды кадров правого и левого изображений следуют поочередно друг за другом. Очередность выполняется триггером 51 и ключами 52, 53 /фиг.1/, с которых тактовые сигналы подаются в нечетном кадре на управляющие входы АЦП 45-47, в четном кадре на АЦП 48-50.

С регистров 55-57 коды в параллельном виде поступают в блоки 58-60 /фиг.2/, выполняющие удвоение отсчетов в строке с 400 до 800, затем сумматоры 64, 66, 68 формируют промежуточные строки, удваивая число строк в кадре с 300 до 600. Коды текущих и промежуточных строк параллельно поступают в свои блоки 71, 73, 75 и 70, 72, 74 импульсных усилителей. Сигналы кодов в них усиливаются до необходимой величины, и поступают для запитывания соответствующих светодиодов в первом 130 и втором 131 излучателях /фиг.8/. Излучатели переводят значения кодов в яркостную модуляцию излучений светодиодов. Объектив 132 фокусирует излучения двух излучателей на отражателе пьезодефлектора 78 /фиг.2/, выполняющего развертку одновременно двух строк /текущей и промежуточной/ на отражателе второго пьезодефлектора 82, выполняющего кадровую развертку изображения в фокальной плоскости сферического зеркала проекционной оптической системы 85, которая проецирует изображение кадра с увеличением 15^х на экране 86. На экране 86 правое и левое изображения следуют поочередно друг за другом через 0,01 с: 50 раз в секунду изображение правого кадра, 50 раз в секунду изображение левого кадра. Зритель воспринимает объемное изображение через 3Д-очки 93 /фиг.2/, стекла которых затемняются в соответствии с проецируемым изображением стереопары на экране. При правом кадре на экране затемняется левое стекло очков, при левом - правое. Затемнение стекол выполняется ЖК-ячейками по управляющим сигналам с ИК-приемника 94, расположенного на очках, который формирует управляющие сигналы по ИК-импульсам с ИК-излучателя 92. Параллельно коды видеоинформации поступают на входы блока 95 кодека /фиг.2/.

Три кодера 142 раздельно по цветовым сигналам производят сжатие видеоинформации, которая поступает на запись в блок 96. Для просмотра видеоинформации на управляющий вход блока 96 подаются сигналы U_выд 12 МГц. С блока 96 информация в сжатом виде поступает в блок 141 декодеров. Декодеры 143_1-3 восстанавливают информацию в первоначальный вид. С декодеров 143 коды поступают в регистры 55-57 /фиг.2/, следуют процессы удвоения отсчетов и удвоения строк, перевод значений кодов в яркостное излучение излучателей 130, 131, развертка кадра двумя строками одновременно, проецирование увеличенного в 15^x изображения кадра на экран 86. Передающая сторона соединяется с приемной многожильным кабелем, в котором 5 линий управляющих сигналов /15 кГц, 50 Гц, 30 кГц, 12 МГц, 100 Гц/ и 24 информационных линии: 8 линий × 3 /от АЦП 45, 46, 47/. Заявляемая система может использоваться для наружных и внутренних наблюдений в быту, промышленности, в армии для вождения броневой техники при закрытом смотровом люке водителя по трехмерному изображению пространства на экране.

Иисточники информации

1. В.Ф.Самойлов, Б.П.Хромой. Телевидение. М., 1975, с.367, 370, 384.

2. Патент №2246801, кл. Н 04 N 15/00, бюл.5, 2005, прототип.

3. Колесниченко О.В, Шишигин О.В. Аппаратные средства PC. 5-е издание, СПб., 2004, с.588, 563, 565.

4. Фридлянд М.В, Сошников В.Г. Системы автоматического регулирования в устройствах видеозаписи. М., 1988, с.118 рис.5.5, рис.5.10, с.122.

5. Цифровые интегральные микросхемы. Минск, 1991, с.128, 156, 258, 272, 279, 428.

6. "Радио", №7, 1998, с.71.

7. В.И.Мураховский. Устройство компьютера. М., 2003, с.328, 336, 340.

Прикладная телевизионная система, содержащая передающую сторону, включающую фотоэлектрический преобразователь, 1-6 АЦП, входы которых подключены к соответствующим выходам фотоэлектрического преобразователя, триггер, первый и второй ключи, выход первого ключа подключен к тактовым входам 1-3 АЦП, выход второго ключа подключен к тактовым входам 4-6 АЦП, первый управляющий вход первого ключа и второй управляющий вход второго ключа подключены к первому выходу триггера, второй управляющий вход первого ключа и первый управляющий вход второго ключа подключены к второму выходу триггера, блок строчной развертки из последовательно соединенных задающего генератора и выходного каскада, блок кадровой развертки из последовательно соединенных элемента И, задающего генератора и суммирующего усилителя, второй вход которого подключен к первому входу элемента И, управляющий вход суммирующего усилителя подключен к выходу элемента И, первый и второй входы элемента И являются входами блока кадровой развертки, фотоэлектрический преобразователь содержит первый объектив, первый пьезодефлектор с отражателем на торце, расположенный в фокальной плоскости первого объектива, второй пьезодефлектор, свободный торец которого из двух граней под соответствующим углом друг к другу и отражателем на каждой грани содержит второй объектив и третий пьезодефлектор с отражателем на торце, расположенный в фокальной плоскости второго объектива и оптически соединенный со вторым отражателем второго пьезодефлектора, с первым отражателем которого оптически соединен отражатель первого пьезодефлектора, последовательно соединенные первый усилитель, вход которого подключен к выходу блока строчной развертки, и первый пьезодефлектор, первый источник положительного опорного напряжения, выход которого подключен к вторым входам первого усилителя и первого пьезодефлектора, второй источник отрицательного опорного напряжения, выход которого подключен к третьим входам первого усилителя и первого пьезодефлектора, последовательно соединенные второй усилитель, вход которого подключен к выходу блока кадровой развертки, и второй пьезодефлектор, третий источник положительного опорного напряжения, выход которого подключен к вторым входам второго усилителя и второго пьезодефлектора, четвертый источник отрицательного опорного напряжения, выход которого подключен к третьим входам второго усилителя и второго пьезодефлектора, последовательно соединенные третий усилитель, вход которого подключен к выходу блока строчной развертки, и третий пьезодефлектор, пятый источник положительного опорного напряжения, выход которого подключен к вторым входам третьего усилителя и третьего пьезодефлектора, шестой источник отрицательного опорного напряжения, выход которого подключен к третьим входам третьего усилителя и третьего пьезодефлектора, содержит первое и второе дихроичные зеркала, расположенные друг за другом и против первого отражателя второго пьезодефлектора, 1-3 микрообъективы, 1-3 фотоприемники, 1-3 предварительные усилители, выходы которых являются выходами фотоэлектрического преобразователя и подключены к входам соответственно 1-3 АЦП, входное окно первого фотоприемника оптически соединено через первый микрообъектив и первое дихроичное зеркало с первым отражателем второго пьезодефлектора, входное окно второго фотоприемника оптически соединено через второй микрообъектив и сквозь оба дихроичных зеркала с первым отражателем второго пьезодефлектора, входное окно третьего фотоприемника оптически соединено через третий микрообъектив, второе дихроичное зеркало и сквозь первое дихроичное зеркало с первым отражателем второго пьезодефлектора, третье и четвертое дихроичные зеркала, расположенные друг за другом и против второго отражателя второго пьезодефлектора, 4-6 микрообъективы, 4-6 фотоприемники, 4-6 предварительные усилители, выходы которых являются выходами фотоэлектрического преобразователя и подключены к входам соответственно 4-6 АЦП, входное окно четвертого фотоприемника оптически соединено через четвертый микрообъектив и третье дихроичное зеркало со вторым отражателем второго пьезодефлектора, входное окно пятого фотоприемника оптически соединено через пятый микрообъектив и сквозь оба дихроичных зеркала со вторым отражателем второго пьезодефлектора, входное окно шестого фотоприемника оптически соединено через шестой микрообъектив, четвертое дихроичное зеркало и сквозь третье дихроичное зеркало со вторым отражателем второго пьезодефлектора, выходы 4-6 фотоприемников подключены соответственно к входам 4-6 предварительных усилителей, выходы которых подключены к входам соответственно 4-6 АЦП, суммирующий усилитель блока кадровой развертки включает последовательно соединенные счетчик импульсов и дешифратор, первый и второй ключи, первый и второй формирователи импульсов и выходной усилитель, сигнальные входы ключей и счетный вход счетчика импульсов объединены и являются вторым входом суммирующего усилителя, первым входом которого является первый вход выходного усилителя, первый управляющий вход первого ключа, второй управляющий вход второго ключа и управляющий вход счетчика импульсов объединены и являются управляющим входом суммирующего усилителя, второй управляющий вход первого ключа и первый управляющий вход второго ключа объединены и подключены к выходу дешифратора, выход первого ключа подключен к входу первого формирователя импульсов, выход второго ключа подключен к входу второго формирователя, выходы формирователей импульсов объединены и подключены к второму входу выходного усилителя, выход которого является выходом суммирующего усилителя, 1-6 АЦП идентичны, выходы 1 и 4, 2 и 5, 3 и 6 АЦП объединены и являются, соответственно, 1-3 выходами передающей стороны, при этом каждый АЦП включает последовательно соединенные видеоусилитель и пьезодефлектор с отражателем на торце, источник положительного опорного напряжения, выход которого подключен к вторым входам видеоусилителя и пьезодефлектора, источник отрицательного опорного напряжения, выход которого подключен к третьим входам видеоусилителя и пьезодефлектора, излучатель из импульсного светодиода, щелевой диафрагмы и микрообъектива, линейку многоэлементного фотоприемника и шифратор, выходы которого являются выходами АЦП, управляющим входом АЦП является вход импульсного светодиода, и содержащая приемную сторону, включающую три идентичных канала видеосигналов R, G, В, каждый из которых содержит последовательно соединенные регистр, блок обработки кодов, первый блок задержек и сумматор, и второй блок задержек, входы которого подключены к выходам блока обработки кодов, к которым подключены и первые входы сумматора, вторые входы которого подключены к выходам первого блока задержек, включает 1-6 блоки импульсных усилителей, входы первых трех блоков импульсных усилителей подключены к выходам соответствующих сумматоров, входы вторых трех блоков импульсных усилителей подключены к выходам соответствующих вторых блоков задержек, блок модуляции излучений, входы которого подключены к выходам шести блоков импульсных усилителей, последовательно соединенные блок строчной развертки, идентичный блоку строчной развертки передающей стороны, первый усилитель и первый пьезодефлектор с отражателем на торце, первый источник положительного опорного напряжения, выход которого подключен к вторым входам первого усилителя и первого пьезодефлектора, второй источник отрицательного опорного напряжения, выход которого подключен к третьим входам первого усилителя и первого пьезодефлектора, последовательно соединенные блок кадровой развертки, идентичный блоку кадровой развертки передающей стороны, второй усилитель и второй пьезодефлектор с отражателем на торце, третий источник положительного опорного напряжения, выход которого подключен к вторым входам второго усилителя и второго пьезодефлектора, четвертый источник отрицательного опорного напряжения, выход которого подключен к третьим входам второго усилителя и второго пьезодефлектора, включает проекционную оптическую систему, содержащую последовательно расположенные сферическое зеркало, в фокальной плоскости которого расположен отражатель второго пьезодефлектора, плоское зеркало с наклоном 45° относительно оптической оси сферического зеркала и корректирующую линзу, во внешней фокальной плоскости проекционной оптической системы расположен матовый экран, который через проекционную оптическую систему, отражатели второго и первого пьезодефлекторов оптически соединен с излучающей стороной блока модуляции излучений, блок обработки кодов включает триггер, вход которого является управляющим входом блока, 1-4 регистры, пятый и шестой регистры, блок задержек, 16 диодов и сумматор, управляющий вход которого подключен к входу триггера, первый выход которого подключен к управляющим входам второго, третьего, пятого регистров, второй выход триггера подключен к управляющим входам первого, четвертого и шестого регистров, выход первого регистра подключен к входам пятого регистра и через диоды к первым входам сумматора, выходы второго регистра подключены к первым входам сумматора, выходы третьего регистра подключены к входам шестого регистра и через диоды к вторым входам сумматора, выходы четвертого регистра подключены к вторым входам сумматора, выходы которого подключены к входам блока задержек, выходы которого поразрядно объединены с выходами пятого и шестого регистров и являются выходами блока обработки кодов, первый блок задержек включает элемент И, последовательно соединенные первый ключ и первый распределитель импульсов, второй ключ и второй распределитель импульсов, и восемь регистров, информационными входами являются: 1-8 входы первого блока задержек, подключенные к вторым (информационным) входам разрядов соответственно: первый вход параллельно к вторым входам разрядов первого регистра, второй вход параллельно к вторым входам разрядов второго регистра..., восьмой вход параллельно к вторым входам разрядов восьмого регистра, выходом первого блока задержек являются 1-8 объединенные выходы разрядов каждого из 1-8 регистров, первым и вторым управляющими входами являются первый и второй входы элемента И, выход которого подключен к первому управляющему входу первого ключа и второму управляющему входу второго ключа, сигнальные входы первого и второго ключей объединены и являются третьим управляющим входом первого блока задержек, выходы первого распределителя импульсов последовательно подключены к первым (тактовым) входам с первого по последний (800-й) разряды 1-8 регистров, последний выход подключен к второму управляющему входу первого ключа, к первому управляющему входу второго ключа и через диод подключен к первым входам последних разрядов 1-8 регистров, выходы второго распределителя импульсов подключены, начиная с последнего выхода к первому, к первым (тактовым) входам разрядов 1-8 регистров, последний (800-и) выход через диод подключен к первым входам первых разрядов 1-8 регистров и через диод подключен к первому управляющему входу первого ключа и к второму управляющему входу второго ключа, блок модуляции излучений содержит первый и второй излучатели трех основных цветов и оптическую систему, каждый из излучателей включает 36 светодиодов по 12 светодиодов каждого из трех цветов R, G, В, входы излучателей подключены к выходам соответствующих блоков импульсных усилителей, выходы излучателей через оптическую систему оптически соединены с отражателем первого пьезодефлектора, включает ИК-излучатель и синтезатор частот, отличающаяся тем, что выходы синтезатора частот подключены: первый выход подключен к первому входу передающей стороны и к входу блока строчной развертки приемной стороны, второй выход - к второму входу передающей стороны, к ИК-излучателю и к второму входу блока кадровой развертки приемной стороны, третий выход - к третьему входу передающей стороны, к вторым управляющим входам первых блоков задержек и к первому входу блока кадровой развертки приемной стороны, четвертый выход - к четвертому входу передающей стороны, к управляющим входам регистров каналов видеосигналов R, G, В, к управляющим входам блоков обработки кодов, к управляющим входам блока кодека и блока накопителя кодов приемной стороны, пятый выход к пятому входу передающей стороны, к первым управляющим входам первых блоков задержек приемной стороны, шестой - к третьим управляющим входам первых блоков задержек и к управляющим входам сумматоров приемной стороны, 1-3 выходы передающей стороны через диоды подключены к входам регистров каналов видеосигналов R, G, В приемной стороны, входы и выходы приемной стороны подключены к выходам и входам передающей стороны многожильным кабелем, на приемной стороне введены блок кодека, блок накопителя кодов и 3Д-очки с ИК-приемником на оправе очков, блок кодека включает блок компрессии, включающий первый, второй, третий кодеры, и блок декодера, включающий первый, второй, третий декодеры, информационные входы 1-3 кодеров подключены соответственно к первому, второму, третьему выходам передающей стороны, выходы 1-3 декодера подключены к входам соответствующих регистров каналов видеосигналов R, G, В, управляющие входы декодеров объединены и подключены к четвертому выходу синтезатора частот, блок накопителя кодов включает последовательно соединенные первый ключ и накопитель кодов R, второй ключ и накопитель кодов G, третий ключ и накопитель кодов В, информационные входы накопителей кодов R, G, В подключены к выходам соответствующих кодеров в блоке кодека, выходы накопителей кодов R, G, В подключены к информационным входам соответствующих декодеров в блоке кодека, первые и вторые управляющие входы первого, второго и третьего ключей подключены соответственно к первым и вторым управляющим выходам первого, второго и третьего декодеров в блоке кодека, сигнальные входы ключей объединены и подключены к четвертому выходу синтезатора частот, 1-3 кодеры идентичны, каждый включает последовательно соединенные регистр, схему сравнения, счетчик импульсов и дешифратор, последовательно соединенные блок задержек, блок ключей и блок буферной памяти, информационные входы регистра, первые информационные схемы сравнения и входы блока задержек поразрядно объединены и являются информационными входами кодера, вторые информационные входы схемы сравнения подключены к выходам регистра, первый выход схемы сравнения подключен параллельно к счетному входу счетчика импульсов и к 9-у входу блока буферной памяти, к 1-8 входам которой подключены 1-8 выходы блока ключей, первый выход схемы сравнения подключен к первому управляющему входу регистра и к второму управляющему входу блока ключей, второй и третий выходы схемы сравнения объединены и подключены к второму управляющему входу регистра, к первому управляющему входу блока ключей и к первому управляющему входу счетчика импульсов, 1-8 выходы счетчика импульсов подключены к входам дешифратора и через диоды к 1-8 входам блока буферной памяти, выход дешифратора подключен к второму управляющему входу счетчика импульсов и через диод к первому управляющему входу блока ключей, 1-9 выходы блока буферной памяти являются выходами кодера, 1-3 декодеры идентичны, каждый включает последовательно соединенные первый регистр, 1-9 входы которого являются информационными входами декодера, первый блок ключей и второй регистр, 1-8 выходы которого являются выходами декодера, последовательно соединенные второй блок ключей, вычитающий счетчик импульсов и дешифратор, первый и второй ключи, управляющим входом декодера являются объединенные управляющий вход первого регистра и сигнальные входы первого и второго ключей, 1-8 выходы первого регистра подключены параллельно к входам первого и второго блока ключей, 9-й выход первого регистра подключен к первому управляющему входу второго ключа, к второму управляющему входу первого ключа, к первому управляющему входу второго блока ключей, и к второму управляющему входу первого блока ключей и является первым управляющим выходом декодера, выход дешифратора подключен к первому управляющему входу первого ключа, к второму управляющему входу второго ключа, к первому управляющему входу первого блока ключей, к второму управляющему входу второго блока ключей и является вторым управляющим выходом декодера, выход первого ключа подключен к первому управляющему входу второго регистра, выход второго ключа подключен к второму управляющему входу второго регистра и к счетному входу вычитающего счетчика импульсов, в каждый блок обработки кодов введены первый и второй блоки ключей, входы которых поразрядно объединены и являются информационным входом блока обработки кодов, выходы первого блока ключей подключены к входам первого и второго регистров, выходы второго блока ключей подключены к входам третьего и четвертого регистров, управляющий вход первого блока ключей подключен к первому выходу триггера, управляющий вход второго блока ключей подключен к второму выходу триггера.