Устройство поиска информации

Изобретение может быть использовано для поиска информации и оперативной идентификации в цифровых системах связи, в частности в сети передачи данных типа "Internet" стека коммуникационных протоколов TCP/IP. Достигаемый технический результат - разработка устройства поиска информации с расширенной областью применения. В устройстве осуществляется анализ протоколов, учет правил установления и ведения сеанса связи. Обеспечивается получение однозначного решения об использовании протокола TCP и о наличии неоднократно повторяющихся запросов на создание большого количества логических каналов связи путем сравнения последующего блока данных с предыдущим по девяти параметрам. Указанным обеспечивается устойчивое функционирование автоматизированных систем в условиях несанкционированного воздействия (атак). Устройство содержит блоки памяти (1, 6), счетчики (2, 5, 7, 9, 10, 14, 16, 18, 22), блоки дешифрации (3, 4, 8, 11, 12, 15, 17, 19, 20, 21, 23), блок сравнения (13), устройство управления (24), блок индикации (25). 2 ил.

 

Изобретение относится к области электросвязи и может быть использовано для поиска информации и оперативной идентификации стека коммуникационных протоколов TCP/IP, применяемого в цифровых системах связи, в частности в сети передачи данных типа "Internet".

Известно устройство поиска информации, содержащее делитель частоты, блок памяти, вычитающий счетчик, коммутатор, блоки селекции, регистр стратегии поиска, формирователь временных интервалов и блок индикации [1].

Данное устройство имеет недостаток - узкую область применения, поэтому предназначено только для анализа протоколов. Устройство реализует поиск информационных блоков в массиве посредством только структурного метода распознавания без учета возможного наличия большого числа повторяющихся типов блоков данных, то есть без учета правил установления и ведения сеанса связи, что ограничивает область его применения в сетях передачи данных типа "Internet" в условиях несанкционированного воздействия (информационных атак).

Наиболее близким по технической сущности (прототипом) является устройство поиска информации, содержащее делитель частоты, два блока памяти, вычитающий счетчик, четыре блока дешифрации, четыре счетчика, четыре блока приема адреса, два блока сравнения, два дешифратора и блок индикации [2]. Вход делителя частоты является тактовым входом устройства поиска информации, а его выход подключен к тактовым входам вычитающего счетчика и первого блока памяти, управляющий вход которого подключен к первому выходу вычитающего счетчика и является управляющим выходом устройства. Управляющий вход вычитающего счетчика подключен к входу блока индикации, причем первый блок памяти и вычитающий счетчик снабжены соответственно информационными входами пакетов и числа пакетов и являются информационными входами устройства. Информационный вход второго блока памяти соединен с выходом первого блока памяти, тактовый вход второго блока памяти подключен к выходу делителя частоты, управляющий вход второго блока памяти подключен ко второму выходу вычитающего счетчика, выход второго блока памяти подключен к информационному входу первого блока дешифрации, а тактовый вход первого блока дешифрации подключен к выходу делителя частоты. Выход делителя частоты подключен к тактовым входам второго, третьего и четвертого блоков дешифрации и тактовым входам первого, второго, третьего счетчиков и четвертого счетчика. Выходы первого и второго блоков дешифрации подключены через элемент 2И к управляющему входу первого счетчика, выход которого подключен к управляющим входам третьего и четвертого блоков дешифрации. Выходы третьего и четвертого блоков дешифрации подключены через второй элемент 2И к управляющему входу второго счетчика. Выход второго счетчика подключен к управляющим входам первого и второго блоков приема адреса, выходы которых подключены соответственно к первому и второму информационным входам первого блока сравнения, выход которого подключен к управляющему входу третьего счетчика. Выход третьего счетчика подключен к управляющим входам третьего и четвертого блоков приема адреса, выходы которых подключены соответственно к первому и второму информационным входам второго блока сравнения. Выход второго блока сравнения подключен к управляющему входу четвертого счетчика. Выход четвертого счетчика подключен к управляющим входам первого и второго дешифраторов, выходы которых подключены через третий элемент 2И к входу блока индикации. Выход второго блока памяти подключен к информационным входам первого и третьего блоков дешифрации, а также первого и третьего блоков приема адреса. Выход первого блока памяти подключен к информационным входам второго и четвертого блоков дешифрации, второго блока приема адреса и четвертого блока приема адреса.

Данное устройство по сравнению с аналогом позволяет расширить область своего применения, в частности, для обнаружения неоднократно повторяющихся запросов производит анализ проходящих через него потоков по шести параметрам, что необходимо для обеспечения устойчивого функционирования автоматизированных систем в условиях несанкционированного воздействия (информационных атак) [3].

К недостаткам устройства-прототипа относится анализ сравнительно небольшого количества параметров проходящих через него потоков, что приводит к неустойчивому функционированию автоматизированных систем в условиях несанкционированного информационного воздействия.

Технической задачей предлагаемого изобретения является разработка устройства поиска информации, обеспечивающего расширенную область применения за счет анализа протоколов, учета правил установления и ведения сеанса связи, а именно для получения однозначного решения об использовании протокола TCP и о наличии неоднократно повторяющихся запросов на создание сколь угодно большого количества логических каналов связи путем сравнения последующего блока данных с предыдущим по девяти параметрам, что необходимо для обеспечения устойчивого функционирования автоматизированных систем в условиях несанкционированного воздействия.

Поставленная цель достигается тем, что в известное устройство поиска информации, содержащее первый блок памяти, вход которого является входом устройства поиска информации, а выход подключен к информационному входу первого блока дешифрации, второй вход которого подключен к первому счетчику, а выход - к входу второго счетчика, первый выход которого соединен с вторым входом второго блока дешифрации, первый вход которого подключен к выходу первого блока памяти, выход второго блока дешифрации соединен с входом второго блока памяти, а выход второго счетчика через третий счетчик соединен с первым входом третьего блока дешифрации, второй вход которого подключен к выходу первого блока памяти, первый и второй выходы третьего блока дешифрации подключены соответственно через четвертый и пятый счетчики к первым входам четвертого и пятого блока дешифрации, вторые входы которых соединены с выходом первого блока памяти, а выходы четвертого и пятого блоков дешифрации подключены соответственно к первому и второму входам первого блока сравнения, дополнительно введены пятый, шестой, седьмой, восьмой и девятый счетчики, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый блоки дешифрации и блок управления, входы которого подключены ко второму выходу первого блока дешифрации, к третьему выходу третьего блока дешифрации, к второму выходу первого блока сравнения, к второму выходу шестого блока дешифрации, к первому выходу седьмого блока дешифрации, к выходу восьмого блока дешифрации, к выходу девятого блока дешифрации, к первому выходу десятого блока дешифрации, к двум выходам одиннадцатого блока дешифрации. Выходы блока управления подключены к входу первого счетчика, к входам первого блока памяти и блока индикации. Выход второго блока памяти соединен с первым входом шестого счетчика, второй вход которого подключен к выходу первого блока сравнения, а его выход соединен с входом шестого блока дешифрации, первый выход которого соединен с входом седьмого счетчика, выход которого подключен к входу седьмого блока дешифрации, второй выход которого соединен с входом восьмого счетчика. Выход восьмого счетчика подключен к первым входам восьмого, девятого и десятого блоков дешифрации, вторые входы каждого из которых соединены с выходом первого блока памяти, к которому также подключены вторые входы седьмого, шестого и одиннадцатого блоков. Кроме того, второй выход десятого блока дешифрации соединен с входом девятого счетчика, выход которого подключен к первому входу одиннадцатого блока дешифрации.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности «Новизна». Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из современного уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «Изобретательский уровень».

Заявленное устройство поясняется следующими чертежами:

Фиг.1 - структурная схема устройства;

Фиг.2 - структурная схема устройства управления.

Устройство поиска информации, показанное на Фиг.1, содержит первый блок памяти 1, первый счетчик 2, первый 3 и второй 4 блоки дешифрации, второй счетчик 5, второй блок памяти 6, третий счетчик 7, третий блок дешифрации 8, четвертый 9 и пятый 10 счетчики, четвертый 11 и пятый 12 блоки дешифрации, блок сравнения 13, шестой счетчик 14, шестой блок дешифрации 15, седьмой счетчик 16, седьмой блок дешифрации 17, восьмой счетчик 18, десятый 19, восьмой 20 и девятый 21 блоки дешифрации, девятый счетчик 22, одиннадцатый блок дешифрации 23, блок управления 24 и блок индикации 25.

Вход первого блока памяти 1 является входом устройства поиска информации, а его выход подключен к информационному входу первого блока дешифрации 3, второй вход которого подключен к первому счетчику 2, а выход дешифратора 3 - к входу второго счетчика 5, первый выход которого соединен с вторым входом второго блока дешифрации 4, первый вход которого подключен к выходу первого блока памяти 1. Выход второго блока дешифрации 4 соединен с входом второго блока памяти 6, а выход второго счетчика 5 соединен с входом третьего счетчика 7, выход которого соединен с первым входом третьего блока дешифрации 8, второй вход которого подключен к выходу первого блока памяти 1. Первый и второй выходы третьего блока дешифрации 8 подключены к входам четвертого 9 и пятого 10 счетчиков. Выход счетчика 10 подключен к первому входу пятого блока дешифрации 12, второй вход которого соединен с выходом блока памяти 1, выход пятого блока дешифрации 12 соединен с вторым входом блока сравнения 13, первый вход которого подключен через четвертый блок дешифрации 11 к выходу четвертого счетчика 9, причем второй вход четвертого блока дешифрации соединен с выходом первого блока памяти 1. Входы блока управления 24, подключены к второму выходу первого блока дешифрации 3, к третьему выходу третьего блока дешифрации 8, к второму выходу блока сравнения 13, к второму выходу шестого блока дешифрации 15, к первому выходу седьмого блока дешифрации 17, к выходу восьмого блока дешифрации 20, к выходу девятого блока дешифрации 21, к первому выходу десятого блока дешифрации 19, к двум выходам одиннадцатого блока дешифрации 23. Выходы блока управления 24 подключены к входу первого счетчика 2, к входам первого блока памяти 1 и блока индикации 25. Выход второго блока памяти 6 соединен с первым входом шестого счетчика 14, второй вход которого подключен к выходу первого блока сравнения 13, а выход счетчика 14 соединен с входом шестого блока дешифрации 15, первый выход которого соединен с входом седьмого счетчика 16, выход которого подключен к входу седьмого блока дешифрации 17, второй выход которого соединен с входом восьмого счетчика 18, выход которого подключен к первым входам десятого 19, восьмого 20 и девятого 21 блоков дешифрации, вторые входы каждого из которых соединены с выходом первого блока памяти 1. Вторые входы шестого 15, седьмого 17 и одиннадцатого 23 блоков дешифрации соединены с выходом первого блока памяти 1, а второй выход десятого блока дешифрации 19 соединен с входом девятого счетчика 22, выход которого подключен к второму входу одиннадцатого блока дешифрации 23. Блок индикации 25 является выходом устройства.

Разрядность шины «Байты данных пакета» определяется объемом оперативного запоминающего устройства (ОЗУ) первого блока памяти 1 и при использовании двенадцатиразрядного ОЗУ его емкость составляет 4096=2¹². Информационные связи между блоками являются восьмиразрядными, так как служат для передачи байтов и физически представляют собой шину данных из восьми проводников.

Первый 1 и второй 6 блоки памяти предназначены соответственно для хранения и последующего считывания с них байтов данных пакетов, поступающих с демодулирующего устройства (канального контроллера) и для записи значения длины заголовка. Схемы первого 1 и второго 6 блоков памяти известны [1].

Первый счетчик 2 отсчитывает 14 байтов в цифровой последовательности для определения пакета IP.

Первый блок дешифрации 3 предназначен для определения в последовательности поступающих данных протокола IP.

Второй блок дешифрации 4 служит для определения значения длины заголовка.

Второй счетчик 5 предназначен для отсчета 4 бит для обнаружения поля длины заголовка пакета.

Третий счетчик 7 отсчитывает 8 байт для обнаружения 24-го байта пакета и вырабатывает управляющий сигнал разрешения записи этого байта в третий блок дешифрации 8, служащий для определения в 24-ом байте числового значения «шесть» в десятичном виде, т.е. определения протокола TCP.

Четвертый счетчик 9 отсчитывает 3 байта до первого байта поля адреса отправителя в заголовке IP-дейтаграммы и вырабатывает управляющий сигнал в четвертый блок дешифрации 11.

Пятый счетчик 10 отсчитывает 4 байта до первого байта поля адреса получателя в заголовке IP-дейтаграммы и вырабатывает управляющий сигнал в пятый 12 блок дешифрации.

Четвертый 11 и пятый блоки дешифрации 12 предназначены для записи в них четырех битов 27-30 и 31-34 полей адреса отправителя и адреса получателя соответственно.

Блок сравнения 13 предназначен для сравнения значений адресов отправителя и получателя и выработки управляющих сигналов на блок управления 24 и шестой счетчик 14, сравнивающий два 4-значных байтных слова со значениями адресов отправителя и получателя. Он может быть реализован на микросхемах К555СП1. Схема компараторов для сравнения двух N-разрядных слов известна [4].

На первый вход шестого счетчика 14 поступает информация о длине заголовка и он отыскивает поле, содержащее номер порта источника в заголовке TCP.

Шестой блок дешифрации 15 предназначен для определения записи 35 и 36 байтов и определяет числовое значение «ноль» (00) в десятичном виде.

Седьмой счетчик 16 отыскивает поле, содержащее значение резервных битов заголовка TCP-пакета.

Седьмой блок дешифрации 17 предназначен для определения значения поля резервных бит.

Восьмой счетчик 18 отыскивает поле флагов заголовка TCP и формирует управляющие сигналы для записи следующих 6 бит в восьмой 20, девятый 21 и десятый 19 блоки дешифрации.

Десятый блок дешифрации 19 предназначен для определения случая установки флага АСК и формирования управляющего сигнала, поступающего на девятый счетчик 22.

Восьмой блок дешифрации 20 используется для определения случая установки всех флагов.

Девятый блок дешифрации 21 используется для определения случая одновременной установки флагов SYN/FIN.

Девятый счетчик 22 отыскивает поле номера АСК и вырабатывает управляющие сигналы в одиннадцатый блок дешифрации 23.

Одиннадцатый дешифратор 23 записывает 4 байта номера АСК и формирует управляющий сигнал, поступающий на счетчик 9 и на вход блока управления 24.

Блок управления 24 предназначен для выработки управляющих сигналов при реализации требуемого алгоритма работы устройством поиска информации. Вариант схемы блока управления 24 представлен на Фиг.2.

Блок управления 24 содержит элементы ИЛИ 24.1, 24.3 и 24.10, устройство задержки 24.2 и шифраторы 24.4-24.9. Схемы элементов ИЛИ известны [5]. В частности, такая схема может быть реализована на микросхеме К555ЛП2.

В качестве устройства задержки 24.2 может быть использована одна из известных микросхем серии 155, например К155ИР13 [4]. В качестве шифраторов 24.4-24.9 может быть использована одна из известных микросхем серии 555, например К555ИВ3 [4].

Блок индикации 25 предназначен для визуального отображения принятого решения о повторяющемся пакете протокола TCP/IP. Схемы индикаторов известны и описаны [6].

Схемы первого 2, второго 5, третьего 7, четвертого 9, пятого 10, шестого 14, седьмого 16, восьмого 18 и девятого 22 счетчиков известны [2] и могут быть реализованы на элементах И, счетчиках и дешифраторах. Схемы элементов И известны и описаны [4]. В частности, такая схема может быть реализована на микросхеме К555ЛИ2. Счетчики могут быть реализованы на микросхемах серии К555 [4]. Дешифратор может быть реализован на микросхемах дешифраторов, имеющих четыре разряда [4]. В частности, такая схема может быть реализована на микросхеме К555ИД3.

Схемы первого 3, второго 4, третьего 8, четвертого 11, пятого 12, шестого 15, седьмого 17, десятого 19, восьмого 20, девятого 21 и одиннадцатого 23 блоков дешифрации известны [2] и могут быть реализованы на элементах И, дешифраторах и элементах И-НЕ. Схемы элементов И известны и описаны [4]. В частности, такая схема может быть реализована на микросхеме К555ЛР12.

В качестве дешифраторов могут быть использованы микросхемы серии 555, например К555ИД10 [4].

В качестве элемента И-НЕ может быть использована, например, микросхема К155ЛАЗ [4].

Устройство работает следующим образом. Первый блок памяти 1 предназначен для хранения и последующего считывания с него байтов данных пакета. При получении с выхода блока управления 24 разрешения на запись (логическая «1») производится заполнение ячеек ОЗУ первого блока памяти 1 байтами пакета, поступившими с демодулирующего устройства (канального контроллера). После того как записаны все байты очередного пакета анализируемого протокола, на выходе блока управления 24 формируется разрешение на побайтное считывание информации (логический «0»).

С выхода первого блока памяти 1 байты пакетов последовательно поступают на информационные входы первого 3, второго 4, третьего 8, четвертого 11, пятого 12, шестого 15, седьмого 17, восьмого 20, девятого 21, десятого 19, одиннадцатого 23 блоков дешифрации.

При поступлении на вход первого счетчика 2 сигнала с блока управления 24 (логический «0») считывается 14 байт для определения в сигнальной цифровой последовательности значения «шесть» (06) в десятичном виде, соответствующего наличию в пакете протокола IP.

В данном описании рассматривается формат кадра Ethernet 802.3/LLC. В случае других типов кадров, например Ethernet DIX (Ethernet II), длина этого поля составляет 2 байта и его значение равно в десятичном виде числу «восемь» (0800).

Если значение «шесть» не найдено, на втором выходе первого блока дешифрации 3 формируется сигнал, поступающий на первый вход блока управления 24.

На первом входе первого дешифратора 3 формируется управляющий сигнал, поступающий на второй счетчик 5, который отсчитывает 4 бита для обнаружения поля длины заголовка и вырабатывает на первом выходе управляющий сигнал разрешения записи этих бит во второй блок дешифрации 4, который служит для определения значения длины заголовка. На выходе второго блока дешифрации 4 формируется сигнал для записи значения длины заголовка во второй блок памяти 6.

На втором выходе второго счетчика 5 формируется управляющий сигнал, поступающий на третий счетчик 7, который отсчитывает 8 байт для обнаружения 24-го байта пакета и вырабатывает управляющий сигнал разрешения записи этого байта в третий блок дешифрации 8. Блок дешифрации 8 предназначен для определения в этом байте числового значения «шесть» (06) в десятичном виде. В этом случае используемым протоколом является TCP. Если значение «шесть» не найдено, то на третьем выходе третьего блока дешифрации 8 формируется сигнал, поступающий на второй вход блока управления 24.

На первом выходе третьего блока дешифрации 8 формируется сигнал, поступающий на четвертый счетчик 9, который отсчитывает 3 байта до появления первого байта поля адреса отправителя в заголовке IP-дейтаграммы и вырабатывает на первом выходе управляющий сигнал разрешения записи следующих четырех байтов сигнальных цифровых последовательностей (27-30) в четвертый блок дешифрации 11. На втором выходе третьего блока дешифрации 8 формируется сигнал, поступающий на пятый счетчик 10, который отсчитывает 4 байта до первого поля адреса получателя в заголовке IP-дейтаграммы и вырабатывает на первом выходе управляющий сигнал разрешения записи следующих четырех байтов сигнальных цифровых последовательностей (31-34) в пятый блок дешифрации 12. В первом блоке сравнения 13 эти адреса сравниваются и в случае их совпадения на втором выходе блока 13 вырабатывается управляющий сигнал в виде логической «1», поступающей на третий вход блока управления 24. Если адреса не совпали, на втором выходе вырабатывается управляющий сигнал - логический «0», поступающий на третий вход 24 устройства управления.

На первом выходе первого блока сравнения 13 вырабатывается управляющий сигнал, поступающий на второй вход шестого счетчика 14, который, получая на первый вход информацию о длине заголовка, отыскивает поле, содержащее номер порта источника в заголовке TCP. На первом выходе шестого счетчика 14 вырабатывается управляющий сигнал разрешения записи следующих двух байтов сигнальных цифровых последовательностей в шестой блок дешифрации 15. Шестой блок дешифрации 15 предназначен для определения в этом байте числового значения «ноль» (00) в десятичном виде. В этом случае на втором выходе блока 15 вырабатывается управляющий сигнал, поступающий на четвертый вход блока управления 24.

С первого выхода шестого блока дешифрации 15 поступает управляющий сигнал на седьмой счетчик 16, который отыскивает поле, содержащее значение резервных битов заголовка TCP-пакета. Седьмой счетчик 16 вырабатывает управляющие сигналы для записи в седьмой блок дешифрации 17 следующих 6 бит. Седьмой блок дешифрации 17 предназначен для определения значения поля резервных бит. Если это значение отлично от «нуля» (00) в десятичном виде, на первом выходе дешифратора 17 формируется управляющий сигнал, поступающий на пятый вход блока управления 24.

Со второго выхода седьмого блока дешифрации 17 формируется управляющий сигнал, поступающий на восьмой счетчик 18, который отыскивает поле флагов заголовка TCP и формирует управляющие сигналы для записи следующих 6 бит в восьмой 20, девятый 21 и десятый 19 блоки дешифрации. Восьмой 20, девятый 21, десятый 19 блоки дешифрации предназначены для определения состояния поля флагов путем сложения с определенной маской. Восьмой блок дешифрации 20 используется для определения случая установки всех флагов, в этом случае на его первом выходе формируется управляющий сигнал в виде логической «1», поступающий на шестой вход блока управления 24, или же иначе формируется логический «0». Девятый блок дешифрации 21 используется для определения случая одновременной установки флагов SYN/FIN, в этом случае на его первом выходе формируется управляющий сигнал - логическая «1», поступающий на шестой вход блока управления 24, иначе же формируется логический «0». Десятый блок дешифрации 19 используется для определения случая установки флага АСК, в этом случае на его втором выходе формируется управляющий сигнал, поступающий на девятый счетчик 22. Если флаг не установлен, то управляющий сигнал формируется на первом выходе блока 19 и поступает на вход блока управления 24. Девятый счетчик 22 отыскивает поле номера АСК и вырабатывает управляющие сигналы, служащие для записи в одиннадцатый блок 23 дешифрации 4 байта номера АСК. Если значение этого поля отлично от «нуля» (00) в десятичном виде, то на первом выходе блока 23 формируется управляющий сигнал - логическая «1», поступающий на вход блока управления 24, иначе же формируется логический «0». На втором выходе одиннадцатого дешифратора 23 формируется управляющий сигнал, поступающий на девятый вход блока управления 24.

При поступлении управляющего сигнала на первый вход блока управления 24 формируется управляющий сигнал на его одиннадцатом выходе.

При поступлении управляющего сигнала на второй вход блока управления 24 включается линия задержки до момента поступления сигнала на его третий вход, после чего формируется управляющий сигнал на одиннадцатом выходе блока управления 24.

При поступлении управляющего сигнала на входы с третьего по восьмой блоки управления 24 подключается соответствующий шифратор. Шифратор необходим для преобразования сигналов, поступающих на его информационный вход в кодовую комбинацию, соответствующую сообщению, которое передается на двенадцатый выход блока управления 24.

При получении на девятый вход блока управления 24 управляющего сигнала на его одиннадцатом выходе формируется управляющий сигнал, поступающий на первое устройство памяти 1, по которому происходит обнуление ячеек памяти. Устройство готово к ведению анализа вновь поступающей входной цифровой последовательности.

Таким образом, из рассмотренного принципа действия устройства видно, что оно обеспечивает возможность анализа протоколов, определения использования протокола TCP, получения однозначного решения о наличии неоднократно повторяющихся запросов на создание сколь угодно большого количества логических каналов связи путем сравнения последующего блока данных с предыдущим, что необходимо для обеспечения устойчивого функционирования автоматизированных систем в условиях несанкционированного воздействия (информационных атак). Этим достигается сформулированная цель - расширение области применения заявленного устройства, которое позволяет не только определять тип протокола, учитывать правила установления и ведения сеанса связи, но и производить анализ проходящих через него потоков по шести параметрам. Обнаружение несанкционированного информационного воздействия происходит на втором цикле с вероятностью, близкой к единице

Источники информации

1. Изобретение N 2115952, МПК G06F 17/40, Фиг.2.

2. Изобретение №2219577, МПК G06F 17/40, Фиг.6, 7, 8, Фиг.2.

3. Медведовский И.Д. «Атака на Internet». Пер. с англ - М.: ДМК, 1999, стр.120-128.

4. Шило В.Л. «Популярные цифровые микросхемы»: Справочник - М: Радио и связь, 1987, стр.183-184, 187, рис.1.135, стр.111, рис.1.78, стр.141, рис.1.101, стр.40, рис.1.23, стр.90, рис.1.66, стр.133, рис.1.95, стр.137, рис.1.98, стр.41, рис.1.24.

5. Якубовский С.В «Цифровые и аналоговые интегральные микросхемы»: Справочник. - М.: Радио и связь, 1990, стр.78, рис.167.

6. Вениаминов В.Н., Лебедев О.Н., Мирошниченко А.И. «Микросхемы и их применение»: Справочное пособие. - М.: Радио и связь, 1989, стр.197, рис.7.1.

Устройство поиска информации, содержащее первый блок памяти, вход которого является входом устройства, а выход подключен к информационному входу первого блока дешифрации, второй вход которого подключен к первому счетчику, а выход - к входу второго счетчика, первый выход которого соединен с вторым входом второго блока дешифрации, первый вход которого подключен к выходу первого блока памяти, выход второго блока дешифрации соединен с входом второго блока памяти, а выход второго счетчика через третий счетчик соединен с первым входом третьего блока дешифрации, второй вход которого подключен к выходу первого блока памяти, первый и второй выходы третьего блока дешифрации подключены через четвертый и пятый счетчики соответственно к первым входам четвертого и пятого блоков дешифрации, вторые входы которых соединены с выходом первого блока памяти, а выходы четвертого и пятого блоков дешифрации подключены соответственно к первому и второму входам первого блока сравнения, отличающееся тем, что в него дополнительно введены пятый, шестой, седьмой, восьмой и девятый счетчики, а также пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый блоки дешифрации и блок управления, вырабатывающий сигналы разрешения на запись принятых данных пакета и последующего их побайтного считывания для обнаружения данных протокола TCP/IP, сигналы индикации об обнаружении повторяющихся запросов, сигналы обнуления ячеек памяти первого блока памяти, при этом входы блока управления подключены к второму выходу первого блока дешифрации, к третьему выходу третьего блока дешифрации, к второму выходу первого блока сравнения, к второму выходу шестого блока дешифрации, к первому выходу седьмого блока дешифрации, к выходу восьмого блока дешифрации, к выходу девятого блока дешифрации, к первому выходу десятого блока дешифрации, к двум выходам одиннадцатого блока дешифрации, а одиннадцатый выход блока управления подключен к входу первого счетчика и к первому блоку памяти, причем выход второго блока памяти соединен с первым входом шестого счетчика, второй вход которого подключен к выходу первого блока сравнения, а его выход - к входу шестого блока дешифрации, первый выход которого соединен с входом седьмого счетчика, выход которого подключен к входу седьмого блока дешифрации, второй выход которого соединен с входом восьмого счетчика, а выход восьмого счетчика подключен к первому входу восьмого, девятого и десятого блоков дешифрации, вторые входы каждого из которых соединены с выходом первого блока памяти, к которому также подключены вторые входы седьмого, шестого и одиннадцатого блоков дешифрации, причем второй выход десятого блока дешифрации соединен с входом девятого счетчика, выход которого подключен к первому входу одиннадцатого блока дешифрации.