Делитель частоты

 

О П И"С"А"Н И Е

ИЗОБРЕТЕНИЯ

240QI6

Союз Советскик

Социелистичвскик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 04.111.1968 (№ 1223041/18-24) Кл. 21ат, 36/22

42m, 3/00 с .присоед инениехт заявки №

Приоритет

МПК Н 03k

G 06f

УДК 681.3.055:621.

374 44 (088 8) Комитет по делом изобрвтвиий и открытий при Совете Мииистров

СССР

Опубликовано 21.111,1969. Бюллетень ¹ 12

Дата опубликования описания 18Х111.1969

Автор изобретения

Г. Я. Бахчиев

Заявитель

ДЕЛИТЕЛЬ ЧАСТОТЪ1

Предлагаемое устройство относится к области вычислительной техники и приборостроения и может быть использовано при разработке дискретных вычислительных устройств и других приборов, предназначенных для решения статистических задач, в частности, в устройствах для вычисления математического ожидания, дисперсии, нормированного коэффициента корреляции и других характеристик случайных процессов.

Известные делители частоты, построенные на счетчиках, триггерах и логических схемах, обладая повышенным быстродействием, осуществляют деление входной частоты на один вполне определенный коэффициент.

Предлагаемое устройство позволяет осуществлять деление на переменный целочисленный коэффициент, что расширяет его логические возможности.

Это достигается тем, что в нем вход вычитания и вход сложения соответственно первого и второго реверсивных счетчиков через одну из схем совпадения соединен с единичным выходом триггера, нулевой выход которого подключен на вход второй схемы совпадения, связанной через схему сборки и непосредственно со входами сложения и вычитания соответственно первого и второго реверсивных счетчиков. Входы последних подключены соответственно к единичному и нулевому входам триггера, а также ко второй схеме сборки; выход схемы сборки является выходом делителя частоты, причем управление делителем осуществляется через триггер и схему совпадения, соединенную с входной шиной.

На чертеже представлена функциональная схема делителя частоты.

Делитель состоит из двух N-разрядных двоичных реверсивных счетчиков РС, и РС,, двух

10 триггеров Т, и Т, трех логических схем совпадения Иь И, Иэ и двух логических схем сборки ИЛИ, и ИЛИз.

Вначале все разряды реверсивных счетчиков РС, и РСз устанавливаются в положение

15 единицы, а триггеры Т, и Т, — в положение нуля. Каждый из реверсивных счетчиков имеет два входа и один выход. Вход / реверсивного счетчика РС, является входом сложения, вход 2 — входом вычитания, выход 3 в мину20 совым выходом. Вход 4 реверсивного счетчика РСз является входом сложения, вход 5— входом вычитания, выход б — минусовым выходом. Левые входы триггеров Т и Тз — единичные, правые входы — нулевые, левые вы25 ходы — нулевые, а правые выходы — единичные.

На вход 7 схемы сборки ИЛИ подаются импульсы, число которых должно соответствовать требуемому коэффициенту деления, на

30 импульсный вход 8 схемы совпадения И, по2400i6

55 даются входные импульсы, подле>кащпе делению, выходом делителя является выход 9 схемы сборки ИЛИ2, на единичный вход 10 триггера Т, подается командный импульс па разрешение деления, а на нулевой вход ll— командный импульс на запрет деления.

Делитель работает следующим образом.

Все разряды ревсрсишгых c tI.ò÷èêoâ РС и

РСг устанавливаются в поло>кение едгшпцы, а триггеры Т и Т вЂ” в положенщ нуля. 11cl вход 7 схемы сборки ИЛИ посьгластся число импульсов, соответствующее требуемому коэффициенту деления. C выхода схемы сборки

ИЛИ импульсы поступают ца вход сложения

1 реверсивного счетчика РС,. Первый импульс, поступивший на вход сложения 1 устанавливает реверсивный счетчик РС, в нуль.

При этом триггер Т2 не изменит своего положения, так как при установке в уль реверсивного счетчика РС на минусовом выходе 8 импульс не появляется, После посылки на вход 7 схемы сборки ИЛИ, шсла импульсов, соответствующего требуемому коэффициенту деления, в реверсивном счетчике РС, зафиксируется прямой код числа, на единицу меньший требуемого коэффициента деления, а в реверсивном счетчике РС будет зафиксирована минус единица в дополнительном коде.

После установки коэффициента дслешгя на единичный вход 10 триггера Т, подается командный импульс на разрешение деления, схема совпадения И откроется, и так как открыта схема совпадения И., входные импульсы, поступающие па импульсный вход схемы совпадения Иь через схемы совпадения Иь

И2 поступают на вход вычитания 2 реверсивного счетчика РС, и на вход сло>кения 4 реверсивного счетчика РС2. Первый импульс произведет установку нуля реверсивного счетчика РС, а в реверсивном счетчике РС, произведет первое вычитание. После того как на вход 8 делителя поступит число импульсов, соответствующее установленному коэффициенту деления, в реверсивном счетчике РС, все разряды установятся в положение единицы, на минусовом выходе 3 появится импульс, который установит триггер Т> в положение единицы и, пройдя через схему сборки ИЛИг, поступит на выход 9 делителя. При этом в реверсивном счетчике РС> фиксируется число, на едишщу меньшее установленного коэффициента деления. После установки "ðèããåðà Т> в положение единицы на входе схемы совпадения Иэ создается управляющее напряжение, схема И открывается, а схема совпадения И2 закрывается. Теперь входные импульсы будут проходить через схемы совпадения

Иг и Из и поступать на вход вычитания 5 реверсивного счетчика РСг, а через схему сбор5 0

35 ки ИЛИ вЂ” на вход сложения 1 реверсивного счетчика РСь Процесс деления повторится, но будет происходить в реверсивном счетчике РСг, а в реверсивном счетчике РС, будет происходить подготовка к следующему циклу деления.

1-1а выход 9 делителя через схему сборки

И. 1И2 поступит последовательность импульсов, сдвинутых относительно друг друга по фазе, соответствующей установленному коэффшгпенту деления. Описанный выше процесс деления входной частоты будет происходить до тех пор, пока па нулевой вход 11 триггера

Т нс поступит командный импульс на запрет деления.

Перед тем как производить деление входной частоты на коэффициент, отличный от предыдущего, необходимо установить устройство в исходное состояние, для чего все разряды обоих счетчиков устанавливаются в положение единицы, а затем на вход 7 схемы сборки ИЛИ посылается число импульсов, соответствующее новому коэффициенту деления, при этом триггеры Т> и Т2 должны находиться в положении нуля.

Установку коэффициента деления можно производить и параллельной переписью двоичного числа в соответствующие разряды реверсивного счетчика РСг по входам сложения, однако переппсываемое число должно быть меньше требуемого коэффициента деления на единицу. В данном случае в исходном положении реверсивный счетчик РС, должен быть установлен в нуль, а все разряды реверсивного счетчика РС2 — в положение единицы.

Предмет изобретения

Делитель частоты, содержащий реверсивпые счетчики, триггеры, схемы совпадения и схемы сборки, от гичаюгггийся тем, что, с целью расширения логических возможностей и повышения быстродействия, в нем вход вычитания и вход сложения соответственно первого и второго реверсивных счетчиков через одну из схем совпадения соединен с единичным выходом трш гера, нулевой выход которого подключен на вход второй схемы совпадения, связанной через схему сборки и непосредственно со входами сложения и вычитания соответственно первого и второго реверсивных счетчиков, выходы которых подключены соответственно к единичному и нулевому входам триггера, а также ко второй схеме сборки, выход указанной схемы является выходом делителя частоты, причем управление делителем осуществляется через триггер и схему совпадения, соединенную с входной шиной.

240016

Составитель Л. В. Скобелева

Редактор Б. С. Нанкина Техред Л. К. Малова Корректор 3, И. Чванкнна

Заказ 1799/6 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2