Система и способ выборочного приложения отрицательного напряжения к шинам слов во время считывания из запоминающего устройства

Данная группа изобретений относится к средствам считывания данных из матрицы памяти. Технический результат заключается в снижении тока утечки в магнитном оперативном запоминающем устройстве. Он достигается тем, что прикладывают сигнал считывания к битовой шине, соединенной с матрицей памяти, включающей в себя множество ячеек памяти, причем каждая из множества ячеек памяти содержит устройство на магнитных туннельных переходах (MTJ); прикладывают положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти; и прикладывают отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти, и прикладывают отрицательное напряжение к каждой шине слов во время состояния ожидания. 5 н. и 20 з.п. ф-лы, 7 ил.

 

Область техники, к которой относится изобретение

Настоящее раскрытие сущности, в общем, относится к системе и способу снижения тока утечки в магнитном оперативном запоминающем устройстве (MRAM).

Описание предшествующего уровня техники

Технологические усовершенствования привели к более компактным и обладающим большой вычислительной мощностью персональным вычислительным устройствам. Например, сегодня существует множество портативных персональных вычислительных устройств, в том числе беспроводные вычислительные устройства, такие как портативные беспроводные телефоны, персональные цифровые помощники (PDA) и пейджеры, которые являются небольшими, легкими и удобно носятся пользователями. Более конкретно, портативные беспроводные телефоны, такие как сотовые телефоны и IP-телефоны, могут передавать речевые пакеты и пакеты данных по беспроводным сетям. Дополнительно, многие такие беспроводные телефоны включают в себя другие типы устройств, которые содержатся в них. Например, беспроводной телефон также может включать в себя цифровой фотоаппарат, цифровую видеокамеру, цифровое записывающее устройство и проигрыватель аудиофайлов. Кроме того, такие беспроводные телефоны могут обрабатывать выполняемые инструкции, включающие в себя приложения, такие как приложение веб-обозревателя, которое может использоваться для того, чтобы осуществлять доступ в Интернет. По сути, эти беспроводные телефоны включают в себя значительные вычислительные возможности.

Усовершенствования в конструкции электронных схем обеспечивают повышение производительности электронных устройств, в том числе повышение скорости работы и снижение потребления мощности, чтобы продлевать время работы от аккумулятора для портативных устройств. Хотя новые технологии запоминающих устройств, таких как магнитное оперативное запоминающее устройство (MRAM) и магниторезистивное запоминающее устройство с произвольным доступом (STT-RAM), предлагают потенциал для быстрой операции считывания/записи на низкой мощности, эти устройства зачастую имеют небольшой запас считывания, что приводит к трудностям в надежном токовом считывании и обнаружении считывания. Помимо этого такие устройства зачастую подвержены току утечки. Ток утечки зачастую влияет на способность устройства считывать данные при низких напряжениях, поскольку запас считывания тока уменьшается при утечке тока.

Сущность изобретения

В конкретном варианте осуществления раскрыт способ считывания данных из матрицы памяти, включающей в себя устройства на магнитных туннельных переходах (MTJ). Способ включает в себя подачу сигнала считывания на битовую шину, соединенную с матрицей памяти, включающей в себя множество ячеек памяти. Каждая из множества ячеек памяти включает в себя MTJ-устройство. Способ включает в себя приложение положительного напряжения к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти. Способ дополнительно включает в себя отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти.

В другом конкретном варианте осуществления запоминающее устройство включает в себя матрицу ячеек памяти. Каждая из ячеек памяти в матрице ячеек памяти включает в себя устройство на магнитных туннельных переходах (MTJ). Запоминающее устройство также включает в себя множество битовых шин, соединенных с матрицей ячеек памяти. Запоминающее устройство дополнительно включает в себя множество шин слов, соединенных с матрицей ячеек памяти. Запоминающее устройство включает в себя логическую схему битовой шины, соединенную с множеством битовых шин и выполненную с возможностью подавать сигнал считывания на одну из множества битовых шин, соединенных с выбранной ячейкой памяти матрицы ячеек памяти. Запоминающее устройство включает в себя логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов из множества шин слов. Выбранная шина слов соединяется с выбранной ячейкой памяти. Логическая схема шины слов прикладывает отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти. Невыбранные шины слов включают в себя каждую из множества шин слов, помимо выбранной шины слов.

В другом конкретном варианте осуществления запоминающее устройство включает в себя логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти, которая включает в себя устройство на магнитных туннельных переходах (MTJ), и прикладывать отрицательное напряжение к невыбранным шинам слов.

В другом конкретном варианте осуществления раскрыто запоминающее устройство. Запоминающее устройство включает в себя средство для приложения сигнала считывания к битовой шине, соединенной с матрицей памяти, включающей в себя множество ячеек памяти. Каждая из множества ячеек памяти включает в себя устройство на магнитных туннельных переходах (MTJ). Запоминающее устройство также включает в себя средство для приложения положительного напряжения к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти. Запоминающее устройство дополнительно включает в себя средство для приложения отрицательного напряжения, по меньшей мере, к одной невыбранной шине слов, соединенной с матрицей памяти.

В другом конкретном варианте осуществления раскрыто беспроводное устройство, которое включает в себя процессор и беспроводной контроллер, реагирующий на процессор. Беспроводное устройство также включает в себя запоминающее устройство, соединенное с процессором. Запоминающее устройство включает в себя логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти, содержащей устройство на магнитных туннельных переходах (MTJ), и прикладывать отрицательное напряжение к невыбранным шинам слов.

Одно конкретное преимущество, предоставленное посредством раскрытых вариантов осуществления, заключается в улучшении работы при пониженных рабочих напряжениях вследствие увеличенного допустимого запаса тока считывания памяти. Другим конкретным преимуществом является снижение потребления мощности вследствие уменьшенного тока утечки в матрице памяти.

Другие аспекты, преимущества и признаки настоящего изобретения должны стать очевидными из прочтения всей заявки, включающей в себя следующие разделы: "Краткое описание чертежей", "Подробное описание изобретения" и "Формула изобретения".

Краткое описание чертежей

Фиг.1 является блок-схемой конкретного иллюстративного варианта осуществления системы для приложения отрицательного напряжения, по меньшей мере, к одной шине слов во время операций считывания из памяти;

фиг.2 является схемой второго иллюстративного варианта осуществления системы для приложения отрицательного напряжения, по меньшей мере, к одной шине слов во время операций считывания из памяти;

фиг.3 является схемой, иллюстрирующей запасы восприятия тока при считывании данных;

фиг.4 является схемой третьего иллюстративного варианта осуществления системы для приложения отрицательного напряжения, по меньшей мере, к одной шине слов во время операций считывания из устройства памяти;

фиг.5 является схемой, иллюстрирующей запасы восприятия напряжения при считывании данных;

фиг.6 является блок-схемой последовательности операций конкретного варианта осуществления способа считывания данных из матрицы памяти, включающей в себя устройства на магнитных туннельных переходах (MTJ); и

фиг.7 является блок-схемой устройства беспроводной связи, включающего в себя запоминающее устройство с логической схемой считывания отрицательным напряжением.

Подробное описание изобретения

Ссылаясь на фиг.1, проиллюстрирован конкретный вариант осуществления системы для приложения отрицательного напряжения к шине слов во время операций считывания из памяти, в целом обозначаемой 100. Система 100 включает в себя матрицу 102 ячеек памяти, соединенную с логической схемой 106 битовой шины через множество битовых шин 104. Матрица 102 ячеек памяти также соединена с логической схемой 110 шины слов через множественные шины слов 108. Логическая схема 110 шины слов соединяется с источником 112 положительного напряжения (V), заземлением (GRD) 114 системы и источником 116 отрицательного напряжения (NV).

В конкретном варианте осуществления, матрица 102 ячеек памяти включает в себя матрицу устройств на магнитных туннельных переходах (MTJ). Каждое MTJ-устройство хранит, по меньшей мере, одно значение данных, которое представляется посредством сопротивления через MTJ-устройство. Сопротивление может следовать из относительного совмещения двух магнитных полей в MTJ-устройстве, что может программироваться посредством подачи тока записи в MTJ-устройство. В конкретном варианте осуществления, каждая ячейка памяти матрицы 102 ячеек памяти может считываться посредством приложения сигнала выбора ячейки к соответствующей одной из множественных шин слов 108 и соответствующей одной из множественных битовых шин 104.

В конкретном варианте осуществления, логическая схема 110 шины слов выполнена с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов, которая соединяется с выбранной ячейкой памяти, и избирательно прикладывать отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти. Невыбранные шины слов могут включать в себя каждую из множественных шин слов 108, помимо выбранной шины слов. Например, логическая схема 108 шины слов может быть выполнена с возможностью избирательно соединять одну из множественных шин слов 108 с источником 112 положительного напряжения (V) и одновременно соединять остальную часть множественных шин слов 108 с источником 116 отрицательного напряжения (NV). В конкретном варианте осуществления, хотя некоторые или все электронные компоненты (не показаны) в логической схеме 110 шины слов функционируют, используя источник 112 положительного напряжения (V) и системное заземление (GND) 114, логическая схема 110 шины слов прикладывает только положительное или отрицательное напряжение, а не системное заземление к нескольким шинам слов 108.

Во время работы логическая схема 110 шины слов может определять выбранную шину слов, соответствующую выбранной ячейке памяти матрицы 102 ячеек памяти, и логическая схема 106 битовой шины может определять выбранную битовую шину, соответствующую выбранной ячейке памяти. Логическая схема 110 шины слов может прикладывать положительное напряжение к выбранной шине слов и отрицательное напряжение к невыбранным шинам слов, тогда как логическая схема битовой шины может прикладывать положительное напряжение к выбранной битовой шине и системное заземление к невыбранным битовым шинам. Посредством приложения отрицательного напряжения к невыбранным шинам слов ток утечки из ячеек памяти, соединенных с невыбранными словарными шинами, уменьшается, предоставляя более точное определение тока и, следовательно, сопротивление выбранной ячейки памяти. В конкретном варианте осуществления, уменьшенный ток утечки также обеспечивает меньший размер элемента и предоставляет увеличенную плотность матрицы памяти, более низкое системное напряжение, уменьшенные токи во время записей данных вследствие более чувствительных считываний данных, увеличенного числа ячеек памяти на шину слов и больших размеров матрицы или любой комбинации вышеозначенного.

В качестве иллюстративного, неограничивающего примера положительное напряжение может быть в диапазоне между приблизительно 3,3 В (обычное напряжение для других электронных устройств) и приблизительно 0,7 В (например, для технологий на 22 нм или на 32 нм), и в конкретном примере может быть между приблизительно 1,2 В и приблизительно 2 В. Аналогично, в иллюстративном, неограничивающем примере отрицательное напряжение может быть в диапазоне от приблизительно -0,2 В до приблизительно -0,5 В, так что отрицательное напряжение может быть достаточно большим для того, чтобы значительно уменьшать ток утечки, но не достаточно большим для того, чтобы оказывать негативное влияние на работу устройства. Хотя предоставляются иллюстративные примеры диапазонов электрического потенциала, любое положительное и отрицательное напряжение может использоваться в зависимости от конкретной реализации.

Ссылаясь на фиг.2, проиллюстрирован второй иллюстративный вариант осуществления системы для приложения отрицательного напряжения к шине слов во время операций считывания из памяти, в общем, обозначаемой 200. Система 200 включает в себя матрицу ячеек памяти, такую как типичная ячейка 220 памяти. Буфер 202 шин слов соединяется с набором шин слов (WL0, WL1, …, WLn) 204, которые соединяются с матрицей ячеек памяти. Набор битовых шин (BL0, BL1, …, BLn), включающий в себя типичную битовую шину BL0 212, соединяется с матрицей ячеек памяти и дополнительно соединяется с логической схемой 214 битовой шины. Матрица ячеек памяти дополнительно соединяется с набором шин источника (SL0, SL1, …, SLn). Устройство 230 сравнения сравнивает сигнал в типичной битовой шине 212 с сигналом в опорной шине 232, чтобы формировать выходной сигнал 234, который указывает значение, хранимое в выбранной ячейке памяти.

В конкретном варианте осуществления, каждая ячейка памяти включает в себя устройство на магнитных туннельных переходах (MTJ), такое как типичное MTJ-устройство 222, соединенное с коммутационным устройством, таким как типичный транзистор 224. Каждое MTJ-устройство может включать в себя свободный слой, фиксированный слой и туннельный переход, к примеру типичный свободный слой 260, туннельный переход 262 и фиксированный слой 264 MTJ-устройства 222. Фиксированный слой 264 может включать в себя практически фиксированное магнитное поле, имеющее первую ориентацию, а свободный слой 260 может включать в себя магнитное поле, имеющее программируемую ориентацию. Когда магнитное поле в свободном слое 260 ориентировано так, чтобы совпадать с первой ориентацией, сопротивление электрическому току через свободный слой 260 и фиксированный слой 264 через туннельный переход 262 ниже, чем в том случае, когда области имеют противоположные ориентации. В конкретном варианте осуществления, MTJ-устройство работает как магниторезистивное устройство (с переносом спинового момента) (STT).

Логическая схема 214 битовой шины выполнена с возможностью подавать сигнал считывания к одной из набора битовых шин BL0, BL1, …, BLn, которая соединена с выбранной ячейкой памяти матрицы ячеек памяти. В конкретном варианте осуществления, сигналом считывания является напряжение считывания, прикладываемое к битовой шине 212, когда ячейка 220 памяти выбирается.

В конкретном варианте осуществления, буфер 202 шин слов включает в себя логическую схему 240 управления, соединенную с набором возбудителей, который включает в себя типичный возбудитель 242. Каждый возбудитель соединяется с соответствующей словарной шиной из набора шин слов 204, источником положительного напряжения (Vdd) и источником отрицательного напряжения (NV). Каждый возбудитель может быть выполнен с возможностью избирательно соединять Vdd-источник или NV-источник с соответствующей шиной слов на основе ввода, принимаемого от логической схемы 240 управления.

В конкретном варианте осуществления, логическая схема 240 управления выполнена с возможностью избирательно прикладывать положительное напряжение Vdd к выбранной шине слов, которая соединяется с выбранной ячейкой памяти, и прикладывать отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти. В конкретном варианте осуществления, логическая схема 240 управления выполнена с возможностью прикладывать отрицательное напряжение к каждой из набора шин слов 204, помимо выбранной шины слов, посредством инструктирования каждому устройству возбуждения невыбранной шины слов соединять невыбранную шину слов с источником отрицательного напряжения (NV). В конкретном варианте осуществления, управляющая логика 240 также может быть выполнена с возможностью предоставлять отрицательное напряжение в каждую из набора шин слов 204, когда ни одна из шин слов не выбрана, к примеру, во время состояния ожидания.

Во время работы, в конкретном варианте осуществления, ячейка памяти выбирается для операции считывания, такая как ячейка 220 памяти. Буфер 202 шин слов может избирательно соединять выбранную шину слов (WL0) с источником положительного напряжения и соединять невыбранные шины слов (WL1, …, WLn) с источником отрицательного напряжения с использованием логической схемы управления, чтобы инструктировать каждому устройству возбуждения избирательно соединять соответствующую шину слов либо с источником положительного напряжения (Vdd), либо с источником отрицательного напряжения (NV). В конкретном варианте осуществления, невыбранные шины слов включают в себя, по меньшей мере, одну из набора шин слов 204, помимо выбранной шины слов.

В конкретном варианте осуществления, приложение отрицательного напряжения повышает запас считывания выбранной ячейки 220 памяти, поскольку отрицательное напряжение является достаточным для того, чтобы уменьшать ток утечки из невыбранных ячеек памяти. Таким образом, когда отрицательное напряжение прикладывается к невыбранным шинам слов WL1, …, WLn, но не прикладывается к выбранной шине слов WL0, результирующий ток Iread считывания преимущественно определяется током Iread1 считывания через выбранную ячейку 220 памяти, а не посредством токов утечки от других ячеек памяти, соединенных с битовой шиной 212. Таким образом, значения данных, указываемые посредством различных уровней тока считывания вследствие магниторезистивных эффектов в выбранной ячейке 220 памяти, могут различаться по "шуму" в токе считывания, вызываемому током утечки. В конкретном варианте осуществления, отрицательное напряжение составляет менее 0,5 вольт, и в качестве неограничивающего примера может составлять приблизительно 0,2 вольт меньше, чем напряжение системного заземления.

В конкретном варианте осуществления, устройство 230 сравнения включает в себя усилитель считывания тока (CSA), выполненный с возможностью сравнивать ток Iread считывания в битовой шине 212 с опорным током Iref и формировать выходной сигнал 234 на основе сравнения. Например, когда Iread<Iref, выходной сигнал 234 может быть логическим значением "1", а когда Iread>=Iref, выходной сигнал 234 может быть логическим значением "0". Хотя устройство 230 сравнения проиллюстрировано как сравнивающее ток считывания с опорным током, который является чувствительным к напряжению в ячейке памяти (например, разности потенциалов, прикладываемой между битовой шиной BL0 и шиной SL0 источника), другие способы функционирования будут очевидны специалистам в данной области техники как находящиеся в рамках объема настоящего раскрытия сущности. Например, как дополнительно описано в связи с фиг.4, устройство 230 сравнения может сравнивать напряжение в битовой шине 212 с опорным напряжением в ответ на подачу тока в ячейку 220 памяти. В качестве другого примера, устройство 230 сравнения может быть сконфигурировано с возможностью определять амплитуду или знак входного сигнала, а не выполнять прямое сравнение с опорным сигналом.

В конкретном варианте осуществления, система 200 может быть включена в один или более других компонентов или устройств. Например, система 200 может быть частью оперативного запоминающего устройства (RAM). В иллюстративном варианте осуществления, каждое MTJ-устройство, такое как типичное MTJ-устройство 222, может быть расположено в битовой ячейке магниторезистивного запоминающего устройства с произвольным доступом (STT-RAM), и усилитель считывания тока может соединяться с одной или более из битовых ячеек.

Ссылаясь на фиг.3, показана иллюстрация запасов считывания тока для считывания данных, ассоциированных со считыванием запоминающего устройства на магнитных туннельных переходах (MTJ), в общем, обозначаемой 300. Уровень 302 опорного тока (Iref) иллюстрируется как меньший уровня 304 тока считывания для значения "0" (Iread0) и превышающий уровень 306 тока считывания для значения "1" (Iread1) по вертикальной оси. Запас 312 считывания "1" указывает разность между уровнем 302 опорного тока и уровнем 306 тока считывания для значения "1". Запас 310 считывания "0" иллюстрирует разность между уровнем 304 тока считывания для значения "0" и уровнем 302 опорного тока.

В иллюстративном варианте осуществления, уровень 302 опорного тока может соответствовать опорному сигналу Iref 232, а уровни 304 и 306 тока считывания могут соответствовать соответствующим значениям тока Iread1 считывания, когда значение данных "0" или "1" считывается в ячейке 220 памяти системы 200 по фиг.2, в отсутствии тока утечки от других ячеек памяти. Каждый из запасов 310 и 312 считывания может представлять допуск по шуму, ассоциированный с операцией считывания, таким образом, что максимальным допустимым уровнем случайного шума является меньший из запасов 310 и 312 считывания. Таким образом, допуск к случайному шуму повышается, когда запасы 310 и 312 считывания приблизительно равны.

Тем не менее, ток утечки, формируемый посредством невыбранных запоминающих устройств, соединенных с шиной считывания данных, добавляется к полному току на шине считывания данных, сдвигая уровень тока считывания для значения "0" и уровень тока считывания для значения "1" к сдвинутым уровням 322 и 324, соответственно. Когда уровень 302 опорного тока не сдвигается, новый запас 326 считывания "0" увеличивается, а новый запас 328 сдвига для считывания "1" понижается по сравнению с предшествующими запасами 310 и 312, соответственно. Полный допуск по шуму, следовательно, уменьшается, поскольку амплитуда шума, которая превышает меньший из двух новых запасов 326 и 328 сдвига для считывания, может приводить к ошибочному результату.

Ток утечки, формируемый посредством невыбранных запоминающих устройств, может уменьшаться посредством приложения отрицательного напряжения к шинам слов, соединенным с невыбранными устройствами. Отрицательное напряжение может выбираться, чтобы возвращать запасы считывания практически равными значениям 310 и 312. Таким образом, размеры элементов матрицы памяти могут уменьшаться, дополнительные устройства добавляться к шинам считывания данных, рабочие напряжения могут понижаться или любая комбинация вышеозначенного выполняться, с уменьшенными негативными эффектами.

Ссылаясь на фиг.4, проиллюстрирован третий иллюстративный вариант осуществления системы для приложения отрицательного напряжения к шине слов во время операций считывания из памяти, в общем, обозначаемой 400. Система 400 включает в себя матрицу ячеек памяти, такую как типичная ячейка 420 памяти. Буфер 402 шин слов соединяется с набором шин слов (WL0, WL1, …, WLn) 404, которые соединяются с матрицей ячеек памяти. Набор битовых шин (BL0, BL1, …, BLn), включающий в себя типичную битовую шину BL0 412, соединяется с матрицей ячеек памяти и дополнительно соединяется с логической схемой 414 битовой шины. Матрица ячеек памяти дополнительно соединяется с набором шин источника (SL0, SL1, …, SLn). Устройство 430 сравнения напряжения сравнивает напряжение Vread в типичной битовой шине 412 с опорным напряжением Vref 432, чтобы формировать выходной сигнал 434, который указывает значение, хранимое в выбранной ячейке памяти.

В конкретном варианте осуществления, каждая ячейка памяти включает в себя устройство на магнитных туннельных переходах (MTJ), такое как типичное MTJ-устройство 422, соединенное с коммутационным устройством, таким как типичный транзистор 424. Каждое MTJ-устройство может включать в себя свободный слой, фиксированный слой и туннельный переход, к примеру, типичный свободный слой 460, туннельный переход 462 и фиксированный слой 464 MTJ-устройства 422. Фиксированный слой 464 может включать в себя практически фиксированное магнитное поле, имеющее первую ориентацию, а свободный слой 460 может включать в себя магнитное поле, имеющее программируемую ориентацию. Когда магнитное поле в свободном слое 460 ориентировано так, чтобы совпадать с первой ориентацией, сопротивление электрическому току через свободный слой 460 и фиксированный слой 464 через туннельный переход 462 ниже, чем в том случае, когда области имеют противоположные ориентации. В конкретном варианте осуществления, MTJ-устройство работает как магниторезистивное устройство (STT).

В конкретном варианте осуществления, логическая схема 414 битовой шины выполнена с возможностью подавать сигнал считывания к одной из набора битовых шин BL0, BL1, …, BLn, которая соединена с выбранной ячейкой памяти матрицы ячеек памяти, посредством приложения тока считывания к битовой шине 412, когда ячейка 420 памяти выбирается.

В конкретном варианте осуществления, буфер 402 шин слов включает в себя логическую схему 440 управления, соединенную с набором устройств возбуждения, который включает в себя типичное устройство возбуждения 442. Каждое устройство возбуждения соединяется с соответствующей шиной слов из набора шин слов 404, источником положительного напряжения (Vdd) и источником отрицательного напряжения (NV). Каждое устройство возбуждения может быть выполнено с возможностью избирательно соединять Vdd-источник или NV-источник с соответствующей шиной слов на основе ввода, принимаемого от логической схемы 440 управления.

В конкретном варианте осуществления, логическая схема 440 управления выполнена с возможностью избирательно прикладывать положительное напряжение Vdd к выбранной шине слов, которая соединяется с выбранной ячейкой памяти, и прикладывать отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти. В конкретном варианте осуществления, логическая схема 440 управления выполнена с возможностью прикладывать отрицательное напряжение к каждой из набора шин слов 404, помимо выбранной шины слов, посредством инструктирования каждому устройству возбуждения невыбранной шины слов соединять невыбранную шину слов с источником отрицательного напряжения (NV). В конкретном варианте осуществления, управляющая логика 440 также может быть выполнена с возможностью подавать отрицательное напряжение в каждую из набора шин слов 404, когда ни одна из шин слов не выбрана, к примеру, во время состояния ожидания.

Во время работы, в конкретном варианте осуществления, ячейка памяти выбирается для операции считывания, такая как ячейка 420 памяти. Буфер 402 шин слов может избирательно соединять выбранную шину слов (WL0) с источником положительного напряжения и соединять невыбранные шины слов (WL1, …, WLn) с источником отрицательного напряжения с использованием логической схемы управления, чтобы инструктировать каждому устройству возбуждения избирательно соединять соответствующую шину слов либо с источником положительного напряжения (Vdd), либо с источником отрицательного напряжения (NV). В конкретном варианте осуществления, невыбранные шины слов включают в себя, по меньшей мере, одну из набора шин слов 404, помимо выбранной шины слов.

В конкретном варианте осуществления, приложение отрицательного напряжения повышает запас считывания выбранной ячейки 420 памяти, поскольку отрицательное напряжение является достаточным для того, чтобы уменьшать ток утечки из невыбранных ячеек памяти. Таким образом, когда отрицательное напряжение прикладывается к невыбранным шинам слов WL1, …, WLn, но не прикладывается к выбранной шине слов WL0, результирующее напряжение Vread считывания преимущественно определяется током Iread1 считывания через сопротивление выбранной ячейки 420 памяти с уменьшенными эффектами вследствие токов утечки в других ячейках памяти, соединенных с битовой шиной 412. Таким образом, значения данных, указываемые посредством различных уровней напряжения считывания вследствие магниторезистивных эффектов в выбранной ячейке 420 памяти, могут различаться по "шуму", вызываемому посредством тока утечки.

В конкретном варианте осуществления, устройство 430 сравнения напряжения включает в себя усилитель считывания (восприятия) напряжения (VSA), выполненный с возможностью сравнивать напряжение Vread считывания в битовой шине 412 с опорным напряжением Vref 432 и формировать выходной сигнал 434 на основе сравнения. Например, когда Vread<Vref, выходной сигнал 434 может быть логическим значением "0", а когда Vread>= Vref, выходной сигнал 434 может быть логическим значением "1".

В конкретном варианте осуществления, система 400 может быть включена в один или более других компонентов или устройств. Например, система 400 может быть частью оперативного запоминающего устройства (RAM). В иллюстративном варианте осуществления, каждое MTJ-устройство, такое как типичное MTJ-устройство 422, может быть расположено в битовой ячейке магниторезистивного запоминающего устройства с произвольным доступом (STT-RAM), и усилитель считывания напряжения может соединяться с одной или более из битовых ячеек.

Ссылаясь на фиг.5, показана иллюстрация запасов считывания для напряжения считывания данных, ассоциированных со считыванием запоминающего устройства на магнитных туннельных переходах (MTJ), в целом обозначаемая 500. Уровень 502 опорного напряжения (Vref) иллюстрируется как меньший уровня 504 напряжения считывания значения "1" (Vread1) и превышающий уровень 506 напряжения считывания значения "0" (Vread0) по вертикальной оси. Запас 512 считывания "0" указывает разность между уровнем 502 опорного напряжения и уровнем 506 напряжения считывания значения "0". Запас 510 считывания "1" иллюстрирует разность между уровнем 504 напряжения считывания значения "1" и уровнем 502 опорного напряжения.

В иллюстративном варианте осуществления, уровень 502 опорного напряжения может соответствовать опорному сигналу Vref 432, а уровни 504 и 506 напряжения считывания могут соответствовать соответствующим значениям напряжения считывания вследствие Iread1 через сопротивление ячейки 420 памяти, когда значение данных "0" или "1" считывается в ячейке 420 памяти системы 400 по фиг.4, в отсутствии тока утечки от других ячеек памяти. Каждый из запасов 510 и 512 считывания может обеспечить допуск по шуму, ассоциированный с операцией считывания, таким образом, что максимальным допустимым уровнем случайного шума является меньший из запасов 510 и 512 считывания. Таким образом, допуск к случайному шуму повышается, когда запасы 510 и 512 считывания приблизительно равны.

Тем не менее, ток утечки, формируемый посредством невыбранных запоминающих устройств, соединенных с линией считывания данных, отводит ток считывания, прикладываемый к линии считывания данных, от выбранной ячейки памяти, сдвигая уровень напряжения считывания значения "1" и уровень напряжения считывания значения "0" к сдвинутым уровням 522 и 524, соответственно. Когда уровень 502 опорного напряжения не сдвигается, новый запас 526 считывания "1" понижается, а новый запас 528 сдвига для считывания "0" увеличивается по сравнению с предшествующими запасами 510 и 512, соответственно. Полный допуск по шуму, следовательно, уменьшается, поскольку абсолютная величина шума, которая превышает меньший из двух новых запасов 526 и 528 сдвига для считывания, может приводить к ошибочному результату.

Ток утечки, формируемый посредством невыбранных запоминающих устройств, может уменьшаться посредством приложения отрицательного напряжения к шинам слов, соединенным с невыбранными устройствами. Отрицательное напряжение может выбираться, чтобы возвращать запасы считывания практически равными значениям 510 и 512. Таким образом, размеры элементов матрицы памяти могут уменьшаться, дополнительные устройства добавляться к шинам считывания данных, рабочие напряжения могут понижаться или любая комбинация вышеозначенного выполняться, с уменьшенными негативными эффектами.

Ссылаясь на фиг.6, проиллюстрирован конкретный вариант осуществления способа считывания данных из матрицы памяти, включающей в себя устройства на магнитных туннельных переходах (MTJ). На этапе 602, сигнал считывания подается на битовую шину, соединенную с матрицей памяти, включающей в себя множество ячеек памяти. Каждая из множества ячеек памяти включает в себя MTJ-устройство. В конкретном варианте осуществления, каждое MTJ-устройство включает в себя свободный слой, фиксированный слой и туннельный переход, так что значение данных может представляться посредством ориентации магнитного поля в свободном слое относительно магнитного поля в фиксированном слое. В конкретном варианте осуществления, сигнал считывания включает в себя напряжение считывания, и значение данных может считываться посредством сравнения тока в MTJ-устройстве с опорным током, как проиллюстрировано на фиг.2-3. В другом варианте осуществления, сигнал считывания включает в себя ток считывания, и значение данных может считываться посредством сравнения напряжения в MTJ-устройстве с опорным напряжением, как проиллюстрировано на фиг.4-5.

Переходя к этапу 604, положительное напряжение прикладывается к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти. Переходя к этапу 606, отрицательное напряжение прикладывается к невыбранным шинам слов, соединенным с матрицей памяти. В конкретном варианте осуществления, положительное напряжение и отрицательное напряжение определяются посредством логической схемы шины слов, такой как логическая схема 110 шины слов, проиллюстрированная на фиг.1, логическая схема 240 управления, проиллюстрированная на фиг.2, или логическая схема 440 управления, проиллюстрированная на фиг.4. В конкретном варианте осуществления, приложение отрицательного напряжения повышает запас считывания выбранной ячейки памяти посредством уменьшения тока утечки из ячеек памяти, соединенных с невыбранными словарными шинами.

Переходя к этапу 608, в конкретном варианте осуществления, отрицательное напряжение прикладывается к каждой из шин слов во время состояния ожидания. Полная потребляемая мощность может уменьшаться вследствие уменьшенного тока утечки в матрице памяти во время состояния ожидания, когда отрицательное напряжение прикладывается к каждой из шин слов.

Фиг.7 является блок-схемой иллюстративного варианта осуществления устройства 700 связи, такого как устройство беспроводной связи, включающее в себя запоминающее устройство с логической схемой 732 считывания отрицательным напряжением, которое соединено с процессором, таким как процессор 710 цифровых сигналов (DSP). В конкретном примере, запоминающее устройство с логической схемой 732 считывания отрицательным напряжением включает в себя матрицу памяти ячеек на магнитных туннельных переходах (MTJ) и логическую схему шины слов, соединенную с несколькими словарными шинами и выполненную с возможностью прикладывать отрицательное напряжение к шинам слов невыбранных MTJ-ячеек во время операций считывания, как описано относительно фиг.1-6. В конкретном варианте осуществления, запоминающее устройство с логической схемой 732 считывания отрицательным напряжением включает в себя магниторезистивное запоминающее устройство с произвольным доступом (STT-RAM).

Фиг.7 также показывает контроллер 726 дисплея, который соединен с процессором 710 цифровых сигналов и с дисплеем 728. Кодер/декодер (кодек) 734 также может соединяться с процессором 710 цифровых сигналов. Динамик 736 и микрофон 738 могут соединяться с кодеком 734.

Фиг.7 также указывает, что беспроводной контроллер 740 может соединяться с беспроводной антенной 742 и реагировать на действия процессора 710 цифровых сигналов. В конкретном варианте осуществления, устройство 730 ввода и источник 744 питания соединяются с системой 722 в кристалле. Кроме того, в конкретном варианте осуществления, как проиллюстрировано на фиг.7, дисплей 728, устройство 730 ввода, динамик 736, микрофон 738, беспроводная антенна 742 и источник 744 питания являются внешними для системы 722 на микросхеме. Тем не менее, каждый из них может соединяться с компонентом системы 722 на микросхеме, таким как интерфейс или контроллер.

Специалисты в данной области техники дополнительно должны принимать во внимание, что различные иллюстративные логические блоки, конфигурации, модули, схемы и этапы алгоритма, описанные в связи с раскрытыми в данном документе вариантами осуществления, могут быть реализованы как электронные аппаратные средства, вычислительное программное обеспечение либо комбинации вышеозначенного. Чтобы понятно проиллюстрировать эту взаимозаменяемость аппаратных средств и программного обеспечения, различные иллюстративные компоненты, блоки, конфигурации, модули, схемы и этапы описаны выше, в общем, на основе их функциональности. Реализована эта функциональность в качестве аппаратных средств или программного обеспечения, зависит от конкретного варианта применения и проектных ограничений, накладываемых на систему в целом. Квалифицированные специалисты могут реализовывать описанную функциональность различными способами для каждого конкретного варианта применения, но такие решения по реализации не должны быть интерпретированы как являющиеся отступлением от объема настоящего раскрытия сущности.

Этапы способа или алгоритма, описанные в связи с раскрытыми в данном документе вариантами осуществления, могут быть реализованы непосредственно в аппаратных средствах, в программном модуле, приводимом в исполнение посредством процессора, или в их комбинации. Программный модуль может постоянно размещаться в памяти типа RAM, флэш-памяти, памяти типа ROM, памяти типа PROM, памяти типа EPROM, памяти типа EEPROM, в регистрах, на жестком диске, сменном диске, компакт-диске или любой другой форме носителя хранения данных, известной в данной области техники. Типичный носитель данных соединен с процессором так, что процессор может считывать информацию и записывать информацию на носитель данных. В альтернативном варианте, носитель данных может быть встроен в процессор. Процессор и носитель данных могут постоянно размещаться в ASIC. ASIC может постоянно размещаться в вычислительном устройстве или пользовательском терминале. В альтернативном варианте, процессор и носитель данных могут постоянно размещаться как дискретные компоненты в вычислительном устройстве или пользовательском терминале.

Предшествующее описание раскрытых вариантов осуществления предоставлено для того, чтобы давать возможность любому специалисту в данной области техники создавать или использовать раскрытые варианты осуществления. Различные модификации в этих вариантах осуществления должны быть очевидными для специалистов в данной области техники, а описанные в данном документе общие принципы могут быть применены к другим вариантам осуществления без отступления от сущности и объема раскрытия сущности. Таким образом, настоящее раскрытие сущности не имеет намерение быть ограниченным показанными в данном документе вариантами осуществления, а должно удовлетворять самому широкому возможному объему, согласованному с принципами и новыми признаками, задаваемыми посредством прилагаемой формулы изобретения.

1. Способ считывания данных из матрицы памяти, включающей в себя устройства на магнитных туннельных переходах (MTJ), при этом способ содержит этапы, на которых:
- прикладывают сигнал считывания к битовой шине, соединенной с матрицей памяти, включающей в себя множество ячеек памяти, причем каждая из множества ячеек памяти содержит устройство на магнитных туннельных переходах (MTJ);
- прикладывают положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти; и
- прикладывают отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти, и прикладывают отрицательное напряжение к каждой шине слов во время состояния ожидания.

2. Способ по п.1, в котором каждое MTJ-устройство содержит свободный слой, фиксированный слой и туннельный переход.

3. Способ по п.1, в котором приложение отрицательного напряжения к невыбранным шинам слов повышает запас считывания выбранной ячейки памяти.

4. Способ по п.3, котором приложение отрицательного напряжения к невыбранным шинам слов повышает запас считывания выбранной ячейки памяти посредством уменьшения тока утечки из ячеек памяти, соединенных с невыбранными шинами слов.

5. Способ по п.1, в котором сигнал считывания включает в себя ток считывания или напряжение считывания.

6. Запоминающее устройство, содержащее:
- матрицу ячеек памяти, причем каждая из ячеек памяти в матрице ячеек памяти содержит устройство на магнитных туннельных переходах (MTJ);
- множество битовых шин, соединенных с матрицей ячеек памяти;
- множество шин слов, соединенных с матрицей ячеек памяти;
- логическую схему битовой шины, соединенную с множеством битовых шин и выполненную с возможностью подавать сигнал считывания на одну из множества битовых шин, соединенных с выбранной ячейкой памяти матрицы ячеек памяти; и
- логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов из множества шин слов, причем выбранная шина слов соединена с выбранной ячейкой памяти, и при этом логическая схема шины слов прикладывает отрицательное напряжение к невыбранным шинам слов, соединенным с матрицей памяти, причем невыбранные шины слов включают в себя каждую из множества шин слов, помимо выбранной шины слов, и причем логическая схема шины слов прикладывает отрицательное напряжение к каждой из множества шин слов во время состояния ожидания.

7. Запоминающее устройство, содержащее:
- логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти, содержащей устройство на магнитных туннельных переходах (MTJ), и прикладывать отрицательное напряжение к невыбранным шинам слов, причем отрицательное напряжение прикладывают к каждой из множества шин слов во время состояния ожидания.

8. Запоминающее устройство по п.7, дополнительно содержащее источник отрицательного напряжения, выполненный с возможностью прикладывать отрицательное напряжение к невыбранным шинам слов.

9. Запоминающее устройство по п.8, в котором логическая схема шины слов избирательно соединяет источник отрицательного напряжения с невыбранными шинами слов.

10. Запоминающее устройство по п.8, дополнительно содержащее матрицу ячеек памяти, причем каждая ячейка памяти в матрице ячеек памяти содержит MTJ-устройство.

11. Запоминающее устройство по п.7, дополнительно содержащее:
- матрицу ячеек памяти, причем каждая ячейка памяти в матрице ячеек памяти содержит MTJ-устройство, при этом множество шин слов соединяются с матрицей ячеек памяти;
- множество битовых шин, соединенных с матрицей ячеек памяти; и
- компоновку логической схемы битовой шины, соединенную с множеством битовых шин и выполненную с возможностью подавать сигнал считывания на одну из множества битовых шин, соединенных с выбранной ячейкой памяти матрицы ячеек памяти.

12. Запоминающее устройство по п.11, в котором невыбранные шины слов включают в себя, по меньшей мере, одну из множества шин слов, помимо выбранной шины слов.

13. Запоминающее устройство по п.12, в котором каждое MTJ-устройство содержит свободный слой, фиксированный слой и туннельный переход.

14. Запоминающее устройство по п.7, в котором приложение отрицательного напряжения к невыбранным шинам слов повышает запас считывания выбранной ячейки памяти.

15. Запоминающее устройство по п.11, в котором сигнал считывания включает в себя ток считывания или напряжение считывания.

16. Запоминающее устройство по п.7, в котором отрицательное напряжение приложенное к невыбранным шинам слов, является достаточным для того, чтобы уменьшать ток утечки из невыбранных ячеек памяти.

17. Запоминающее устройство по п.7, в котором отрицательное напряжение прикладывается к невыбранным шинам слов, но не прикладывается к выбранной шине слов во время операции считывания.

18. Запоминающее устройство по п.7, в котором MTJ-устройство расположено в битовой ячейке устройства оперативной памяти с переносом момента спина (STT-RAM).

19. Запоминающее устройство по п.18, дополнительно содержащее усилитель считывания тока, соединенный с битовой ячейкой.

20. Запоминающее устройство по п.7, в котором отрицательное напряжение больше -0,5 В.

21. Запоминающее устройство по п.20, в котором отрицательное напряжение приблизительно -0,2 В.

22. Запоминающее устройство, содержащее:
- средство для подачи сигнала считывания на битовую шину, соединенную с матрицей памяти, включающей в себя множество ячеек памяти, причем каждая из множества ячеек памяти содержит устройство на магнитных туннельных переходах (MTJ);
- средство для приложения положительного напряжения к выбранной шине слов, соединенной с выбранной ячейкой памяти матрицы памяти; и
- средство для приложения отрицательного напряжения, по меньшей мере, к одной невыбранной шине слов, соединенной с матрицей памяти; и
средство для приложения отрицательного напряжения к каждой шине слов, присоединенной к матрице памяти во время состояния ожидания.

23. Запоминающее устройство по п.22, дополнительно содержащее источник отрицательного напряжения, соединенный со средством для приложения отрицательного напряжения.

24. Беспроводное устройство, содержащее:
- процессор и
- запоминающее устройство, соединенное с процессором, причем запоминающее устройство включает в себя логическую схему шины слов, соединенную с множеством шин слов и выполненную с возможностью избирательно прикладывать положительное напряжение к выбранной шине слов, соединенной с выбранной ячейкой памяти, содержащей устройство на магнитных туннельных переходах (MTJ), и прикладывать отрицательное напряжение к невыбранным шинам слов, причем отрицательное напряжение прикладывают к каждой из множества шин слов во время состояния ожидания.

25. Беспроводное устройство по п.24, в котором запоминающее устройство содержит устройство оперативной памяти с переносом момента спина (STT-RAM).