Дельта-сигма-цифро-аналоговый преобразователь

Изобретение относится к Дельта-сигма-ЦАП, выполненному с возможностью преобразовывать цифровой входной сигнал в двоичный выходной сигнал, дискретный по времени в соответствии с тактовыми импульсами. Техническим результатом является повышение точности преобразования. Дельта-сигма-ЦАП выполнен таким образом, что во время работы он формирует выходной сигнал путем последовательного присоединения эталонных сигналов пакета эталонных сигналов, причем каждый из эталонных сигналов пакета является двоичным, дискретным по времени в соответствии с тактовыми импульсами и длительность такта эталонного сигнала составляет несколько тактовых импульсов. По меньшей мере два эталонных сигнала пакета отличаются друг от друга средней величиной эталонного сигнала, образованной на соответствующей длине такта эталонного сигнала, причем каждый из эталонных сигналов пакета имеет одинаковое количество фронтов. 3 н. и 22 з.п. ф-лы, 7 ил.

 

Настоящее изобретение относится к Дельта-сигма-цифро-аналоговому преобразователю (Дельта-сигма-ЦАП), выполненному с возможностью преобразовывать цифровой входной сигнал в двоичный, дискретный по времени соответственно тактовому импульсу выходной сигнал. При этом существует возможность аналогового отображения значения входного сигнала через образованное за несколько тактовых импульсов среднее значение величины выходного сигнала.

Дельта-сигма-ЦАПы включают, по меньшей мере, один дельта-сигма-модулятор первого или более высокого порядка. Принцип работы дельта-сигма модуляторов известен из уровня техники. Дельта-сигма-модуляторы обрабатывают входной сигнал (цифровой или аналоговый) и преобразуют его в двоичный выходной сигнал, дискретный по времени в соответствии с тактовыми импульсами, причем в обработку входного сигнала включается и соответствующий выводимый выходной сигнал. Тактовая частота работы дельта-сигма-модулятора и выведения выходного сигнала, как правило, значительно выше интенсивности информационного потока входного сигнала, а также выше, чем у многих других ЦАПов (принцип передискретизации). Выходной сигнал при каждом тактовом импульсе может принимать ровно одно из двух значений, обозначаемых как "1" и "0". Соответственно, выходной сигнал образует поток (англ. - stream/поток) из "1" и "0", причем скорость информационного потока, с которой выводят эти значения, соответствует тактовой частоте дельта-сигма-модулятора. Выходной сигнал дельта-сигма-модулятора часто обозначают понятием битстрим (поток двоичных разрядов). Среднее значение выходного сигнала дельта-сигма-модулятора соответствует значению входного сигнала.

Дельта-сигма-модуляторы часто применяют в высокоразрядных ЦАПах, в которых на основе принципа передискретизации можно добиться высокого запаса помехоустойчивости. Кроме этого дельта-сигма-модуляторы можно относительно просто внедрять в специализированных интегральных схемах (англ.: ASIC - application specific integrated circuit), комплексных программируемых логических устройствах (англ.: CPLD - complex programmable logic device) и/или в вентильных матрицах, программируемых пользователем (англ.: FPGA - Field Programmable Gate Array). При использовании в ЦАПе входной сигнал дельта-сигма-модулятора является цифровой величиной. Выходной сигнал дельта-сигма-модулятора, образованный, как правило, потоком двоичных разрядов, проходит фильтрацию в аналоговом фильтре низких частот для сохранения аналогового сигнала, величина которого соответствует цифровому входному значению входного сигнала.

В зависимости от подлежащей отображению входной величины (цифрового) входного сигнала выходной сигнал дельта-сигма-модулятора в Дельта-сигма-ЦАПе имеет различное соотношение между "1" и "0". За счет этого частота чередования "1" и "0" также зависит от необходимости отображения входной величины. Ниже это раскрыто со ссылкой на Фиг.1а-1с, на которых соответствующий выходной сигнал AS дельта-сигма-модулятора наложен на время t. Вдоль временной оси обозначены соответствующие тактовые циклы. Например, в выходном сигнале дельта-сигма-модулятора минимальная, поддающаяся отображению входная величина изображена серией "0", как это показано на Фиг.1а. Максимальная, поддающаяся отображению входная величина изображена серией "1", как это показано на Фиг.1b. В обоих случаях частота выходного сигнала составляет 0 Гц (минимальная частота). Максимальную частоту выходной сигнал достигает, когда в выходном сигнале дельта-сигма-модулятора при каждом тактовом импульсе происходит чередование "1" и "0", как это показано на Фиг.1с. В зависимости от подлежащей отображению входной величины частота выходного сигнала соответственно варьируется в этом относительно широком частотном диапазоне.

Аналоговые фильтры низкой частоты рассчитаны, как правило, на относительно узкий диапазон частот, в котором они обеспечивают очень хорошие фильтрационные характеристики. Чем больше разнос фактической частоты от этого оптимального диапазона, тем, как правило, ниже фильтрационные характеристики. Возможность варьирования частоты выходного сигнала в широком диапазоне привела к применению в Дельта-сигма-ЦАПах относительно дорогостоящих аналоговых фильтров низких частот для фильтрации выходного сигнала. Следующая проблема заключается в том, что фронты (нарастающий и ниспадающий фронт) выходного сигнала проходят, как правило, не так идеально под прямым углом, как это показано на Фиг.1с. Чаще всего во фронтальной зоне (нарастающие фронты 2 и ниспадающие фронты 3 на Фиг.1с и 1d) возникают искажения, как, например, на Фиг.1d. Это искажение приводит к отклонению прохождения сигнала в зоне фронтов 2, 3 от идеального прямоугольного сигнала. Часто выходной сигнал перед попаданием на фильтр низкой частоты проходит гальваническую развязку. Это приводит, как правило, к дополнительному искажению фронтов 2, 3. Искажение фронтов 2, 3 приводит к сбою. Например, аналоговая фильтрация низких частот проходит, как правило, путем усреднения по времени плоскости под фильтруемым сигналом. Искажение во время усреднения или низкочастотной фильтрации приводит к отклонению от идеального прямоугольного прохождения сигнала. Дополнительной проблемой этого сбоя является его корреляция с количеством фронтов. Так как частота выходного сигнала дельта-сигма-модулятора и тем самым количество фронтов (за единицу времени) варьируется в большом диапазоне, сбой, вызванный искажением, нельзя исправить просто постоянной девиацией (англ.: Offset - смещение).

Эти проблемы имеют особое значение в случаях, когда необходимо преобразовать в аналоговое напряжение или ток цифровое измеренное значение величины регулирующего воздействия или цифровое действительное значение величины регулирующего воздействия. В частности, при таком применении необходимо добиться максимально точного преобразования с высокой степенью линейности.

В этой связи задачей настоящего изобретения является изготовление Дельта-сигма-ЦАПа, обеспечивающего максимально точное цифро-аналоговое преобразование в подлежащем отображению диапазоне значений входной величины для входного сигнала без необходимости применения дорогостоящих (аналоговых) фильтров и/или выполнения затратных процедур коррекции ошибок.

Техническим решением задачи является Дельта-сигма-ЦАП по независимому пункту 1 формулы изобретения. Предпочтительные варианты исполнения изобретения раскрыты в зависимых пунктах формулы изобретения.

Согласно данному изобретению изготовляют Дельта-сигма-ЦАП, обеспечивающий возможность преобразования цифрового входного сигнала в двоичный, дискретный по времени соответственно тактовому импульсу выходной сигнал. При этом возможно аналоговое отображение значения величины входного сигнала (далее "входная величина"), образованного многотактовым средним значением величины выходного сигнала. Дельта-сигма-ЦАП выполнен таким образом, что в процессе работы он формирует выходной сигнал путем последовательного присоединения эталонных сигналов из пакета эталонных сигналов, причем каждый из эталонных сигналов пакета является бинарным, дискретным по времени соответственно тактовому импульсу и длящимся в течение всей длины тактового импульса эталонного сигнала за несколько тактов. По меньшей мере, два эталонных сигнала пакета имеют отличные друг от друга средние значения величин эталонного сигнала, образованные соответствующей длиной тактового импульса эталонного сигнала, и каждый из эталонных сигналов пакета имеет преимущественно равное количество, в частности точно равное количество фронтов.

Дельта-сигма-ЦАП согласно изобретению обеспечивает кроме этого использование преимуществ дельта-сигма-преобразования, в том числе высокого запаса помехоустойчивости и простоты внедрения. Кроме этого предоставляемый выходной сигнал сформирован, в частности, таким образом, что значение его средней величины соответствует величине (или входной величине) цифрового входного сигнала. То, что выходной сигнал состоит из эталонных сигналов, каждый из которых имеет преимущественно одинаковое количество фронтов, в значительной степени сокращает частотный диапазон выходного сигнала. В частности, выходной сигнал имеет независимо от того, какая входная величина отображается, преимущественно постоянную частоту и преимущественно постоянное количество фронтов в течение всего времени. Таким образом, необходима менее дорогостоящая низкочастотная фильтрация выходного сигнала для формирования аналогового сигнала, и одновременно можно обеспечить отличные фильтрационные характеристики. Кроме этого можно значительно проще исправить сбой, вызванный искажением фронтов, так как сбой преимущественно постоянен независимо от отображаемой входной величины. Исправление сбоя можно, следовательно, осуществить путем девиации (англ.: Offset - смещение). Кроме этого в отношении некоторых приложений, например, при использовании Дельта-сигма-ЦАПа в регулировке величины силы тока (например, по стандарту 420 мА) для отображения значение измеренной величины или значения величины регулирующего воздействия предпочтительно согласно данному изобретению не допустить полного падения выходного сигнала до нулевого значения выходной величины.

Под Дельта-сигма-ЦАПом понимают ЦАП, выполненный с возможностью осуществления дельта-сигма-модуляции. В частности, такой Дельта-сигма-ЦАП включает, по меньшей мере, один дельта-сигма-модулятор (первого или более высокого порядка). При этом сам дельта-сигма-модулятор может быть выполнен различными способами.

Под "двоичным" выходным сигналом понимают выходной сигнал, квантованный по уровню и который одномоментно может принимать только ровно одну из двух возможных двоичных величин. Двоичные величины в данном случае обозначены как "1" и "0", но в принципе возможно использование и альтернативных обозначений "высокий" (англ.: "High") и "низкий" (англ.: "Low"). Двоичные величины отображены в выходном сигнале, например, двумя различными величинами напряжения, хотя в качестве альтернативы возможно использование двух различных величин силы тока и т.д. Под "дискретный по времени соответственно тактовому импульсу" понимают, что выходной сигнал по всей длине тактового импульса всегда имеет постоянную величину (в данном случае равную одной из двух двоичных величин). Рассмотренные выше свойства "двоичного, дискретного по времени соответственно тактовому импульсу выходного сигнала" соответствуют идеальной характеристике сигнала. Однако имеют место и такие характеристики сигнала, которые незначительно отличаются от этой идеальной характеристики вследствие искажений, сбоев и т.д. Под "с возможностью аналогового отображения" понимают, что средняя величина выходного сигнала коррелированна в заданном отношении с (цифровой) входной величиной входного сигнала. При этом средняя величина выходного сигнала не должна обязательно точно соответствовать входной величине входного сигнала. Например, она может быть смещена пропорционально ей и/или на одну девиацию.

Так как выходной сигнал образован последовательным присоединением эталонных сигналов, каждый из эталонных сигналов пакета эталонных сигналов имеет такие же двоичные величины и такой же тактовый импульс, как и вышеназванный выходной сигнал. Длина тактового импульса эталонного сигнала предпочтительно равна, по меньшей мере, трем тактам. Под "количеством фронтов" понимают общее количество фронтов соответствующего эталонного сигнала независимо от того, нарастающие или ниспадающие это фронты. Какое количество фронтов понимают под "главным образом равное" зависит от длины тактового импульса эталонного сигнала и сбоя, считающегося допустимым. Наилучшим результатом считают наличие у всех эталонных сигналов пакета (предпочтительно при равной длине тактового импульса) точно равного количества фронтов. При этом предусмотрено наличие предпочтительно точно равного количества как нарастающих, так и ниспадающих фронтов в одном эталонном сигнале. В определенных приложениях и, в частности, при большой длине тактового импульса эталонного сигнала даже наличие незначительных расхождений в количестве фронтов может обеспечить хороший результат.

Средняя величина эталонного сигнала определяет при этом задание весовых коэффициентов соответствующего эталонного сигнала в выходном сигнале. Поэтому различные эталонные сигналы должны быть последовательно присоединены таким образом, чтобы обеспечить возможность аналогового отображения величины (или входной величины) входного сигнала, образованной в течение всего времени средней величиной сохраненного выходного сигнала. Пакет эталонных сигналов может состоять ровно из двух эталонных сигналов с различными средними величинами эталонного сигнала или из более чем двух эталонных сигналов с различной у каждого из них средней величиной эталонного сигнала. В последнем случае отображаемый выходным сигналом диапазон выходной величины может быть разделен на несколько поддиапазонов. При этом выходные величины одного поддиапазона (которые не точно соответствуют средней величине эталонного сигнала) могут быть отображены посредством модуляции двух эталонных сигналов, одного с более высокой и одного с более низкой, чем у отображаемого выходного сигнала средней величиной эталонного сигнала. В частности, отображение может быть осуществлено посредством модуляции двух эталонных сигналов, средняя величина эталонного сигнала которых наиболее близка к отображаемой выходной величине.

Данное изобретение предусматривает также наличие в эталонном сигнале различного количества нарастающих и ниспадающих фронтов. В частности, хороший результат может быть достигнут, если сбой нарастающего фронта, вызванный искажением, равен сбою ниспадающего фронта. Последовательное присоединение эталонных сигналов, имеющих в одном эталонном сигнале различное количество нарастающих и ниспадающих фронтов, может, однако, потребовать дополнительных мер, так как начало каждого последующего эталонного сигнала должно соответствовать концу каждого предыдущего эталонного сигнала. В одном из усовершенствованных вариантов выполнения изобретения все эталонные сигналы пакета имеют равное количество нарастающих фронтов и точно такое же количество ниспадающих фронтов. Это означает, что каждый эталонный сигнал начинается и заканчивается с одной и той же двоичной величиной. Таким образом, можно сократить затраты на выбор последовательно присоединяемых эталонных сигналов, так как их можно последовательно присоединять изначально в любой комбинации. Количество нарастающих и ниспадающих фронтов в каждом эталонном сигнале может быть равно только единице, но оно может быть и выше единицы.

В одном из усовершенствованных вариантов выполнения изобретения каждый из эталонных сигналов пакета имеет равную длину тактового импульса эталонного сигнала. Таким образом, дельта-сигма-модулятор может работать с постоянной тактовой частотой модуляции. При этом тактовая частота модуляции равна, в частности, частоте выведения отдельных эталонных сигналов в выходном сигнале. В одном из усовершенствованных вариантов выполнения изобретения каждый из эталонных сигналов имеет ровно один нарастающий и ровно один ниспадающий фронт. Это обеспечивает особенно простое формирование большого количества (максимально возможное количество зависит от длины тактового импульса эталонного сигнала) эталонных сигналов, каждый из которых имеет различную среднюю величину эталонного сигнала.

Частично при заданной длине тактового импульса эталонного сигнала и при определенной средней величине эталонного сигнала существует возможность различного способа формирования эталонного сигнала. Это возможно и в вышеназванном усовершенствованном варианте выполнения изобретения, в котором каждый из эталонных сигналов имеет ровно один нарастающий и ровно один ниспадающий фронт, по меньшей мере, при некоторых средних величинах эталонного сигнала. Наличие различных эталонных сигналов с равной средней величиной эталонного сигнала требует, однако, дополнительных мер по управлению и выбору эталонных сигналов. В одном из усовершенствованных вариантов выполнения изобретения соответственно предусмотрено, что все эталонные сигналы пакета имеют различные средние величины эталонного сигнала.

В одном из усовершенствованных вариантов выполнения изобретения все эталонные сигналы пакета имеют длину тактового импульса эталонного сигнала, равную m тактов, в пакет входит m-1 различных эталонных сигналов с отличающимися средними величинами эталонного сигнала, эталонный сигнал с наименьшей средней величиной эталонного сигнала принимает в течение ровно одного такта высокую из двух имеющихся в наличии двоичных величин, а в течение оставшихся m-1 тактов низкую двоичную величину, и каждый из эталонных сигналов пакета в отличие от эталонного сигнала с более низкой по порядку уменьшения средней величиной эталонного сигнала принимает ровно на один такт дольше высокую двоичную величину. В этом усовершенствованном варианте выполнения изобретения простым способом может быть сформировано при заданной длине тактового импульса эталонного сигнала максимально большое количество эталонных сигналов с отличающейся средней величиной эталонного сигнала. В качестве альтернативы может быть сформирован пакет эталонных сигналов, каждый из которых в отличие от эталонного сигнала с более низкой по порядку уменьшения средней величиной эталонного сигнала принимает высокую двоичную величину ровно на 2, 3, 4, … или n тактов дольше, что позволяет реализовать более большой разнос средних величин эталонного сигнала отдельных эталонных сигналов.

В Дельта-сигма-ЦАПе, обрабатывающем цифровой входной сигнал, схема формирования выходного сигнала должна быть предпочтительно цифровой. В одном из усовершенствованных вариантов выполнения изобретения Дельта-сигма-ЦАП включает цифровой дельта-сигма-модулятор, в котором можно осуществить модуляцию, по меньшей мере, части цифрового входного сигнала. В частности, может быть предусмотрена модуляция целого цифрового входного сигнала в дельта-сигма-модуляторе. Однако согласно нижеприведенному усовершенствованному варианту выполнения изобретения в качестве альтернативы часть цифрового входного сигнала может быть отведена, и на дельта-сигма-модулятор подают только оставшуюся часть цифрового входного сигнала. В одном из усовершенствованных вариантов выполнения изобретения цифровой дельта-сигма-модулятор образован цифровым дельта-сигма-модулятором первого порядка.

В одном из усовершенствованных вариантов выполнения изобретения Дельта-сигма-ЦАП выполнен с возможностью отведения из цифрового входного сигнала заданного числа наибольших значащих двоичных разрядов и подачи оставшихся двоичных разрядов на цифровой дельта-сигма-модулятор для формирования двоичного, дискретного по времени соответственно тактовому импульсу модулятора выходного сигнала модулятора. При этом, по меньшей мере, один, предпочтительно и несколько двоичных разрядов отводят, причем количество отводимых двоичных разрядов остается во время работы Дельта-сигма-ЦАПа, как правило, неизменным. Тактовый импульс модулятора при этом отличается, в частности, от вышеназванного тактового импульса эталонных сигналов. Тактовая частота модулятора соответствует, в частности, только небольшой доли тактовой частоты. Тактовая частота модуляции соответствует, в частности, тактовой частоте эталонного сигнала при формировании отдельных эталонных сигналов в выходном сигнале.

В одном из усовершенствованных вариантов выполнения изобретения определена идентификация, по которой каждый эталонный сигнал пакета получает соответствующую его средней величине эталонного сигнала загрузку отводимого(-ых), наивысшего(-их) двоичного(-ых) разряда(-ов) цифрового входного сигнала. Дельта-сигма-ЦАП включает также генератор эталонных сигналов, который может определить соответствующий эталонный сигнал согласно идентификации в зависимости от загрузки отводимого(-ых), наивысшего(-их) двоичного(-ых) разряда(-ов) и вывести этот идентифицированный эталонный сигнал в качестве нижней величины модуляции для формирования выходного сигнала. При этом идентификация, в частности, однозначна и определена таким образом, чтобы возможный, отображаемый диапазон входной величины цифрового входного сигнала был по возможности равномерно распределен по имеющимся средним величинам эталонного сигнала пакета эталонных сигналов. Так как отведенный(-ые), наивысший(-ые) двоичный(-ые) разряд(-ы) определяет(-ют) порядок входной величины, идентификация может проходить непосредственно на основе этих отведенных, наивысших двоичных разрядов. В частности, может быть предусмотрено, что эталонный сигнал, относящийся к определенной загрузке отводимого(-ых), наивысшего(-их) двоичного(-ых) разряда(-ов) имеет среднюю величину эталонного сигнала, точно равную величине определенной загрузки, причем для каждого из остающихся двоичных разрядов входного сигнала принимают загрузку, равную "0". В качестве альтернативы может быть предусмотрен сдвиг средней величины эталонного сигнала пропорционально этой входной величине (предпочтительно с единым для всех эталонных сигналов коэффициентом пропорциональности) и/или на одну девиацию (англ.: Offset - смещение) относительно входной величины. Соотношение (известное) между загрузкой отводимых, наивысших двоичных разрядов входного сигнала и соответствующей средней величиной эталонного сигнала, которое определяет также и соотношение входной величины цифрового входного сигнала и средней величины выходного сигнала, образованной за несколько тактов, должно быть учтено при расшифровке и/или дальнейшей обработке формируемого Дельта-сигма-ЦАПом выходного сигнала. В случае необходимости может быть предусмотрено, что цифровой входной сигнал сначала проходит обработку, в частности девиацию на одно смещение и/или масштабирование коэффициентом для оптимального соответствия диапазону, покрываемому эталонными сигналами пакета. Такие виды обработки входного сигнала (т.е. до его заведения на Дельта-сигма-ЦАП) и/или выходного сигнала (т.е. после его формирования в Дельта-сигма-ЦАПе) легко осуществимы и могут быть соответственно учтены при дальнейшей обработке каждого отдельного сигнала (с учетом известных, проведенных преобразований).

Идентификация каждого соответствующего эталонного сигнала в зависимости от отведенного(-ых), наивысшего(-их) двоичного(-ых) разряда(-ов) может быть проведено в генераторе эталонных сигналов, в частности, с помощью поисковой таблицы (англ.: Lookup - поиск, просмотр). В память поисковой таблицы простым способом можно занести каждый соответствующий эталонный сигнал в зависимости от идентификации возможной загрузки отводимого(-ых), наивысшего(-их) двоичного(-ых) разряда(-ов). Это позволят быстро и просто проводить идентификацию в генераторе эталонных сигналов. В одном из усовершенствованных вариантов выполнения изобретения генератор эталонных сигналов может выводить для формирования выходного сигнала с верхним значением модуляции эталонный сигнал со следующей по порядку возрастания размерностью средней величины эталонного сигнала по сравнению со средней величиной идентифицированного в качестве нижнего значения модуляции эталонного сигнала. Необходимость этого второго значения модуляции отпадает только в том случае, если входная величина входного сигнала может быть отображена конкретно средней величиной идентифицированного в качестве нижнего значения модуляции эталонного сигнала. Если в отличие от этого входная величина немного выше, что имеет место, в частности, когда загрузка оставшихся после отвода двоичных разрядов входного сигнала отклоняется от постоянного значения "0", то для отображения входного сигнала необходимо и верхнее значение модуляции.

Соотношение нижнего и верхнего значения модуляции в выходном сигнале определяют, в частности, оставшиеся после отведения двоичные разряды. В одном из усовершенствованных вариантов выполнения изобретения предусмотрена возможность заведения выходного сигнала цифрового дельта-сигма-модулятора (на который заводят оставшиеся двоичные разряды) на генератор эталонных сигналов и проведение (в генераторе эталонных сигналов) модуляции нижнего и верхнего значения модуляции в зависимости от выходного сигнала модулятора. В одном из усовершенствованных вариантов выполнения изобретения тактовый импульс модулятора при работе цифрового дельта-сигма-модулятора и выведении выходного сигнала модулятора соответствует тактовому импульсу эталонного сигнала при выведении каждого из отдельных эталонных сигналов генератором эталонных сигналов. Продолжительность эталонного сигнала, результирующая из продолжительности такта и длины тактового импульса эталонного сигнала, определяет, в свою очередь, тактовый импульс эталонного сигнала.

В одном из усовершенствованных вариантов выполнения изобретения Дельта-сигма-ЦАП включает аналоговый фильтр низких частот, обеспечивающий возможность фильтрации выходного сигнала. Фильтр низких частот формирует аналоговый сигнал, величина которого соответствует цифровому входному сигналу. Фильтр низких частот может быть образован, например, RC-звеном (резистивно-емкостным звеном). В одном из усовершенствованных вариантов выполнения изобретения дельта-сигма-ЦАП выполнен в специализированной интегральной схеме (англ.: ASIC - application specific integrated circuit), комплексном программируемом логическом устройстве (англ.: CPLD - complex programmable logic device) или в вентильной матрице, программируемой пользователем (англ.: FPGA - Field Programmable Gate Array).

Возможно условие, при котором диапазон выходной величины, перекрываемый эталонными сигналами пакета, недостаточен для перекрытия возможного диапазона входной величины цифрового входного сигнала. В одном из усовершенствованных вариантов выполнения изобретения Дельта-сигма-ЦАП выполнен таким образом, что, если входная величина ниже перекрываемого эталонными сигналами диапазона входной величины, эталонный сигнал может быть выдан генератором эталонных сигналов с наименьшей средней величиной эталонного сигнала пакета. В одном из усовершенствованных вариантов выполнения изобретения Дельта-сигма-ЦАП выполнен таким образом, что, если цифровой входной сигнал выше перекрываемого эталонными сигналами диапазона входной величины, эталонный сигнал может быть выдан генератором эталонных сигналов с наивысшей средней величиной эталонного сигнала пакета. В обоих вариантах предпочтительным является то, что в дельта-сигма-модуляторе не происходит модуляция, а соответствующий эталонный сигнал выводят с таким количеством итераций, которое обеспечит возврат входной величины в перекрываемый диапазон входной величины.

Как было раскрыто во введении, точное преобразование с высокой линейностью необходимо, в частности, в том случае, если необходимо преобразовать цифровую измеряемую величину или цифровую величину регулирующего воздействия в аналоговое значение величины напряжения или силы тока, например, когда зафиксированная измерительным прибором измеренная величина имеет цифровое значение и должна быть передана через аналоговый токовый выход на соответствующее приемное устройство (например, на главное управляющее устройство или на преобразователь измеряемой величины) в виде аналогового значения силы тока. Это также необходимо, если идентифицированная в управляющем устройстве величина регулирующего воздействия имеет цифровое значение и должна быть передана через токовый выход управляющего устройства на соответствующее приемное устройство, например на исполнительное устройство или на актуатор (например, клапан, насос и т.п.). В этой связи данное изобретение относится также к Дельта-сигма-ЦАПу согласно изобретению, выполненному по одному или нескольким вышеназванным вариантам и усовершенствованным вариантам исполнения изобретения, установленному в устройстве, имеющем аналоговый токовый выход или выход по напряжению, для преобразования идентифицированной устройством, цифровой измеряемой величины или для преобразования идентифицированной устройством, цифровой величины регулирующего воздействия в аналоговый токовый сигнал или сигнал по напряжению, выводимый через аналоговый токовый выход или выход по напряжению. При этом в преобразовании могут участвовать и другие (электронные) блоки, дополнительно обрабатывающие, в частности, выводимый Дельта-сигма-ЦАПом аналоговый сигнал до его выведения через аналоговый токовый выход или выход по напряжению. Дельта-сигма-ЦАП может, например, выводить аналоговое напряжение, которое исполнительная схема регулирования силы тока и соответствующее исполнительное устройство преобразуют в соответствующее, выводимое через аналоговый токовый выход устройства значение величины силы тока. В частности, речь идет об измерительном устройстве, выводящем соответствующее измеряемой величине значение величины силы тока (например, по стандарту 4-20 мА) через аналоговый токовый выход измерительного устройства. Это может быть, в частности, 2-проводное измерительное устройство, одновременно запитываемое через 2-проводной контур тока, подключенный к аналоговому токовому выходу, электрической мощностью.

При этом устройство может наряду с токовым выходом и выходом по напряжению включать и другие входы и/или выходы для приема и/или выдачи сигналов. Устройство может быть, в частности, образовано измерительным устройством или устройством управления, что будет раскрыто ниже. Кроме этого устройство может быть образовано и исполнительным устройством (или актуатором), которое регулирует, например, сигнал обратной связи (в частности, в соответствии с полученной от устройства управления величиной регулирующего воздействия) на аналоговом токовом выходе. Устройство может быть также образовано преобразователем измеряемой величины, получающим от устройства, например, измеряемую величину в виде входного сигнала, который он обрабатывает и выводит обратно (уже в обработанном виде) через аналоговый токовый выход. В обработку, проводимую в преобразователе измеряемой величины, могут быть включены и измеряемые величины и/или величины регулирующего воздействия от других устройств.

В промышленности широко распространен способ передачи измеряемых величин и величин регулирующего воздействия через электрический контур тока. При этом установленная в контуре сила тока равна соответствующему значению передаваемой измеряемой величины или величины регулирующего воздействия. Широкое распространение получил стандарт 4-20 мА (мА-миллиампер), при котором для каждой передаваемой измеряемой величины или величины регулирующего воздействия устанавливают значение силы тока в диапазоне от нижней границы значения силы тока в 4 мА до верхней границы значения силы тока в 20 мА. При этом могут быть выбраны и другие пограничные значения диапазона, например нижняя граница значения силы тока, равная 0 мА, и верхняя граница значения силы тока, равная 20 мА. В одном из усовершенствованных вариантов выполнения изобретения предусмотрено преобразование измеряемой величины или величины регулирующего воздействия (в устройстве) в токовый сигнал по стандарту 4-20 мА. Токовый сигнал может быть выведен через соответствующий аналоговый токовый выход устройства.

Данное изобретение относится также к измерительному устройству с аналоговым токовым выходом или выходом по напряжению, включающему Дельта-сигма-ЦАП согласно изобретению, который дополнительно может быть выполнен также по одному или нескольким вышеназванным вариантам и усовершенствованным вариантам исполнения изобретения. При этом на Дельта-сигма-ЦАП может быть заведена идентифицированная в измерительном устройстве цифровая измеряемая величина в виде цифрового входного сигнала, а цифровой выходной сигнал Дельта-сигма-ЦАПа может быть выведен через аналоговый токовый выход или выход по напряжению для формирования соответствующего цифровой измеряемой величине аналогового токового сигнала или сигнала по напряжению. Выходной сигнал (прошедший в заключении фильтрацию) Дельта-сигма-ЦАПа проходит при этом, в частности, дополнительную обработку перед выдачей через аналоговый токовый выход или выход по напряжению. После фильтрации выходного сигнала Дельта-сигма-ЦАПа может быть, например, сохранено аналоговое напряжение, которое затем будет преобразовано схемой регулирования силы тока и исполнительным устройством в токовую величину, выдаваемую через аналоговый токовый выход.

Данное изобретение относится также к устройству управления с аналоговым токовым выходом или выходом по напряжению, включающему Дельта-сигма-ЦАП согласно изобретению, который дополнительно также может быть выполнен по одному или нескольким вышеназванным вариантам и усовершенствованным вариантам исполнения изобретения. При этом на Дельта-сигма-ЦАП может быть заведена идентифицированная в измерительном устройстве цифровая величина регулирующего воздействия в виде цифрового входного сигнала, а цифровой выходной сигнал Дельта-сигма-ЦАПа может быть выведен через аналоговый токовый выход или выход по напряжению для формирования соответствующего цифровой измеряемой величине аналогового токового сигнала или сигнала по напряжению. Как было раскрыто выше относительно измерительного устройства, выходной сигнал (прошедший в заключении фильтрацию) Дельта-сигма-ЦАПа проходит при этом дополнительную обработку перед выведением через аналоговый токовый выход или выход по напряжению.

Данное изобретение относится также к способу эксплуатации Дельта-сигма-ЦАПа, в котором цифровой входной сигнал может быть преобразован в двоичный выходной сигнал, дискретный по времени соответственно тактовому импульсу с возможностью аналогового отображения значения величины (или входной величины) входного сигнала через среднюю величину выходного сигнала, образованную за несколько тактов, причем для этого способа характерен следующий этап:

формирование выходного сигнала в Дельта-сигма-ЦАПе путем последовательного присоединения эталонных сигналов пакета эталонных сигналов, причем каждый эталонный сигнал пакета является двоичным, дискретным по времени соответственно тактовому импульсу с продолжительностью, равной длине тактового импульса эталонного сигнала за несколько тактов, причем, по меньшей мере, два эталонных сигнала пакета имеют отличные друг от друга средние значения величин эталонного сигнала, образованные соответствующей длиной импульса эталонного сигнала, и каждый из эталонных сигналов пакета имеет преимущественно одинаковое количество, в частности ровно одинаковое количество фронтов. Способ согласно изобретению может обеспечить достижение соответствующим образом преимуществ, раскрытых выше относительно Дельта-сигма-ЦАПа согласно изобретению. Кроме этого существует возможность реализовать соответствующим образом раскрытые выше варианты и усовершенствованные варианты исполнения изобретения.

Другие преимущества и практические стороны изобретения вытекают из нижеследующего описания примеров выполнения изобретения со ссылками на прилагаемые фигуры. На фигурах изображено:

Фиг.1a-1d: различные характеристики выходного сигнала обычного Дельта-сигма-ЦАПа;

Фиг.2: схематическое изображение принципа действия обычного Дельта-сигма-ЦАПа первого порядка;

Фиг.3а-3е: два различных эталонных сигнала, составляющие пакет эталонных сигналов согласно первому варианту осуществления настоящего изобретения;

Фиг.3с-3е: различные эталонные сигналы, сформированные на основе изображенных на Фиг.3a и 3b выходных сигналов;

Фиг.3f: схематическое изображение формирования выходного сигнала согласно первому варианту осуществления настоящего изобретения;

Фиг.4а-4с: три различных эталонных сигнала, составляющие пакет эталонных сигналов согласно второму варианту осуществления настоящего изобретения;

Фиг.5: схематическое изображение принципа действия Дельта-сигма-ЦАПа согласно третьему варианту осуществления настоящего изобретения;

Фиг.6: изображение построения пятнадцати различных эталонных сигналов, составляющих пакет эталонных сигналов, согласно третьему варианту осуществления настоящего изобретения;

Фиг.7: схематическое изображение измерительного устройства для наглядного представления применения Дельта-сигма-ЦАПа согласно изобретению.

Фиг.2 отображает принцип действия обычного Дельта-сигма-ЦАПа 20. Дельта-сигма-ЦАП 20 включает дельта-сигма-модулятор 22, выполненный в виде цифровой схемы. Дельта-сигма-модулятор 22 включает в свою очередь регистр 24 с регисторным числом двоичных разрядов, равным количеству двоичных разрядов цифрового входного сигнала. В представленном варианте осуществления изобретения речь идет о 16-разрядном дельта-сигма-модуляторе 22, когда цифровой входной сигнал имеет 16 двоичных разрядов. Кроме этого дельта-сигма-модулятор 22 включает суммирующий блок 26, на который поступает цифровой входной сигнал, схематически отображенный на Фиг.2 ячейкой 28, задаваемый тактовым импульсом генератора синхронизации. На суммирующий блок 26 через отводной контур (англ.: feed back loop) 29 заводят из регистра 24 дискретное число, задаваемое генератором синхронизации. После этого остающееся в результате суммирования в суммирующем блоке 26 число, задаваемое тактовым импульсом генератора синхронизации, снова записывают в регистр 24, при этом число в памяти регистра перезаписывают. Регистр 24 содержит при этом число двоичных разрядов, равное числу двоичных разрядов цифрового входного сигнала, в данном случае число двоичных разряд 16. Суммирование в суммирующем блоке 26 может выдать также число двоичных разрядов на единицу больше, в данном случае 17. Для этого предусмотрен дополнительный избыточный двоичный разряд (англ.: Overflow - переполнение, избыток) 30, куда записывают наивысший разряд суммы, задаваемый тактовым импульсом генератора синхронизации, в том случае если сумма составляет число двоичных разрядов 17. Если в отличие от этого сумма равна только числу двоичных разрядов цифрового входного сигнала, в данном случае 16, то в избыточный разряд 30 записывают "0".

Загрузка (синхронизированная в соответствии с тактовым импульсом генератора синхронизации) избыточного двоичного разряда 30 одновременно формирует выходной сигнал Дельта-сигма-ЦАПа 20, выдаваемый в соответствии с тактовым импульсом генератора синхронизации. Это изображено на Фиг.2 стрелкой 32 и схематически изображенной характеристикой выходного сигнала. Выходной сигнал является двоичным, дискретным по времени в соответствии с тактовым импульсом генератора синхронизации сигналом, причем обе двоичные величины, которые может принимать выходной сигнал, обозначены как "0" и как "1". Для получения аналогового сигнала выходной сигнал проходит затем фильтрацию в аналоговом фильтре низких частот 34, образованном в данном случае блоком резистивно-емкостного конденсатора (англ.: RC- resistance-capacitance). После фильтрации получают аналоговый сигнал, образованный, в частности, аналоговой величиной напряжения. Это изображено на Фиг.2 стрелкой 36 и схематически изображенным аналоговым сигналом.

В качестве примера принципа работы рассмотрен случай, когда цифровая величина в регистре 24 равна 101 1 1 1 1 1 1 1 1 1 1 1 1 1, а избыточный двоичный разряд 30 имеет значение "0". При следующем тактовом импульсе входную величину 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 суммируют с заведенной из регистра 24 через отводной контур 29 величиной 101 1 1 1 1 1 1 1 1 1 1 1 1 1 и в качестве следующего по порядку значения 001 1 1 1 1 1 1 1 1 1 1 110 записывают в регистр 24 и в избыточный двоичный разряд 30 величину "1". Величина “1" избыточного двоичного разряда 30 будет следовательно выведена в этом тактовом импульсе в качестве выходного сигнала.

Со ссылкой на Фиг.2 был назван 16-разрядный дельта-сигма-модулятор. Из этой отрасли техники известно, что 16-разрядному дельта-сигма-модулятору необходимо максимально 2¹⁶, т.е. 65.536 тактовых циклов генератора синхронизации тактовых импульсов, чтобы полностью "вытеснить" из 16-разрядного дельта-сигма-модулятора входную величину со значением 16 числа двоичных разрядов. Указанный принцип действия соответствует по факту, если входной сигнал имеет другое число двоичных разрядов n, а дельта-сигма-модулятор образован соответственно n-разрядным дельта-сигма-модулятором. В этом случае n-разрядному дельта-сигма-модулятору необходимо максимально 2ⁿ тактовых циклов, чтобы полностью "вытеснить" из n-разрядного дельта-сигма-модулятора входную величину со значением n числа двоичных разрядов.

По первому варианту осуществления настоящего изобретения двоичный, дискретный по времени соответственно тактовому импульсу выходной сигнал сформирован путем последовательного присоединения эталонных сигналов пакета, состоящего из всего двух различных эталонных сигналов. Два, обозначенные как "1" SM и "0" SM эталонных сигнала, изображены на Фиг.3а и 3b. При этом на всех Фиг.3а-3е, Фиг.4а-4с и Фиг.6 соответствующие характеристики каждого эталонного сигнала или при необходимости выходного сигнала, обозначенного как AS, наложены на время t. По временной оси t каждый отдельный тактовый цикл обозначен риской. Каждый из двух обозначенных на Фиг.3а и 3b эталонных сигналов "1" SM и "2" SM является двоичным и может принимать в течение тактового цикла одну из двух, обозначенных как "1" и как "0" двоичных величин. Оба эталонных сигнала имеют длину тактового импульса, равную четырем тактам. При этом изображенный на Фиг.3а эталонный сигнал "1" SM принимает в течение первых трех тактов выходную величину "1", а на четвертом такте выходную величину "0". Соответственно, эталонный сигнал "1" SM имеет на протяжении четырех тактов среднюю величину эталонного сигнала, равную 0,75. При этом необходимо учитывать, что значение 0,75 или 75% является эталоном и что фактическая средняя величина эталонного сигнала, которая может быть образована величиной напряжения, зависит от выдаваемых фактически за "1" и за "0" физических параметров (в частности, величины напряжения). В рассматриваемых условиях средняя величина эталонного сигнала соотнесена, однако, с абстрактными двоичными величинами "0" и '1". Изображенный на Фиг.3b эталонный сигнал "0" SM принимает на первом такте выходную величину "1', а на тактах со второго по четвертый выходную величину "0". Таким образом, этот эталонный сигнал "0" SM имеет образованную в течение четырех тактов среднюю величину эталонного сигнала, равную 0,25.

На Фиг.3с-3е, например, изображены различные выходные сигналы, сформированные путем последовательного присоединения эталонных сигналов "1" SM и "0" SM. Сформированные выходные сигналы также являются соответственно двоичными и дискретными по времени в соответствии с тактовым импульсом. Изображенный на Фиг.3с выходной сигнал сформирован путем попеременного присоединения эталонных сигналов "1" SM и "0" SM. Образованная за отображенное время средняя величина выходного сигнала составляет 0,5. Изображенный на Фиг.3d выходной сигнал сформирован последовательным присоединением исключительно эталонного сигнала "0" SM. Образованная за отображенное время средняя величина выходного сигнала составляет 0,25. Это одновременно наименьшая выходная величина, которую можно отобразить комбинацией обоих эталонных сигналов "0" SM и "1" SM. Изображенный на Фиг.3е выходной сигнал сформирован последовательным присоединением исключительно эталонного сигнала "1" SM. Образованная за отображенное время средняя величина выходного сигнала составляет 0,75. Это одновременно наибольшая выходная величина, которую можно отобразить комбинацией обоих эталонных сигналов "0" SM и "1" SM.

В первом варианте осуществления изобретения n-разрядный дельта-сигма-модулятор, образованный цифровой схемой и на который приходит входной сигнал с n-числом двоичных разрядов, работает в обычном режиме, при котором n-разрядный дельта-сигма-модулятор выводит в качестве выходного сигнала модулятора поток двоичных разрядов. В частности, n-разрядный дельта-сигма-модулятор может быть образован вышеназванным согласно Фиг.2 16-разрядным дельта-сигма-модулятором 22. Этот пример схематически изображен на Фиг.3f, где представлен избыточный двоичный разряд 30' такого 16-разрядного дельта-сигма-модулятора. Вывод сформированного потоком двоичных разрядов выходного сигнала 16-разрядного дельта-сигма-модулятора схематически изображен на Фиг.3f стрелкой 38 и схематически обозначенными характеристиками выходного сигнала модулятора. Этот выходной сигнал модулятора заводят на генератор эталонных сигналов 40. Генератор эталонных сигналов 40 при условии, что выходной сигнал модулятора получает величину "0", всегда выводит эталонный сигнал, обозначенный как "0" SM, а при условии, что выходной сигнал модулятора получает величину "1", всегда выводит эталонный сигнал, обозначенный как "1" SM. Идентификация подлежащего выведению эталонного сигнала в генераторе эталонных сигналов может осуществляться с помощью поисковой таблицы. Выводимый генератором эталонных сигналов 40 выходной сигнал изображен на Фиг.3f стрелкой 42 и схематически обозначенными характеристиками выходного сигнала. Временная развертка обозначенных стрелками 38 и 42 сигналов на Фиг.3f не совпадает по масштабу. Этот выходной сигнал заводят затем снова на фильтр низких частот, который осуществляет фильтрацию и выводит аналоговый сигнал. Выведение аналогового сигнала изображено на Фиг.3f стрелкой 46 и схематически обозначенными характеристиками аналогового сигнала.

За счет того что каждый из эталонных сигналов (в данном случае: "0" SM и "1" SM) имеет ровно один нарастающий и ровно один ниспадающий фронт и что каждый из эталонных сигналов имеет одинаковую длину тактового импульса эталонного сигнала, количество фронтов по времени и частота выходного сигнала (на протяжении нескольких тактовых импульсов эталонного сигнала) остаются неизменными независимо от отображаемой в каждом отдельном случае величины. Это дает преимущество при коррекции сбоя, вызванного искажением фронтов, и при (аналоговой) фильтрации выходного сигнала. При использовании соответствующего Дельта-сигма-ЦАПа в устройстве с аналоговым токовым выходом и выходом по напряжению для преобразования идентифицированной устройством цифровой измеряемой величины или для преобразования идентифицированной устройством цифровой величины регулирующего воздействия в аналоговый токовый сигнал или сигнал по напряжению возникает другое преимущество, заключающееся в том, что формирование эталонных сигналов не дает возможности токовому сигналу или сигналу по напряжению упасть полностью до нулевого значения.

Если в первом варианте осуществления изобретения для вывода каждого эталонного сигнала необходимы 4 тактовых цикла, то штатный дельта-сигма-модулятор (в данном случае: 16-разрядный дельта-сигма-модулятор) работает с одним тактом модуляции, соответствующим тактовому импульсу эталонного сигнала при выведении каждого эталонного сигнала генератором эталонных сигналов 40. В данном случае тактовая частота модулятора (а также тактовая частота эталонного сигнала) равна одной четверти тактовой частоты. Соответственно, как описано выше, 16-разрядному дельта-сигма-модулятору необходимо максимально 2¹⁶, т.е. 65.536 тактовых циклов, чтобы полностью "вытеснить" из 16-разрядного дельта-сигма-модулятора входную величину со значением 16 числа двоичных разрядов. Так как для вывода выходной величины модулятора снова необходимы 4 тактовых цикла (для формирования соответствующего эталонного сигнала), в первом варианте осуществления изобретения необходимо максимально 2¹⁸, т.е. 262.144 тактовых циклов, чтобы полностью "вытеснить" из Дельта-сигма-ЦАПа входную величину со значением 16 числа двоичных разрядов. Кроме этого в этом варианте осуществления изобретения необходимо учитывать, что нижняя граница допустимого диапазона входной величины "спроецирована" на усредненную выходную величину 0,25 (наименьшая, могущая быть отображенной выходная величина), а верхняя граница допустимого диапазона входной величины "спроецирована" на усредненную выходную величину 0,75 (наивысшая, могущая быть отображенной выходная величина). Таким образом, происходит масштабирование допустимого диапазона входной величины (с 0000 0000 0000 0000 до 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1) на сокращенный, усредненный диапазон входной величины (от 0.25 до 0,75). Это масштабирование необходимо учитывать при дальнейшей обработке или интерпретации выходного сигнала.

Далее будет рассмотрен со ссылкой на Фиг.4а-4с второй вариант осуществления данного изобретения. При этом особое внимание будет обращено на отличия от первого варианта осуществления изобретения. Согласно второму варианту осуществления изобретения двоичный, дискретный по времени соответственно тактовому импульсу выходной сигнал сформирован путем последовательного присоединения эталонных сигналов пакета, состоящего всего из трех различных эталонных сигналов. Эти три эталонных сигнала изображены на Фиг.4а-4с. Каждый из трех, обозначенных как "1/4" SM (см. Фиг.4а), "2/4 SM (см. Фиг.4b) и "3/4" SM (см. Фиг.4с) эталонных сигналов имеет длину тактового импульса эталонного сигнала, равную 4 тактам. Характеристики обозначенного как "1/4" SM эталонного сигнала соответствуют характеристикам обозначенного в первом варианте осуществления изобретения как "0" SM эталонного сигнала, а характеристики обозначенного как "3/4" SM эталонного сигнала соответствуют характеристикам обозначенного в первом варианте осуществления изобретения как "1" SM эталонного сигнала. Обозначенный как "2/4" SM эталонный сигнал на первых двух тактах принимает выходную величину "1", а на третьем и четвертом тактах выходную величину "0". Соответственно, эталонный сигнал "2/4" SM имеет образованную на протяжении четырех тактов среднюю величину эталонного сигнала 0,5. Таким образом, диапазон выходной величины от 0,25 до 0,75 может быть разбит на поддиапазоны 0,25-0,5 и 0,5-0,75. Усредненные выходные величины от 0,25 до 0,5 могут быть отображены модуляцией обозначенных как "1/4" SM и "2/4" SM эталонных сигналов, а усредненные выходные величины от 0,5 до 0,75 могут быть отображены модуляцией обозначенных как "2/4" SM и "3/4" SM эталонных сигналов. Для того чтобы определить, какие два эталонных сигнала должны быть промодулированы, согласно второму варианту осуществления изобретения отводят такое количество наивысших двоичных разрядов входного сигнала, которое необходимо для пересчитывания различных эталонных сигналов пакета. В данном случае это два двоичных разряда, так как пакет состоит из трех различных эталонных сигналов. Таким образом, можно определить идентификацию, по которой эталонному сигналу "1/4" SM присваивают загрузку "01" первых двух двоичных разрядов, эталонному сигналу "2/4" SM присваивают загрузку "10" первых двух двоичных разрядов, а эталонному сигналу "3/4" SM присваивают загрузку "11" первых двух двоичных разрядов входного сигнала. При такой идентификации диапазон входных величин от 0000 0000 0000 0000 до 001 1 1 1 1 1 1 1 1 1 1 1 1 1 и диапазон входных величин от 1 100 0000 0000 0001 до 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 не может быть отображен указанным дельта-сигма-ЦАПом.

Ниже кратко приведено описание формирования выходного сигнала согласно второму варианту осуществления изобретения. Более подробное описание формирования выходного сигнала будет приведено со ссылкой на Фиг.5 при объяснении третьего варианта осуществления изобретения, в котором эталонные сигналы имеют длину тактового импульса эталонного сигнала, равную 16 тактам. Во втором варианте осуществления изобретения генератор эталонных сигналов (например, по соответствующей поисковой таблице) определяет по первым двум двоичным разрядам необходимый (согласно идентификации) эталонный сигнал, который будет использован в качестве нижней границы значения модуляции. Если первые два двоичных разряда, например, 01, то в качестве нижней границы значения модуляции используют эталонный сигнал "1/4". Эталонный сигнал со следующей по порядку возрастания средней величиной эталонного сигнала используют в этом случае в качестве верхней границы значения модуляции. В данном случае это эталонный сигнал "2/4". Двоичные разряды (оставшиеся после отведения) эталонного сигнала заводят на n-разрядный дельта-сигма-модулятор. Причем n определяет количество оставшихся двоичных разрядов. В данном случае дельта-сигма-модулятор выполнен как 14-разрядный дельта-сигма-модулятор. Выходной сигнал 14-разрядного дельта-сигма-модулятора подают на генератор эталонных сигналов. В зависимости от загрузки модулируемых в сигма-дельта-модуляторе, оставшихся двоичных разрядов входного сигнала выходной сигнал модулятора, выводимый за один тактовый импульс модулятора, имеет соответствующее соотношение "0"-ей и "1"-иц. Тактовая частота модулятора равна в данном случае одной четвертой тактовой частоты, так как для выведения генератором эталонных сигналов каждого отдельного эталонного сигнала необходимо по четыре такта. Генератор эталонных сигналов выводит нижнюю границу значения модуляции, если выходной сигнал модулятора имеет величину "0", и верхнюю границу значения модуляции, если выходной сигнал модулятора имеет величину "1". Таким образом, модуляции соответствующих двух эталонных сигналов отображает соответствующую входную величину.

Как становится понятно из вышеприведенных пояснений, дельта-сигма-ЦАП по второму варианту осуществления изобретения может иметь диапазон только от 25% до 75% от отображаемого 16-тью двоичными разрядами диапазона входной величины, который соответственно спроецирован на диапазон выходной величины от 0.25 до 0.75. Это необходимо учитывать при проводимой по необходимости предварительной обработке и при дальнейшей обработке выходного сигнала. Входной сигнал может быть, в частности, адаптирован к этому допустимому диапазону входной величины. Тот факт, что может быть отображен только поддиапазон отображаемого 16-тью двоичными разрядами диапазона входной величины, не является значительным затруднением, в частности, при использовании Дельта-сигма-ЦАПа для формирования токового сигнала по стандарту 4-20 мА, так как в этом случае, как правило, нет необходимости отображать, например, нижний диапазон от 0 мА до почти 4 мА.

Второй вариант осуществления изобретения может, в частности, обеспечить реализацию дополнительных преимуществ: так как по второму варианту осуществления изобретения отводят два двоичных разряда входного сигнала, а дельта-сигма-модулятор модулирует только оставшиеся двоичные разряды, дельта-сигма-модулятор может быть выполнен с меньшим числом двоичных разрядов.

Таким образом, изготовление дельта-сигма-модулятора требует меньше затрат. Кроме этого дельта-сигма-модулятор может работать на более низкой частоте тактового импульса модулятора, что снижает расход энергии. Предпочтительным является кроме этого то, чтобы при заведении первых двух двоичных разрядов с наивысшим значением напрямую в генератор эталонных сигналов выводимый генератором эталонных сигналов выходной сигнал мог бы быстро следовать за значительными преобразованиями входного сигнала.

Раскрытые для второго варианта осуществления изобретения преимущества еще более возрастают в третьем варианте осуществления изобретения, в котором каждый из эталонных сигналов пакета имеет длину тактового импульса эталонного сигнала, равную 16-ти тактам. В нижеследующих пояснениях к третьему варианту осуществления изобретения внимание сосредоточено в основном на отличиях от второго варианта осуществления изобретения. Пакет эталонных сигналов включает в третьем варианте осуществления изобретения пятнадцать различных эталонных сигналов, каждый из которых имеет длину тактового импульса эталонного сигнала, равную 16-ти тактам, и схема построения которых изображена на Фиг.6. Эталонный сигнал с наименьшим значением средней величины эталонного сигнала, обозначаемый как "1/16" SM, принимает на первом такте выходную величину "1", а со второго до шестнадцатого такта - выходную величину 1/16. Эталонный сигнал со следующим по порядку возрастания значением средней величины эталонного сигнала, обозначаемый как "2/16" SM, принимает в отличие от эталонного сигнала "1/16" SM ровно на один такт дольше, т.е. с первого до второго такта выходную величину "1". Эталонный сигнал "2/16" SM имеет образованную за шестнадцать тактов среднюю величину 2/16. Эта схема продолжается, причем каждый эталонный сигнал пакета в отличие от эталонного сигнала со следующим по порядку уменьшения значением средней величины эталонного сигнала принимает ровно на один такт дольше выходную величину "1". Эталонный сигнал с наивысшим значением средней величины эталонного сигнала представлен в нижней части Фиг.6 как эталонный сигнал "15/16" SM и принимает с первого по пятнадцатый такт выходную величину "1", а на шестнадцатом такте - выходную величину "0". Следовательно, эталонный сигнал "15/16" SM имеет образованную за шестнадцать тактов среднюю величину эталонного сигнала 15/16. Таким образом, диапазон выходной величины от 1/16 до 15/16 может быть поделен на 14 поддиапазонов, каждый с шириной 1/16. Усредненные выходные величины от 1/16 до 2/16 могут быть отображены, например, модуляцией обозначенных как "1/16" SM и "2/16" SM эталонных сигналов. Как и во втором варианте осуществления изобретения отводят такое количество двоичных разрядов входного сигнала, которое необходимо для пересчитывания различных эталонных сигналов. В данном случае это четыре двоичных разряда, так как пакет включает пятнадцать различных эталонных сигналов. Далее снова определяют идентификацию, по которой в данном случае для эталонного сигнала "1/16" SM назначена загрузка 0001, эталонному сигналу "2/16" SM загрузка 0010 и т.д., эталонному сигналу "8/16" SM загрузка 1000 и т.д., а эталонному сигналу "15/16" SM загрузка 1111. Таким образом, диапазон входных величин от 0000 0000 0000 0000 до 0000 1 1 1 1 1 1 1 1 1 1 1 1 и диапазон входных величин от 1 1 1 1 0000 0000 0001 до 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 не может быть отображен Дельта-сигма-ЦАПом. Неотображаемый диапазон входной величины, включающий главным образом диапазон от 0 до 1/16 и от 15/16 до 16/16, в значительной мере сокращен по сравнению со вторым вариантом осуществления изобретения.

Ниже следует описание формирования выходного сигнала по третьему варианту осуществления изобретения со ссылкой на Фиг.5. Входной сигнал с 16-битным значением двоичных разрядов после отведения четырех первых двоичных разрядов все еще включает 12 оставшихся двоичных разрядов, и поэтому необходимо предусмотреть 12-разрядный Дельта-сигма-ЦАП для модуляции оставшихся двоичных сигналов. Изображенный на Фиг.5 Дельта-сигма-ЦАП 48 включает выполненный в виде цифровой схемы 12-разрядный дельта-сигма-модулятор 50, генератор эталонных сигналов 52 и аналоговый фильтр низких частот 54. Из входного сигнала, заводимого на Дельта-сигма-ЦАП 48, сначала отводят первые четыре, т.е. четыре двоичных разряда с наивысшим значением. Это схематически изображено на Фиг.5 отводом 56, включающим блок входного сигнала 58 с четырьмя двоичными разрядами и блок входного сигнала 60 с двенадцатью двоичными разрядами. Первые четыре отводимые двоичные разряды напрямую заводят в генератор эталонных сигналов 52. В зависимости от загрузки отведенных (первых четырех) двоичных разрядов в генераторе эталонных сигналов в соответствии с идентификацией (в частности, с использованием поисковой таблицы) определяют соответствующий эталонный сигнал. Этот сигнал далее используют в генераторе эталонных сигналов 52 в качестве нижней границы значения модуляции. Если первые четыре двоичных сигнала 1000, то в качестве нижней границы значения модуляции используют эталонный сигнал "8/16" SM. Эталонный сигнал со следующей по старшинству средней величиной эталонного сигнала тогда используют в качестве верхней границы значения модуляции. В данном случае это эталонный сигнал "9/16" SM.

Остающиеся (после отведения) двоичные разряды входного сигнала заводят на 12-разрядный дельта-сигма-модулятор 50. 12-разрядный дельта-сигма-модулятор 50 работает в режиме, аналогичном показанному на Фиг.2 дельта-сигма-модулятору 22. Тактовая частота 12-разрядного дельта-сигма-модулятора соответствует частоте тактового импульса эталонного сигнала, с которой генератор эталонных сигналов 52 выводит каждый из эталонных сигналов с длиной, равной 16-ти тактовым импульсам. Тактовая частота модулятора равна в данном случае соответственно 1/16 частоты тактового импульса. Это позволяет дополнительно (по сравнению со вторым вариантом осуществления изобретения) снизить расход электрической мощности. Еще одним преимуществом является то, что требуется только 12-разрядный дельта-сигма-модулятор 50 (по сравнению с 14-разрядным дельта-сигма-модулятором во втором варианте осуществления изобретения), что также сокращает затраты энергии. 12-разрядный дельта-сигма-модулятор 50 включает как и дельта-сигма-модулятор 22 на Фиг.2 регистр 62 с числом двоичных разрядов двенадцать, суммирующий блок 64, отводной контур (англ.: feed back loop) 66 и избыточный двоичный разряд 68. На суммирующий блок 64 с каждым тактом модуляции генератора синхронизации тактовых импульсов 16 заводят остающиеся (двенадцать) двоичные разряды входного сигнала и цифровую величину (двенадцать двоичных разрядов) из регистра 62. Сохраняющуюся после суммирования в суммирующем блоке 64 цифровую величину записывают затем в соответствии с тактом модуляции генератора синхронизации тактовых импульсов 16 в регистр 62 с одновременной перезаписью ранее содержавшейся в регистре 62 величины. Затем, так же, как и в дельта-сигма-модуляторе 22 на Фиг.2, если сохранившаяся сумма имеет на наивысшем двоичном разряде число двоичных разрядов 13 со значением "1", в избыточный разряд 68 записывают значение "1". Если сохранившаяся сумма имеет число двоичных разрядов 12, в избыточный разряд 68 записывают значение "0".

Загрузка (синхронизированная, изменяемая в зависимости от такта модуляции генератора синхронизации двоичных разрядов 16) избыточного двоичного разряда 68 образует одновременно выходной сигнал 12-разрядного дельта-сигма-модулятора 50, выводимый в соответствии с тактом модуляции генератора синхронизации двоичных разрядов 16. Это изображено на Фиг.5 стрелкой 70 и схематически обозначено характеристикой выходного сигнала модулятора. Выходной сигнал модулятора является двоичным, дискретным по времени соответственно такту модуляции генератора синхронизации 16 сигналом. Корреляция сигнала заключается в том, что его (образованная за несколько тактов модулятора) средняя величина равна величине оставшихся (двенадцати) двоичных разрядов, заводимых на 12-разрядный дельта-сигма-модулятор. Выходной сигнал модулятора заводят на генератор эталонных сигналов 52. Тактовый импульс эталонного сигнала генератора эталонных сигналов 52, с которым выводят каждый отдельный эталонный сигнал, настроен на тактовый импульс 12-разрядного дельта-сигма-модулятора 50. Генератор эталонных сигналов 52 осуществляет на основе выходного сигнала модулятора модуляцию нижнего и верхнего значения величины модуляции (причем идентификация нижнего и верхнего значения величины модуляции, как раскрыто выше, проходит на основе первых четырех отведенных двоичных разрядов). Генератор эталонных сигналов 52 выводит, в частности, нижнее значение величины модуляции, если выходной сигнал модулятора имеет значение "0", и верхнее значение величины модуляции, если выходной сигнал модулятора имеет значение "1". Таким образом, модуляция двух соответствующих эталонных сигналов отображает входную величину входного сигнала. Выходной сигнал, сформированный последовательным присоединением каждого из идентифицированных эталонных сигналов, является двоичным, дискретным по времени соответственно тактовому импульсу генератора синхронизации сигналом, средняя величина которого (образованная за несколько тактов, в частности, на протяжении нескольких тактовых импульсов эталонного сигнала) равна входной величине входного сигнала. Выведение выходного сигнала генератором эталонных сигналов 52 показано на Фиг.6 стрелкой 72 и схематически обозначено характеристикой выходного сигнала. При этом временная развертка обозначенных стрелками 70 и 72 сигналов представлена не в масштабе относительно друг друга. Для получения аналогового (непрерывного) сигнала выходной сигнал проходит в заключении фильтрацию в аналоговом фильтре низких частот 54. Если необходимо передать сигнал через гальваническую развязку, то предпочтительным вариантом является пропускание выходного сигнала перед проведением фильтрации через гальваническую развязку и проведение фильтрации только после этого. После фильтрации аналоговый сигнал, образованный, в частности, величиной напряжения, подлежит сохранению. Это представлено на Фиг.5 стрелкой 76 и схематически обозначенным аналоговым сигналом.

Еще одно преимущество третьего варианта осуществления изобретения перед первым вариантом заключается в количестве тактовых циклов, необходимых для полного вытеснения 16-битной входной величины из Дельта-сигма-ЦАПа 48. 12-разрядному дельта-сигма-модулятору 50 необходимо 2¹², т.е. 4.096 тактовых циклов модулятора для полного "вытеснения" двенадцати остающихся двоичных разрядов каждой из входных величин. Так как для выведения выходной величины модулятора снова необходимо 16, т.е. 2⁴ тактовых циклов, в общей сложности для вытеснения 16-битной входной величины необходимо 2¹⁶, т.е. 65.536 тактовых циклов. Это означает, что не происходит никакого растяжения или замедления по сравнению с обычным 16-разрядным дельта-сигма-модулятором, как это было раскрыто, например, относительно Фиг.2. Это количество, равное 2¹⁶ тактовым циклам, необходимо и во втором варианте осуществления изобретения (2² на 2¹⁴ тактовых циклов). В отличие от второго варианта осуществления изобретения, как раскрыто выше, отображаемый диапазон входной величины значительно увеличен. Кроме этого в отличие от второго варианта осуществления изобретения необходим только дельта-сигма-модулятор с низким числом двоичных разрядов.

Далее раскрыт со ссылкой на Фиг.7 пример использования Дельта-сигма-ЦАПа 79 согласно данному изобретению в измерительном устройстве 78, выполненном с возможностью выведения через аналоговый токовый выход 80 измерительного устройства 78 аналогового токового сигнала по стандарту 4-20 мА для передачи зафиксированной измерительным устройством 78 измеряемой величины. При этом на Фиг.7 изображены только основные компоненты, необходимые для раскрытия изобретения. Измерительное устройство 78 включает блок управления 81, который выводит измеряемую величину для ее передачи в качестве цифрового сигнала. Этот цифровой сигнал образует входной сигнал Дельта-сигма-ЦАПа 79 согласно данному изобретению. Как раскрыто выше, входной сигнал преобразуют в аналоговый сигнал, в данном случае сигналом по напряжению, равным по значению величине тока, которую необходимо установить на аналоговом токовом выходе 80. В соответствии с этим сигналом по напряжению в схеме регулирования тока 82, на которую заводят в случае необходимости величину обратной связи фактически установленной на токовом выходе 80 величины тока, на регулирующий элемент 84 (в данном случае: транзистор) подают значение величины регулирующего воздействия. Затем регулирующий элемент 84 устанавливает величину тока, равную величине регулирующего воздействия, в подключенном к аналоговому токовому выходу 80 электрическом контуре 86. Таким образом, зафиксированная измерительным устройством 78 измеряемая величина может быть передана на приемное устройство 88, например на блок управления, подключенное/ый к электрическому контуру 86.

Данное изобретение не ограничено раскрытыми в фигурах вариантами осуществления изобретения. В частности, может быть предусмотрено, что входной сигнал будет иметь больше или меньше чем 16 двоичных разрядов. Кроме этого может быть, например, выбрано иное соотношение отводимых и остающихся двоичных разрядов входного сигнала.

1. Дельта-сигма-цифро-аналоговый преобразователь (Дельта-сигма-ЦАП) для преобразования цифрового входного сигнала в двоичный выходной сигнал, дискретный по времени в соответствии с тактовыми импульсами (CLK), с возможностью аналогового отображения входного сигнала посредством формирования среднего значения выходного сигнала за несколько тактовых импульсов (CLK), отличающийся тем, что Дельта-сигма-ЦАП выполнен таким образом, что он во время работы формирует выходной сигнал путем последовательного присоединения эталонных сигналов ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) пакета эталонных сигналов, причем каждый из эталонных сигналов пакета является двоичным, дискретным по времени в соответствии с тактовыми импульсами (CLK) и с длительностью такта эталонного сигнала, составляющей несколько тактовых импульсов, причем по меньшей мере два эталонных сигнала пакета имеют отличающиеся друг от друга средние значения эталонного сигнала, которые сформированы на соответствующей длине такта эталонного сигнала, и каждый из эталонных сигналов пакета имеет одинаковое количество фронтов (2, 3).

2. Дельта-сигма-ЦАП по п. 1, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет равное количество нарастающих фронтов (2) и равное количество ниспадающих фронтов (3).

3. Дельта-сигма-ЦАП по п. 1 или 2, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет одинаковую длительность такта эталонного сигнала.

4. Дельта-сигма-ЦАП по п. 1 или 2, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет ровно один нарастающий (2) и ровно один ниспадающий фронт (3).

5. Дельта-сигма-ЦАП по п. 3, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет ровно один нарастающий (2) и ровно один ниспадающий фронт (3).

6. Дельта-сигма-ЦАП по любому из пп. 1, 2, 5, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.

7. Дельта-сигма-ЦАП по п. 3, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.

8. Дельта-сигма-ЦАП по п. 4, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.

9. Дельта-сигма-ЦАП по любому из пп. 1, 2, 5, 7, 8, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.

10. Дельта-сигма-ЦАП по п. 3, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.

11. Дельта-сигма-ЦАП по п. 4, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.

12. Дельта-сигма-ЦАП по п. 6, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.

13. Дельта-сигма-ЦАП по любому из пп. 1, 2, 5, 7, 8, 10-12, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.

14. Дельта-сигма-ЦАП по п. 3, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.

15. Дельта-сигма-ЦАП по п. 4, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.

16. Дельта-сигма-ЦАП по п. 6, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.

17. Дельта-сигма-ЦАП по п. 9, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.

18. Дельта-сигма-ЦАП по п. 13, отличающийся тем, что выполнен с возможностью отведения из цифрового входного сигнала заданного числа наивысших по значению двоичных разрядов и подачи оставшихся двоичных разрядов на цифровой дельта-сигма-модулятор (50) для формирования двоичного выходного сигнала модулятора, дискретного по времени в соответствии с тактовыми импульсами модулятора (1/16 CLK).

19. Дельта-сигма-ЦАП по любому из пп. 14-17, отличающийся тем, что выполнен с возможностью отведения из цифрового входного сигнала заданного числа наивысших по значению двоичных разрядов и подачи оставшихся двоичных разрядов на цифровой дельта-сигма-модулятор (50) для формирования двоичного выходного сигнала модулятора, дискретного по времени в соответствии с тактовыми импульсами модулятора (1/16 CLK).

20. Дельта-сигма-ЦАП по п. 18, отличающийся тем, что определена идентификация, по которой каждому эталонному сигналу ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) пакета, в зависимости от среднего значения эталонного сигнала, соответствует расположение отводимых наивысших по значению двоичных разрядов цифрового входного сигнала, при этом Дельта-сигма-ЦАП содержит генератор эталонных сигналов (52), выполненный с возможностью идентификации соответствующего эталонного сигнала в зависимости от фактического расположения отводимых наивысших по значению двоичных разрядов в соответствии с идентификацией соответствующего эталонного сигнала и с возможностью выведения этого идентифицированного эталонного сигнала в качестве нижнего значения величины модуляции для формирования выходного сигнала.

21. Дельта-сигма-ЦАП по п. 19, отличающийся тем, что определена идентификация, по которой каждому эталонному сигналу ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) пакета, в зависимости от среднего значения эталонного сигнала, соответствует расположение отводимых наивысших по значению двоичных разрядов цифрового входного сигнала, при этом Дельта-сигма-ЦАП содержит генератор эталонных сигналов (52), выполненный с возможностью идентификации соответствующего эталонного сигнала в зависимости от фактического расположения отводимых наивысших по значению двоичных разрядов в соответствии с идентификацией соответствующего эталонного сигнала и с возможностью выведения этого идентифицированного эталонного сигнала в качестве нижнего значения величины модуляции для формирования выходного сигнала.

22. Дельта-сигма-ЦАП по п. 20 или 21, отличающийся тем, что генератор эталонных сигналов (52) выполнен с возможностью выведения в качестве верхнего значения величины модуляции для формирования выходного сигнала эталонного сигнала ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM,… "15/16" SM) со следующим по порядку возрастания средним значением эталонного сигнала по сравнению со средним значением эталонного сигнала, идентифицированного в качестве нижнего значения величины модуляции.

23. Дельта-сигма-ЦАП по п. 22, отличающийся тем, что выполнен с возможностью подачи выходного сигнала цифрового дельта-сигма-модулятора (50) на генератор эталонных сигналов (52), при этом модуляция нижнего и верхнего значения величины модуляции проходит в зависимости от выходного сигнала модулятора.

24. Измерительное устройство с аналоговым токовым выходом или выходом напряжения (80), характеризующееся тем, что содержит Дельта-сигма-ЦАП (79) по любому из пп. 1-23, причем устройство выполнено с возможностью подавать на Дельта-сигма-ЦАП (79) определенную в измерительном устройстве (78) цифровую измеряемую величину, а также с возможностью выводить выходной сигнал Дельта-сигма-ЦАП на токовом выходе или выходе напряжения (80) для формирования аналогового токового сигнала или сигнала по напряжению, соответствующего цифровой измеряемой величине.

25. Устройство управления с аналоговым токовым выходом или выходом напряжения, характеризующееся тем, что содержит Дельта-сигма-ЦАП (48) по любому из пп. 1-23, причем устройство выполнено с возможностью подавать на Дельта-сигма-ЦАП (48) определенную в устройстве управления цифровую величину регулирующего воздействия в качестве цифрового входного сигнала и с возможностью выводить выходной сигнал Дельта-сигма-ЦАП для формирования аналогового токового сигнала или сигнала по напряжению, соответствующего цифровой величине регулирующего воздействия.