Управление питанием в многокристальных сборках

Использование: в области электротехники. Технический результат – обеспечение эффективного управления питанием многокристальной сборки, имеющей кристаллы с различными требованиями к напряжению питания. Устройство, такое как гетерогенное устройство, содержит по меньшей мере первый кристалл и второй кристалл. Устройство также содержит первый индуктивный элемент, второй индуктивный элемент и схему управления ключами. Схема управления ключами расположена в первом кристалле. Схема управления ключами управляет током через первый индуктивный элемент для формирования первого напряжения. Первое напряжение обеспечивает питание первого кристалла. Второй индуктивный элемент связан с первым индуктивным элементом. Второй индуктивный элемент формирует второе напряжение для питания второго кристалла. Первый кристалл и второй кристалл могут быть изготовлены по разным технологиям, так что первый кристалл и второй кристалл выдерживают разные максимальные напряжения. Первое напряжение может превосходить по величине второе напряжение. 3 н. и 22 з.п. ф-лы, 10 ил.

 

Область техники, к которой относится изобретение

Варианты настоящего изобретения относятся в общем случае к управлению питанием в многокристальных сборках.

Уровень техники

Для экономии места на главной подложке несколько интегральных схем или кристаллов могут быть объединены для создания одной многокристальной сборки посредством установки кристаллов одного на другой в вертикальном направлении. В таком случае напряжение, поступающее от главной подложки, обычно питает каждый кристалл в многокристальной сборке.

В некоторых случаях величина напряжения, необходимого для питания каждого кристалла в созданном пакете, может изменяться, так что в таком случае главная подложка может обеспечивать несколько различных напряжений для питания многокристальной сборки. Генерация этих нескольких разных напряжений вне подложки может быть нежелательной, поскольку для этого нужно, чтобы разработчик платы предусмотрел внешний относительно многокристальной сборки регулятор напряжения, что в свою очередь увеличивает стоимость и сложность платформы. Другими словами, для генерации подходящих напряжений для питания разных кристаллов в многокристальной сборке может быть использована схема, внешняя относительно многокристальной сборки.

В качестве альтернативы требованию внешней генерации нескольких напряжений обычные кристаллы могут быть конфигурированы так, чтобы иметь схему зарядовой накачки для преобразования одного принятого напряжения в несколько разных напряжений питания. Через внутренние соединения в многокристальной сборке генерируемые внутри сборки напряжения затем используются для питания разных кристаллов в многокристальной сборке. Применение одной или нескольких схем зарядовой накачки в многокристальной сборке нежелательно, поскольку такие схемы обычно неэффективны и, следовательно, потери энергии велики.

Краткое описание чертежей

Фиг. 1 представляет пример трехмерной схемы, иллюстрирующей сборку, представляющую собой пакет кристаллов согласно вариантам настоящего изобретения.

Фиг. 2 представляет пример, иллюстрирующий вид сбоку сборки согласно вариантам настоящего изобретения.

Фиг. 3 представляет пример трехмерной схемы, иллюстрирующей планарную многокристальную сборку согласно вариантам настоящего изобретения.

Фиг. 4 представляет пример схемы, иллюстрирующей управление питанием в многокристальной сборке согласно вариантам настоящего изобретения.

Фиг. 5 представляет пример схемы, иллюстрирующей управление питанием в многокристальной сборке согласно вариантам настоящего изобретения.

Фиг. 6 представляет пример схемы, иллюстрирующей управление питанием в многокристальной сборке согласно вариантам настоящего изобретения.

Фиг. 7 представляет пример схемы, иллюстрирующей управление питанием в многокристальной сборке согласно вариантам настоящего изобретения.

Фиг. 8 представляет пример схемы, иллюстрирующей архитектуру компьютера, который может быть использован для осуществления одного или нескольких способов согласно вариантам настоящего изобретения.

Фиг. 9 представляет пример блок-схемы, иллюстрирующей способ согласно вариантам настоящего изобретения.

Фиг. 10 представляет пример использования кристаллов и/или многокристальных сборок в соответствующей компьютерной системе согласно вариантам настоящего изобретения.

Осуществление изобретения

Недавно появился импульс в направлении создания многокристальных сборок, требующих несколько шин для разных напряжений питания. Этот импульс является определенным вызовом, поскольку схема на одном кристалле в составе многокристальной сборки может быть не способна выдерживать воздействие напряжения, необходимого для работы на другом кристалле этой сборки. Например, многокристальная сборка может содержать модуль этажерочного типа динамического запоминающего устройства с произвольной выборкой (DRAM (Dynamic Random Access Memory)), в котором несколько кристаллов памяти (изготовленных по разным технологиям) установлены один поверх другого. Схема, такая как управляющее логическое устройство, на одном кристалле в многокристальной сборке может быть способна выдерживать воздействие высокого напряжения, такого как напряжение VPP (т.е. напряжение питания), необходимого для другого кристалла (такого как кристалл памяти) в многокристальной сборке с целью осуществления некоторых операций управления памятью.

Один из предлагаемых здесь вариантов содержит схему управления питанием, расположенную в гетерогенной многокристальной сборке (например, сборке, содержащей этажерочный модуль памяти, планарную схему памяти, сенсорную схему, схему, построенную в соответствии с технологией высокочастотных схем или какой-либо другой технологией схем большой мощности). Гетерогенная сборка может содержать несколько типов кристаллов. Например, первый кристалл в составе сборки может быть изготовлен по первой технологии, второй кристалл может быть изготовлен по второй технологии и т.д. Схема управления питанием, расположенная в сборке, позволяет генерировать одно или несколько более высоких напряжений для использования в гетерогенной сборке.

Каждый кристалл в составе гетерогенной сборки может быть изготовлен в соответствии с одной и той же или с разными технологиями. Например, один или несколько кристаллов в этажерочном модуле могут быть изготовлены по технологии запоминающих устройств, включая: синхронное динамическое запоминающее устройство с произвольной выборкой (SDRAM (Synchronous Dynamic Random Access Memory)), динамическое запоминающее устройство с произвольной выборкой (DRAM (Dynamic Random Access Memory)), статическое запоминающее устройство с произвольной выборкой (SRAM (Static Random Access Memory)), магниторезистивное запоминающее устройство с произвольной выборкой (MRAM (Magnetoresistive random-access memory)), стираемое программируемое постоянное запоминающее устройство (EPROM (Erasable Programmable Read Only Memory)), флэш-память, запоминающее устройство на фазовых переходах (PCM (Phase Change Memory)) и т.п. Для приложений в составе автомобильных датчиков один или несколько кристаллов в этажерочном модуле могут быть изготовлены в соответствии с технологией интеллектуального питания (Smart power). Один или несколько кристаллов в этажерочном модуле могут быть изготовлены по другим технологиям, таким как КМОП-технология (комплементарные структуры металл-оксид-полупроводник (CMOS (Complementary Metal Oxide Semiconductor)), схемы на арсениде галлия (GaAS (Gallium Arsenide)), схемы на германии (Ge (Germanium)), схемы на карбиде кремния (SiC (Silicon Carbide)) и т.п.

Все перечисленные выше технологии могут иметь различные требования к напряжению питания и могут быть объединены в общем этажерочном модуле.

Каждая из этих различных технологий может потребовать применения разных напряжений для питания соответствующего кристалла. Например, первый кристалл в гетерогенной сборке может нуждаться в первом напряжении VPP1 для выполнения своих функций, таких как управление и обработка данных (таких как считывание, стирание, запись и т.п.), второй кристалл в этой гетерогенной сборке может требовать второго напряжения VPP2 (отличного или более высокого напряжения, чем VPP1) для выполнения своих функций, таких как управление и обработка данных (таких как считывание, стирание, запись и т.п.) и т.д.

Из-за характеристик технологии, использованной для изготовления первого кристалла, воздействие напряжения VPP2 (которое выше напряжения VPP1) на какие-либо компоненты (такие как транзисторы, диоды и т.п.) первого кристалла может привести к повреждению этих компонентов. Соответственно есть проблема генерации и/или передачи напряжения VPP2 от первого кристалла второму кристаллу. Один из вариантов настоящего изобретения содержит устройство, такое как гетерогенная сборка. Как указано выше, гетерогенная сборка (или устройство) может содержать первый кристалл, изготовленный по первой технологии, эта гетерогенная сборка может содержать также второй кристалл, изготовленный по второй технологии; и т.д.

Гетерогенная сборка может содержать схему управления ключами, первый индуктивный элемент и второй индуктивный элемент. Схема управления ключами может быть расположена в или на одном или нескольких кристаллах.

Согласно одному из вариантов первый индуктивный элемент может быть конфигурирован для приема входного напряжения. Схема управления ключами осуществляет управление током (таким как ток, получаемый от входного напряжения) через первый индуктивный элемент для получения первого напряжения. Первое напряжение может по величине превышать входное напряжение.

Первое напряжение обеспечивает питание первого кристалла. Второй индуктивный элемент связан с первым индуктивным элементом. Второй индуктивный элемент генерирует второе напряжение для питания второй схемы. Второе напряжение служит для питания второго кристалла. Напомним, что второму кристаллу для выполнения заданных операций может потребоваться более высокое напряжение. В одном из вариантов второе напряжение значительно выше первого напряжения.

Как отмечалось выше, первый кристалл и второй кристалл могут быть изготовлены по разным технологиям, вследствие чего эти первый кристалл и второй кристалл способны выдерживать воздействие разных напряжений. Например, компоненты схемы на первом кристалле могут быть неспособными выдерживать второе напряжение, которое нужно второму кристаллу для выполнения некоторых операций.

Генерация разных напряжений с использованием индуктивных элементов, как обсуждается здесь, позволяет уменьшить площадь или объем, необходимые для размещения соответствующей схемы управления питания в составе сборки. Например, в сборке располагается схема управления питанием, содержащая первый индуктивный элемент, второй индуктивный элемент и схему управления ключами.

Генерация разных напряжений с использованием схемы управления питанием, как обсуждается здесь, позволяет также работать в составе сборки гетерогенным схемам. Например, как отмечается здесь, индуктивные элементы и соответствующая переключающая схема могут быть расположены в пределах соответствующего гетерогенного прибора, уменьшая тем самым занимаемое пространство на внешней печатной плате и число контактов для подачи питания, необходимых в соответствующей сборке. Кроме того, генерация нескольких напряжений, как это обсуждается здесь, позволяет размещать гетерогенные схемы рядом в одном общем устройстве и работать в этом общем устройстве, таком как этажерочный модуль памяти, содержащий схемы памяти, изготовленные по разным технологиям.

Итак, более конкретно, на Фиг. 1 представлен пример схемы, иллюстрирующий вид в перспективе сборки, такой как этажерочный модуль, собранный из кристаллов, согласно вариантам настоящего изобретения.

Как показано, сборка 100 содержит два или более кристаллов, таких как кристалл 110-1, кристалл 110-2, кристалл 110-3 и т.д. Сборка 100 может содержать любое подходящее число (например, 2, 3, 4, 5, …) кристаллов (например, полупроводниковых кристаллов, интегральных схем и т.п.), изготовленных по одной и той же или по разным технологиям.

Каждый кристалл в сборке 100 может представлять собой ресурс какого-либо подходящего типа, например один или несколько кристаллов в составе сборки 100 могут представлять собой кристаллы памяти. В одном из вариантов каждый из одного или нескольких кристаллов в составе сборки 100 может представлять собой динамическое ЗУПВ (DRAM), кристалл флэш-памяти типа И-НЕ, кристалл флэш-памяти типа ИЛИ-НЕ, магниторезистивное ЗУПВ, сегнетоэлектрическое ЗУПВ, трехмерную (3-D) память, систему памяти персонального компьютера и т.п.

Каждый кристалл может представлять собой соответствующее полупроводниковое устройство (такое как интегральная схема), содержащее группу ячеек памяти для сохранения соответствующих данных. В качестве неограничивающего примера, кристалл 110-1 может содержать группу ячеек 150-1 памяти для сохранения первых данных, кристалл 110-2 содержит вторую группу ячеек 150-2 памяти для сохранения вторых данных, кристалл 110-3 содержит третью группу ячеек 150-3 памяти для сохранения третьих данных и т.д.

Как отмечено выше, каждый кристалл может не иметь ячеек памяти, а также может выполнять какую-либо другую подходящую функцию.

Каждый кристалл может быть вырезан из соответствующей полупроводниковой пластины, на которой выполнено множество таких кристаллов.

При изготовлении сборки один или несколько кристаллов 110 разных типов могут быть установлены один поверх другого. Как отмечено выше, установка кристаллов 110 одного на другой для создания вертикальной «этажерки» может сэкономить соответствующую площадь, занимаемую этими кристаллами, на печатной плате или на другой подходящей главной подложке, на которой монтируют сборку 100.

В некоторых случаях, как показано здесь, для каждого кристалла в сборке 100 может быть нужен разный набор из одного или нескольких напряжений питания (таких как Vcc1, Vcc2, Vcc3 и т.д.) для выполнения соответствующих операций с данными (операции управления памятью, операции управления, операции обработки данных, сенсорные операции и т.п.). Совокупность операций, поддерживаемых каждым кристаллом в сборке 100, может быть различной в зависимости от приложения, в котором используется эта сборка.

Например, в одном из вариантов схема 142 управления питанием (такая как схема 140 управления ключами, индуктивный элемент 130-1, индуктивный элемент 130-2, индуктивный элемент 130-3, электропроводная перемычка 170-1, электропроводная перемычка 170-2 и т.д.), расположенная на кристалле 110-1, принимает входное напряжение Vin и генерирует напряжения (такие как Vcc1, Vcc2, Vcc3 и т.д.), используемые каждым кристаллом для выполнения соответствующих операций.

В неограничивающем примере одного из вариантов, когда кристалл 110 конфигурирован так, что он содержит энергонезависимые ячейки памяти (например, на основе технологии И-НЕ) для хранения данных, то в зависимости от технологии, использованной для изготовления соответствующего кристалла, каждая ячейка памяти в составе кристалла может быть конфигурирована для сохранения одного или нескольких битов данных в зависимости от соответствующего заданного числа битов на ячейку (например, многоуровневая ячейка (multi-level cell MLC), одноуровневая ячейка (single level cell SLC) и т.п.) для этого кристалла памяти.

Схема 142 управления питанием (такая как схема 140 управления ключами) и/или относящиеся к ней компоненты, могут быть выполнены с применением любого подходящего типа ресурсов, таких как аналоговые схемы, цифровые схемы, выполняющий команды цифровой процессор сигнала, встроенное программное обеспечение и т.п. Соответственно, варианты настоящего изобретения могут содержать аппаратуру, загружаемое программное обеспечение, встроенное программное обеспечение, сочетание аппаратуры и программного обеспечения и т.п.

Как отмечено выше, в этом неограничивающем примере схема 142 управления питанием на кристалле 110-1 содержит схему 140 управления ключами. Кристалл 110-1 также содержит индуктивные элементы 130, и в том числе индуктивный элемент 130-1, индуктивный элемент 130-2 и индуктивный элемент 130-3, для участия в преобразовании входного напряжения Vin в одно или несколько напряжений, таких как Vcc1, Vcc2, Vcc3 и т.п. Соответственно, эти первый индуктивный элемент 130-1, второй индуктивный элемент 130-2, третий индуктивный элемент 130-3 и т.п., могут располагаться в первом кристалле 110-1.

Согласно одному из вариантов схема 140 управления ключами расположена в составе первого кристалла 110-1 в сборке 100 (такой как устройство сохранения данных или много кристальное устройство какого-либо другого подходящего типа). Эта схема 140 управления ключами осуществляет управление током через первый индуктивный элемент 130-1 для генерации первого напряжения Vcc1. В неограничивающем примере одного из вариантов, первое напряжение Vcc1 обеспечивает питание первого кристалла 110-1 и поддерживает один или несколько типов операций управления и обработки данных, ассоциированных с ячейками 150-1 памяти. В качестве альтернативы в примере другого варианта первое напряжение Vcc1 является промежуточным напряжением, которое не питает никаких схем в составе первого кристалла 110-1. Как обсуждается здесь, первое напряжение Vcc1 используется в качестве основы для генерации одного или нескольких других напряжений, таких как Vcc2, Vcc3 и т.п.

Как показано также на фиг. 1, схема 142 управления питанием содержит индуктивный элемент 130-2. Этот индуктивный элемент 130-2 соединен для приема первого напряжения Vcc1 и генерации второго напряжения Vcc2. Электропроводная перемычка 170-1 соединяет выход индуктивного элемента 130-2 с диодом D11, расположенным на кристалле 110-2. Эта электропроводная перемычка может быть изготовлена из какого-либо подходящего материала, такого как металл. Таким образом, электропроводная перемычка 170-1 передает напряжение Vcc2 кристаллу 110-2. Как обсуждалось ранее, второе напряжение Vcc2 обеспечивает питание второго кристалла 110-2 в составе сборки 100 и поддерживает одну или несколько операций, ассоциированных с кристаллом 110-2.

Как также показано на фиг. 1, в этом неограничивающем примере одного из вариантов схема 142 управления питанием содержит элемент 130-3. Этот третий индуктивный элемент 130-3 соединен для приема первого напряжения Vcc1 и генерации третьего напряжения Vcc3. Электропроводная перемычка 170-2 соединяет выходной узел индуктивного элемента 130-3 с диодом D21, расположенным на кристалле 110-3. Электропроводная перемычка 170-2 может быть электрически изолирована от компонентов, находящихся на кристалле 110-2. Эта электропроводная перемычка 170-2 может быть изготовлена из какого-либо подходящего электропроводного материала, такого как металл. Таким образом, электропроводная перемычка 170-2 передает напряжение Vcc3 кристаллу 110-3. Как обсуждается ранее, напряжение Vcc3 обеспечивает питание второго кристалла 110-3 в составе сборки 100 и поддерживает одну или несколько операций, ассоциированных с кристаллом 110-3.

В одном из вариантов первый индуктивный элемент 130-1 и второй индуктивный элемент 130-2 имеют магнитную связь один с другим. Аналогичным образом, первый индуктивный элемент 130-1 и третий индуктивный элемент 130-3 также могут быть магнитно или индуктивно связаны один с другим. Магнитная связь помогает индуцировать электрический ток через индуктивный элемент 130-2 и индуктивный элемент 130-3, генерируя потенциально более высокие уровни напряжения.

Индуктивные элементы могут быть изготовлены каким-либо подходящим образом. Например, в неограничивающем примере одного из вариантов каждый из индуктивных элементов 130 выполнен в виде одного или нескольких непрерывных витков в слоях на кристалле 110-1. Эти витки могут располагаться в одном месте для создания магнитной связи.

Кроме того, индуктивные элементы могут быть выполнены на кристалле или в виде горизонтальных индуктивных элементов с использованием конкретных слоев металлизации, или вертикально с использованием сквозных отверстий в кремнии (TSV (Through-Silicon Via)). Для интеграции типа 2.5D (как показано на фиг. 3) индуктивные элементы могут быть также реализованы на общем промежуточном вкладыше.

Для достижения энергетической эффективности свыше 70%, коэффициент связи между индуктивными элементами может иметь величину порядка 0.9 или более. Каждый из индуктивных элементов может быть выполнен в спиральной конфигурации в одном или нескольких слоях на кристалле 110-1 с использованием сквозных отверстий TSV. Внутри витков или петель спирали, образующих индуктивные элементы 130, могут быть добавлены специальные магнитные материалы для создания магнитной связи, как это обсуждалось ранее. Однако для генерации высокого напряжения далеко не всегда требуется очень высокая эффективность. Если эти напряжения должны быть активными только в течение коротких периодов времени или во время довольно редких событий - как для операций первоначального выжигания программирующих перемычек, - эффективность потенциально менее важна.

В одном из вариантов напряжение Vcc1 превосходит по величине напряжение Vin; напряжение Vcc2 превосходит по величине напряжение Vcc1; напряжение Vcc3 превосходит по величине напряжение Vcc2; и т.д.

Как обсуждалось ранее, сборка 100 может представлять собой вертикальный модуль памяти этажерочного типа, содержащий кристалл 110-1, кристалл 110-2, кристалл 110-3 и т.п. Планарная поверхность 182-1 (верхняя поверхность) первого кристалла 110-1 по существу контактирует с планарной поверхностью 182-2 (нижняя поверхность) второго кристалла 110-2.

Электропроводная перемычка 170-1 протяжена от первого кристалла 110-1 до второго кристалла 110-2. Эта электропроводная перемычка 170-1 передает второе напряжение Vcc2 от выходного узла индуктивного элемента 130-2 на анод диода D11, расположенного на втором кристалле 110-2.

Аналогичным образом, электропроводная перемычка 170-2 проходит от первого кристалла 110-1 до третьего кристалла 110-3. Электропроводная перемычка 170-2 передает напряжение Vcc3 от выходного узла индуктивного элемента 130-3 на анод диода D21, расположенного на втором кристалле 110-3.

Каждый кристалл может иметь в составе схемные компоненты разных типов для поддержки соответствующих функций. Например, кристалл 110-1 может содержать первую группу полупроводниковых компонентов, таких как транзисторы, диоды и т.п., изготовленных по первой технологии; кристалл 110-2 может содержать вторую группу полупроводниковых компонентов, таких как транзисторы, диоды и т.п., изготовленных по второй технологии; кристалл 110-3 может содержать третью группу полупроводниковых компонентов, таких как транзисторы, диоды и т.п., и т.д.

Полупроводниковые компоненты в первой группе (такие как на кристалле 110-1) могут быть изготовлены таким образом, чтобы выдерживать воздействие первого максимального порогового напряжения; полупроводниковые компоненты во второй группе (такие как на кристалле 110-2) могут быть изготовлены таким образом, чтобы выдерживать воздействие второго максимального порогового напряжения; полупроводниковые компоненты в третьей группе (такие как на кристалле 110-3) могут быть изготовлены таким образом, чтобы выдерживать воздействие третьего максимального порогового напряжения; и т.д.

В качестве следующего неограничивающего примера предположим, что схема, такая как полупроводниковые компоненты на кристалле 110-1, допускает воздействие максимального напряжения 2.2 В; предположим, что схема, такая как полупроводниковые компоненты на кристалле 110-2, допускает воздействие максимального напряжения 2.9 В; предположим, что схема, такая как полупроводниковые компоненты на кристалле 110-3, допускает воздействие максимального напряжения 3.6 В.

В таком варианте и в качестве неограничивающего примера схема 142 управления питанием преобразует входное напряжение Vin (такое как 1.0 В постоянного тока) в напряжение Vcc1 (такое как 1.8 В пост, тока), которое ниже максимальной пороговой величины 2.2 В пост, тока; схема 142 управления питанием преобразует входное напряжение Vcc1 (такое как 1.8 В пост, тока) в напряжение Vcc2 (такое как 2.5 В пост, тока), которое ниже максимальной пороговой величины 2.9 В пост, тока; схема 142 управления питанием преобразует входное напряжение Vcc1 (такое как 1.8 В пост, тока) into Vcc3 (такое как 3.2 В пост, тока), которое ниже максимальной пороговой величины 3.6 В пост. тока.

Соответственно схема 142 управления питанием может быть конфигурирована для генерации первого напряжения Vccl (1.8 В пост, тока), которое меньше по величине, чем первое максимальное пороговое напряжение (2.2 В пост, тока); генерации второго напряжения Vcc2 (2.5 В пост, тока), которое больше по величине, чем первое максимальное пороговое напряжение (2.2 В пост, тока), но меньше по величине, чем второе максимальное пороговое напряжение (2.9 В пост. тока).

Полупроводниковые схемные компоненты (такие как транзисторы, диоды и т.п.) в составе кристалла 110-1 электрически изолированы от второго напряжения Vcc2 (2.5 В пост, тока) для предотвращения повреждения полупроводниковых компонентов на кристалле 110-1. Соответственно, варианты настоящего изобретения могут содержать изоляцию выходного узла индуктивного элемента 130-2 (где генерируется более высокое, потенциально повреждающее напряжение Vcc2) от других компонентов кристалла 110-1. Конец электропроводной перемычки 170-1, способный выдерживать воздействие величины напряжения Vcc2, передает это напряжение Vcc2 кристаллу 110-2.

Как обсуждалось ранее, кристаллы в составе сборки 100 могут быть изготовлены по разным технологиям. Эти кристаллы могут быть изготовлены по одинаковой технологии. В одном из примеров вариантов первый кристалл 110-1 представляет собой первое динамическое ЗУПВ (DRAM) в составе сборки 100; второй кристалл 110-2 представляет собой второе динамическое ЗУПВ (DRAM) в составе сборки 100.

Снова отметим, что генерация разных напряжений показана только в качестве неограничивающего примера и что кристаллы 110 в составе сборки 100 могут быть изготовлены по одной и той же технологии. Схема 142 управления питанием может быть конфигурирована для генерации одинакового или по существу одинакового уровня напряжения для питания каждого из соответствующих кристаллов 110 в составе сборки 100.

На фиг. 2 представлен схематичный вид сбоку, иллюстрирующий этажерочную конструкцию из нескольких кристаллов, образующую сборку согласно вариантам настоящего изобретения.

Как обсуждалось ранее, сборка 100 может содержать несколько кристаллов и в том числе кристалл 110-1, кристалл 110-2, кристалл 110-3 и т.д. Как показано на этом упрощенном виде сборки 100 сбоку, кристалл 110-2 установлен на первом кристалле 110-1; кристалл 110-3 установлен на кристалле 110-2; и т.д.

Сборка 100 может быть установлена на соответствующей схемной плате 225. Как указано выше, установка кристаллов 110 одного на другой для изготовления сборки 100 ведет к значительной экономии места на плате 225, поскольку площадь, занимаемая сборкой 100 на плате, в основном равна площади кристалла 110-1, даже хотя сборка 100 содержит дополнительные уровни (такие как кристалл 110-2, кристалл 110-3 и т.п.) для сохранения данных или для осуществления каких-либо других подходящих функций.

В одном из вариантов электропроводная перемычка 170-1 и электропроводная перемычка 170-2 выполнены в так называемых сквозных отверстиях в кремнии (TSV). Как обсуждалось ранее, кристаллы 110 в составе сборки 100 могут представлять собой полупроводниковые приборы или интегральные схемы. Электропроводные перемычки, проходящие сквозь кристаллы, создают электрические соединения от одного уровня кремния (такого как кристалл 110-1) к следующему уровню кремния (такому как кристалл 110-2) в составе сборки 100.

Если потребуется, один или несколько индуктивных элементов 130 могут находиться на главной подложке 225 вместо того, чтобы располагаться на кристалле 110-1. В таком случае сборка 100 и плата 225 содержат дополнительные электропроводные перемычки, способствующие передаче сформированных напряжений Vcc1, Vcc2, Vcc3 и т.п. от индуктивных элементов 130 на плате 225 сквозь кристалл 110-1 к другим кристаллам в этажерочном модуле.

Дополнительные подробности переключающих операций обсуждаются ниже.

На фиг. 3 представлен пример трехмерной схемы, иллюстрирующей планарную сборку согласно вариантам настоящего изобретения.

Как обсуждалось ранее, сборка 100 может быть конфигурирована в виде вертикального этажерочного модуля памяти. Согласно другим альтернативным вариантам сборка может быть конфигурирована в виде планарной сборки, в которой могут быть смонтированы компоненты, такие как несколько кристаллов.

Например, сборка 300 может содержать главную подложку 325 (такую как промежуточный вкладыш). Схема 140 управления ключами и соответствующие индуктивные элементы 130 работают аналогично тому, что обсуждается выше. Однако вместо того, чтобы устанавливать кристаллы один на другой для образования соответствующего этажерочного модуля, как показано, эти кристалл 110-1, кристалл 110-2 и кристалл 110-3 могут быть расположены один рядом с другим на открытой поверхности главной подложки 325.

В этом неограничивающем примере планарного варианта электропроводная перемычка 370-1 протяжена горизонтально по поверхности главной подложки 325 от индуктивного элемента 130-2 на первом кристалле 110-1 к диоду D11, расположенному на кристалле 110-2. Таким образом, электропроводная перемычка 370-1 передает напряжение Vcc2 от индуктивного элемента 130-2 к диоду D11, расположенному на кристалле 110-2.

Электропроводная перемычка 370-2 протяжена горизонтально по поверхности главной подложки 325 от индуктивного элемента 130-3 на первом кристалле 110-1 к диоду D21, расположенному на кристалле 110-3. Таким образом, электропроводная перемычка 370-2 передает напряжение Vcc3 от индуктивного элемента 130-3 к диоду D21, расположенному на кристалле 110-3.

Если потребуется, один или несколько индуктивных элементов 130 могут быть расположены на главной подложке 325. В таком случае сборка 300 содержит дополнительные электропроводные перемычки, передающие сформированные напряжения Vcc1, Vcc2, Vcc3 и т.п., соответствующим кристаллам 110.

На фиг. 4 представлена схема, иллюстрирующая пример управления питанием в сборке согласно вариантам настоящего изобретения.

Как показано, сборка 100 может содержать схему 140 управления ключами, равно как и соответствующие ключи S1 и S2. Схема 140 управления ключами генерирует сигналы 432 управления для осуществления управления состояниями ключей S1 и S2. Первый узел (такой как входной узел) индуктивного элемента 130-1 электрически соединен с входным напряжением Vin. Входное напряжение Vin является источником энергии, создающим ток через индуктивный элемент 130-1 для генерации напряжения Vcc1.

Схема 142 управления питанием в составе кристалла 110-1 содержит ключ S1, управляемый переключающей схемой 140. Ключ S1 располагается между первым индуктивным элементом 130-1 и вторым индуктивным элементом 130-2. Как более подробно обсуждается ниже, ключ S1 генерирует первое напряжение для питания первого кристалла 110-1. Второй индуктивный элемент 130-2 принимает первое напряжение Vcc1 и генерирует второе напряжение Vcc2, обеспечивающее питание второго кристалла 110-2.

Более конкретно, во время работы согласно одному из вариантов схема 140 управления кристаллами, посредством сигналов 432 управления, переводит ключ S1 в замкнутое (ON) состояние, когда ключ S2 переходит в разомкнутое (OFF) состояние. Эта схема 140 управления ключами переводит ключ S1 в разомкнутое состояние (OFF), когда ключ S2 переходит в замкнутое (ON) состояние. Коэффициент заполнения сигналов 432 управления можно регулировать для изменения величины выходного напряжения Vcc1 до заданного уровня.

В одном из вариантов схема 142 управления питанием ведет себя как понижающий-повышающий преобразователь постоянного тока, в котором входное напряжение Vin увеличивается для получения напряжения Vcc 1. Конденсатор С1 обеспечивает стабильность и фильтрует шумы переключения.

Поскольку магнитный поток связывает индуктивный элемент 130-1 с индуктивным элементом 130-2, управление током через индуктивный элемент 130-1 для генерации напряжения Vcc1 приводит к генерации напряжения Vcc2 в выходном узле индуктивного элемента 130-2, соединенном с электропроводной перемычкой 170-1. Напряжение, генерируемое индуктивным элементом 130-2, зависит от числа эффективных витков в каждом индуктивном элементе 130-1 и 130-2, равно как от уровня магнитной связи между индуктивными элементами.

Кристалл 110-2 содержит диод D11 и диод D12 для выпрямления сигнала, поступающего по электропроводной перемычке 170-1. Конденсатор С2 обеспечивает стабильность и фильтрует шумы переключения.

На фиг. 5 представлен пример схемы, иллюстрирующей управление питанием в сборке согласно вариантам настоящего изобретения.

Как показано, схема 140 управления ключами генерирует сигналы 532 управления аналогично тому, как обсуждается выше, для генерации напряжения Vcc1. Однако в этом примере варианта кристалл 110-2 содержит ключ S3, управляемый посредством схемы 140 управления ключами. Например, первая электропроводная перемычка, такая как электропроводная перемычка 170-1, проходит от кристалла 110-1 к кристаллу 110-2. Эта электропроводная перемычка 170-1 передает напряжение Vcc2 с выхода индуктивного элемента 130-2 на кристалле 110-1 переключающему компоненту S3, расположенному на кристалле 110-2.

Электропроводная перемычка 570-1 проходит от схемы 140 управления ключами в составе кристалла 110-1 к кристаллу 110-2. В неограничивающем примере одного из вариантов схема 140 управления ключами генерирует сигнал управления для осуществления управления ключом S3 независимо от сигналов управления, используемых для управления ключами S1 и S2. Электропроводная перемычка 570-1 передает сигнал управления ключами, генерируемый схемой 140 управления ключами, переключающему компоненту S3. Посредством этих формируемых ими сигналов управления схема 140 управления ключами осуществляет управление состоянием переключающего компонента S3 и величиной напряжением Vcc2.

В одном из вариантов схема 140 управления ключами переводит ключи S2 и S3 в замкнутое (ON) состояние по существу в то же самое время, когда ключ S1 переходит в разомкнутое (OFF) состояние. Схема 140 управления ключами переводит ключи S2 и S3 в разомкнутое (OFF) состояние по существу в то же самое время, когда ключ S1 переводится в замкнутое (ON) состояние.

На фиг. 6 представлен пример схемы, иллюстрирующей управление питанием в сборке согласно вариантам настоящего изобретения.

В этом примере варианта кристалл 110-1 содержит индуктивный элемент 630-1, индуктивный элемент 630-2 и индуктивный элемент 630-3. Как обсуждалось ранее, схема 140 управления ключами осуществляет управление состоянием ключей S1 и S2 для генерации напряжения Vcc1 из напряжения Vin.

Как показано, последовательно соединенные индуктивный элемент 630-2 и индуктивный элемент 630-3 магнитно связаны с индуктивным элементом 630-1. В ходе операции управления ключами S1 и S2 для генерации выходного напряжения Vcc1 индуктивные элементы 630-2 и 630-3 генерируют соответствующие напряжения Vcc2 и Vcc3 для питания соответствующих кристаллов 110-2 и 110-3, как показано.

На фиг. 7 представлен пример схемы, иллюстрирующей управление питанием в сборке согласно вариантам настоящего изобретения.

Обсуждаемые выше варианты иллюстрируют способ управления в разомкнутом контуре для генерации одного или нескольких напряжений. В соответствии с альтернативными вариантами может быть желательно сформировать одно или несколько напряжений Vcc1, Vcc2, Vcc3 и т.п., с использованием обратной связи.

Например, в одном из вариантов схема 140 управления ключами содержит схему 740 монитора. Как и предполагает название, схема 740 монитора контролирует величину напряжения Vcc1, получаемую по цепи 750-1 обратной связи. В соответствии с этой обратной связью схема 140 управления ключами осуществляет управление переключением тока через первый индуктивный элемент 130-1 (возбуждаемый напряжением Vin) для получения напряжения Vcc1 в желаемом диапазоне напряжений.

Еще в одной группе вариантов схема 740 монитора может быть конфигурирована для контроля величины напряжения Vcc2, поступающего по цепи 750-2 обратной связи. В соответствии с этой обратной связью схема 140 управления ключами осуществляет управление переключением тока через индуктивный элемент 130-2 (возбуждаемый напряжением Vcc1) для получения напряжения Vcc2 в желаемом диапазоне напряжений.

Как обсуждалось ранее, если нужно, диод D11 может быть заменен ключом S3. В таком варианте схема 140 управления ключами может осуществлять управление ключами S1 и S2 независимо от управления ключом S3 для генерации напряжений Vcc1 и Vcc2 в желаемых диапазонах напряжения.

На фиг. 8 представлена блок-схема примера компьютерной системы для реализации управления питанием согласно вариантам настоящего изобретения.

Компьютерная система 850 может быть конфигурирована для выполнения каких-либо операций относительно схемы 140 управления ключами.

Как показано, компьютерная система 850 согласно рассматриваемому примеру может содержать соединение 811, связывающего компьютерный носитель 812 для хранения информации, такой как энергонезависимый физический носитель (т.е. физический аппаратный носитель для хранения информации какого-либо типа), на котором может быть записана и с которого может быть воспроизведена цифровая информация, процессор 813 (т.е. одно из процессорных устройств или компьютерных процессоров), интерфейс 814 ввода/вывода, интерфейс 817 связи и т.п.

Компьютерный носитель 812 для хранения информации может представлять собой какое-либо физическое или материальное запоминающее устройство, такое как память, оптическое запоминающее устройство, накопитель на жестком диске, дискета и т.п. В одном из вариантов компьютерный носитель 812 для хранения информации (например, компьютерное запоминающее устройство) сохраняет команды и/или данные.

В одном из вариантов интерфейс 817 связи позволяет компьютерной системе 850 и соответствующему процессору 813 (компьютерному процессору) осуществлять связь с использованием ресурса, такого как сеть 190 связи, для вызова информации из удаленных источников и для связи с другими компьютерами. Интерфейс 814 ввода/вывода позволяет компьютерной системе 850 принимать сигналы обратной связи и/или передавать сигналы управления ключами, как обсуждалось ранее.

Как показано, компьютерный носитель 812 для хранения информации кодирован приложением 140-1 управления ключами (например, загружаемое программное обеспечение, встроенное программное обеспечение и т.п.), выполняемым процессором 813. Это приложение 140-1 управления ключами может быть конфигурировано так, чтобы содержать команды для реализации каких-либо описываемых здесь операций.

Во время работы одного из вариантов процессор 813 обращается к компьютерному носителю 812 для хранения информации через соединение 811 с целью запуска, работы, исполнения, интерпретации или иного осуществления команд из состава приложения 140-1 управления ключами, сохраняемого на компьютерном носителе 812 для хранения информации.

Исполнение приложения 140-1 для управления ключами создает процессорные функциональные возможности, такие как процедура 140-2 управления ключами в процессоре 813. Другими словами, процедура 140-2 управления ключами, ассоциированная с процессором 813, представляет один или несколько аспектов выполнения приложения 140-1 в процессоре 813 в компьютерной системе 850.

Специалисты в рассматриваемой области должны понимать, что компьютерная система 850 может иметь другие процедуры и/или программные и аппаратные компоненты, такие как операционная система, управляющая распределением и использованием аппаратных ресурсов, программных ресурсов и т.п. для выполнения приложения 140-1 для управления ключами.

Согласно разным вариантам компьютерная система 850 может представлять собой устройство какого-либо из различных типов, включая, без ограничений, мобильный компьютер, персональную компьютерную систему, беспроводное устройство, базовую станцию, телефонное устройство, настольный компьютер, портативный компьютер, компьютер типа ноутбук, компьютер типа нетбук, центральную компьютерную систему, ручной компьютер, рабочую станцию, сетевой компьютер, сервер приложений, запоминающее устройство, видеомагнитофон, приставку, мобильное устройство, видео игровую консоль, ручное видео игровое устройство, периферийное устройство, такое как коммутатор, модем, маршрутизатор или, в общем компьютерное или электронное устройство какого-либо типа.

Функциональные возможности, поддерживаемые различными ресурсами, будут далее обсуждаться на основе логических схем, показанных на Фиг. 9. Отметим, что обработка данных согласно приведенным ниже логическим схемам может быть выполнена в любом подходящем порядке.

На фиг. 9 представлена логическая схема 900, иллюстрирующая пример способа согласно вариантам настоящего изобретения. Отметим, что здесь будет некоторое пересечение с принципами, обсуждавшимися выше.

В процессорном блоке 910 схема 142 управления питанием принимает входное напряжение Vin.

В процессорном блоке 920 схема 142 управления питанием осуществляет управление током через первый индуктивный элемент 130-1 для генерации первого напряжения Vcc1 из входного напряжения. Первое сформированное напряжение Vcc1 обеспечивает питание схем (например, ячеек 150-1 памяти) на первом кристалле 110-1.

В процессорном блоке 930 схема 142 управления питанием формирует второе напряжение Vcc2 посредством тока, передаваемого от источника первого напряжения Vcc1 через второй индуктивный элемент 130-2.

В процессорном блоке 940 схема 142 управления питанием передает второе напряжение Vcc2 второму кристаллу 110-2 в составе сборки 100. Второе сформированное напряжение Vcc2 осуществляет питание схем (например, ячеек памяти 150-3) на втором кристалле 110-2.

На фиг. 10 представлен пример схемы, иллюстрирующий использование одной или нескольких сборок в соответствующей компьютерной системе согласно вариантам настоящего изобретения.

Как показано, компьютерная система 1100 может содержать ресурс 1120 главного процессора и систему 1050 памяти. Ресурс 1120 главного процессора может быть или может содержать компьютерный процессор, такой как одно или несколько процессорных устройств. В качестве неограничивающего примера компьютерная система 1100 может представлять собой ресурс какого-либо подходящего типа, такого как персональный компьютер, сотовый телефон, мобильное устройство, видеокамеру и т.п., использующий систему 1050 памяти для хранения данных.

В одном из вариантов система 1050 памяти содержит одну или несколько сборок запоминающих устройств, таких как сборка 100, сборка 101, сборка 102 и т.п., для сохранения данных. Как обсуждалось ранее, если нужно, сборки могут быть конфигурированы для выполнения функций различного типа.

Ресурс 1120 главного процессора имеет доступ к системе 1050 памяти через интерфейс 1011. Интерфейс 1011 может представлять собой какой-либо подходящий компонент связи, позволяющий передавать данные. Например, этот интерфейс 1011 может представлять собой какую-либо подходящую линию связи, поддерживающую передачи данных. В качестве неограничивающего примера эта линия связи может представлять собой интерфейс малых вычислительных систем (SCSI (Small Computer System Interface)), интерфейс SAS (интерфейс SCSI с последовательным соединением (Serial Attached SCSI)), интерфейс усовершенствованного последовательного соединения (SATA (Serial Advanced Technology Attachment)), интерфейс универсальной последовательной шины (USB (Universal Serial Bus)), шина соединения периферийных компонентов (PCIE (Peripheral Component Interconnect Express)) и т.п.

Через интерфейс 1011 ресурс 1120 главного процессора способен вызывать данные из системы 1050 памяти и сохранять данные в этой системе 1050 памяти.

В одном из вариантов контрольная станция 1100 содержит ресурс 1120 главного процессора (такой как аппаратура главного процессора), конфигурированный для управления настройками соответствующих данных, сохраняемых в сборке 100, которая содержит ячейки 150-1 памяти на кристалле 110-1 и ячейки памяти 150-2 на кристалле 110-2.

В качестве примера, предположим, что ресурс 1120 главного процессора принимает запрос для осуществления соответствующей функции, заданной входной командой 105 пользователя, работающего с компьютерной системой 1100. Ресурс 1120 главного процессора выполняет эту функцию, которая может содержать передачу запроса через интерфейс 1011 в логическое устройство 1040 управления данными и обработки данных для вызова данных, расположенных по заданному логическому адресу. Кроме того, для осуществления других функций логическое устройство 1040 управления данными может быть конфигурировано для отображения логического адреса принятого запроса доступа на соответствующий физический адрес в системе 1050 памяти и вызвать данные из одного или нескольких сборок запоминающих устройств для хранения данных. После вызова запрошенных данных из системы 1050 памяти (и одной или нескольких сборок 100, 101, 102, …) логическое устройство 1040 для управления и обработки данных передает вызванные данные, удовлетворяющие запросу, ресурсу 1120 главного процессора.

В неограничивающем примере одного из вариантов ресурс 1120 главного процессора инициирует представление на дисплейном экране 1030 изображения в зависимости от данных, полученных от устройства 1040 для обработки данных. В одном из вариантов контрольная станция 100 содержит дисплейный экран 1030, на котором представляют изображение по меньшей мере частично на основе соответствующих данных, сохраняемых в кристалле 110-1 и/или в кристалле 110-2 сборки 100.

В следующем примере отметим, что ресурс 1120 главного процессора может принимать запрос на выполнение соответствующей функции, заданной входной командой 105, введенной пользователем. Ресурс 1120 главного процессора осуществляет указанную функцию и сообщается с логическим устройством 1040 управления данными для сохранения данных по логическому адресу, заданному ресурсом 1120 главного процессора. В ответ на прием запроса логическое устройство 1040 управления данными отображает логический адрес на соответствующий физический адрес и сохраняет принятые данные в соответствующей позиции в одной или нескольких сборок 100, 101, 102 и т.п.

Как обсуждалось ранее, каждая сборка может содержать несколько кристаллов. Каждый из соответствующих кристаллов памяти может использовать разные генерируемые внутри напряжения (такие как напряжения Vcc1, Vcc2, Vcc3 и т.п.) для осуществления соответствующих операций управления данными.

Различные перестановки в описываемых примерах вариантов

Первый пример варианта, как обсуждается здесь, содержит устройство. Это устройство имеет схему управления ключами, первый индуктивный элемент и второй индуктивный элемент. Эта схема управления ключами расположена в составе первого кристалла устройства. Схема управления ключами осуществляет управление током через первый индуктивный элемент для генерации первого напряжения. Второй индуктивный элемент принимает первое напряжение и генерирует второе напряжение. Это второе напряжение обеспечивает питание второго кристалла в составе устройства.

Первый пример варианта может быть реализован с одним или несколькими дополнительными признаками для получения дополнительных вариантов, приведенных ниже.

Согласно одному из вариантов первое напряжение осуществляет питание первого кристалла. В одном из вариантов первый индуктивный элемент магнитно связан со вторым индуктивным элементом.

Согласно другому варианту первый индуктивный элемент и второй индуктивный элемент расположены на первом кристалле. Второе напряжение по величине больше первого напряжения.

Согласно другим вариантам второй кристалл установлен поверх первого кристалла. Второе напряжение по величине больше первого напряжения.

Еще в одном варианте первый кристалл содержит группу ячеек памяти; эта группа ячеек памяти на первом кристалле сохраняет первые данные. Второй кристалл содержит группу ячеек памяти. Эта группа ячеек памяти на втором кристалле сохраняет вторые данные.

Согласно другому варианту первый индуктивный элемент и второй индуктивный элемент расположены на первом кристалле.

В других вариантах первый кристалл и второй кристалл расположены в виде вертикальной «этажерки», в которой планарная поверхность первого кристалла по существу контактирует с планарной поверхностью второго кристалла. От первого кристалла ко второму кристаллу проходит электропроводная перемычка. Эта электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному на втором кристалле.

Согласно другим вариантам эта электропроводная перемычка передает второе напряжение от выходного узла второго индуктивного элемента к аноду диода.

Согласно другим вариантам первый узел первого индуктивного элемента соединен с входным напряжением; это входное напряжение создает ток через первый индуктивный элемент. Первое напряжение превосходит по величине входное напряжение.

Устройство может дополнительно содержать главную подложку. Первый кристалл и второй кристалл могут быть расположены один рядом с другим на поверхности этой главной подложки. Электропроводная перемычка проходит по поверхности главной подложки от первого кристалла ко второму кристаллу. Эта электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному на втором кристалле.

В одном из вариантов первый индуктивный элемент и второй индуктивный элемент расположены на главной подложке.

Согласно другим вариантам первый кристалл представляет собой первое динамическое ЗУПВ (DRAM). Второй кристалл представляет собой второе динамическое ЗУПВ (DRAM)

В следующем варианте второе напряжение превосходит по величине первое напряжение. Первый кристалл содержит первую группу полупроводниковых компонентов, изготовленных по первой технологии. Полупроводниковые компоненты в первой группе выдерживают воздействие первого максимального порогового напряжения. Второй кристалл содержит вторую группу полупроводниковых компонентов. Полупроводниковые компоненты второй группы могут быть изготовлены по второй технологии. Полупроводниковые компоненты во второй группе выдерживают воздействие второго максимального порогового напряжения. Первое напряжение меньше по величине, чем первое максимальное пороговое напряжение. Второе напряжение превосходит по величине первое максимальное пороговое напряжение. Второе напряжение меньше по величине, чем второе максимальное пороговое напряжение.

В другом варианте полупроводниковые компоненты в первой группе электрически изолированы от второго напряжения для предотвращения повреждения этих полупроводниковых компонентов первой группы. Первое напряжение используется для выполнения операций записи в ячейки памяти на первом кристалле. Второе напряжение используется для выполнения операций записи в ячейки памяти на втором кристалле.

В других вариантах аппаратура содержит первую электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу. Эта первая электропроводная перемычка передает второе напряжение от первого кристалла к переключающему компоненту, расположенному на втором кристалле. Вторая электропроводная перемычка проходит от первого кристалла ко второму кристаллу. Эта вторая электропроводная перемычка передает сигнал управления ключами, генерируемый схемой управления ключами, переключающему компоненту. Сигнал управления ключами осуществляет управление состоянием переключающего компонента.

Устройство может дополнительно содержать схему монитора. Эта схема монитора контролирует величину первого напряжения в качестве обратной связи. Схема управления ключами осуществляет управление током через первый индуктивный элемент для генерации первого напряжения, находящегося в пределах нужного диапазона напряжений.

Согласно другому варианту устройство может содержать схему монитора, конфигурированную для контроля величины второго напряжения в качестве обратной связи. Схема управления ключами осуществляет управление током через второй индуктивный элемент для генерации второго напряжения, находящегося в пределах нужного диапазона напряжений.

В одном из вариантов устройство содержит ключ, управляемый переключающей схемой. Этот ключ может быть расположен между первым индуктивным элементом и вторым индуктивным элементом. Ключ передает первое напряжение для питания первого кристалла. Второй индуктивный элемент принимает это первое напряжение и генерирует второе напряжение для питания второго кристалла.

Компьютерная система может быть конфигурирована для применения этого устройства в составе компьютерной системы. В конфигурацию такой компьютерной системы может входить оборудование процессора главного компьютера, конфигурированного для управления заданием соответствующих данных, сохраняемых в ячейках памяти первого кристалла и ячейках памяти второго кристалла.

Рассматриваемая здесь компьютерная систем может содержать дисплейный экран для представления на нем изображения по меньшей мере частично на основе соответствующих данных, сохраняемых на первом и втором кристаллах в составе сборки.

Пример второго варианта, рассматриваемый здесь, содержит способ управления питанием в сборке. Этот способ может содержать: прием входного напряжения; управление током через первый индуктивный элемент посредством переключающей схемы, расположенной на первом кристалле, для генерации первого напряжения на основе входного напряжения; генерацию второго напряжения на основе тока, протекающего через второй индуктивный элемент от цепи первого напряжения; и передачу второго напряжения второму кристаллу, так что это второе напряжение обеспечивает питание для схем на втором кристалле.

Второй вариант согласно указанному примеру может быть реализован вместе с одним или несколькими следующими признаками для получения дополнительных вариантов, приведенных ниже.

Согласно одному из вариантов первое напряжение обеспечивает питание первого кристалла.

В одном из вариантов способ дополнительно содержит генерацию второго напряжения, превосходящего по величине первое напряжение.

Согласно другому варианту способа первый индуктивный элемент и второй индуктивный элемент расположены на первом кристалле.

Согласно другому варианту способа первый кристалл и второй кристалл расположены в составе вертикального модуля этажерочного типа, где планарная поверхность первого кристалла контактирует с планарной поверхностью второго кристалла. Один из вариантов способа дополнительно содержит: передачу второго напряжения по электропроводной перемычке, проходящей от первого кристалла ко второму кристаллу, так что эта электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному на втором кристалле.

Согласно другому варианту способ дополнительно содержит: прием входного напряжения, так что это входное напряжение служит источником тока через первый индуктивный элемент; и генерацию второго напряжения, превосходящего по величине первое напряжение.

Согласно другому варианту способа полупроводниковые компоненты в первой группе электрически изолированы от второго напряжения для предотвращения повреждения этих полупроводниковых компонентов первой группы. Вариант способа дополнительно содержит: использование первого напряжения для выполнения операций записи в ячейки памяти на первом кристалле; и использование второго напряжения для выполнения операций записи в ячейки памяти на втором кристалле.

Согласно другому варианту способ может содержать: передачу второго напряжения от первого кристалла переключающему компоненту, расположенному на втором кристалле; и передачу сигнала управления ключами этому переключающему компоненту, так что этот сигнал управления ключами осуществляет управление состоянием переключающего компонента.

Согласно другому варианту способ может содержать: контроль величины первого напряжения; и управление переключением тока через первый индуктивный элемент на основе величины первого напряжения с целью генерации этого первого напряжения в пределах нужного диапазона напряжений.

Согласно другому варианту способ может дополнительно содержать: контроль величины второго напряжения; и управление переключением тока через второй индуктивный элемент на основе величины второго напряжения с целью генерации этого второго напряжения в пределах нужного диапазона напряжений.

Пример третьего варианта, рассматриваемого здесь, содержит компьютерную аппаратуру для хранения информации (например, компьютерный носитель для хранения информации) с сохраненными на ней командами, так что при выполнении этих команд процессором компьютера этот процессор компьютера осуществляет следующие операции: управление током через первый индуктивный элемент посредством переключающей схемы, расположенной на первом кристалле, для генерации первого напряжения на основе входного напряжения; и генерацию второго напряжения на основе управления током, протекающим через второй индуктивный элемент от цепи первого напряжения, так что электропроводная перемычка передает второе напряжение второму кристаллу, где это второе напряжение обеспечивает питание для схем на втором кристалле.

Третий вариант согласно указанному примеру может быть реализован вместе с одним или несколькими следующими признаками для получения дополнительных вариантов, приведенных ниже:

Согласно одному из вариантов первое напряжение обеспечивает питание схем на первом кристалле.

В одном из вариантов компьютерный носитель для хранения информации содержит команды, при выполнении которых процессор компьютера осуществляет операции генерации второго напряжения, превосходящего по величине первое напряжение.

Согласно другому варианту компьютерный носитель для хранения информации содержит команды, при выполнении которых процессор компьютера дополнительно осуществляет операции: прием входного напряжения; и генерацию первого напряжения, превосходящего по величине входное напряжение, где входное напряжение является источником тока через первый индуктивный элемент.

В следующих вариантах компьютерный носитель для хранения информации содержит команды, при выполнении которых процессор компьютера дополнительно осуществляет операции: контроль величины первого напряжения; и управление переключением тока через первый индуктивный элемент на основе величины первого напряжения с целью генерации этого первого напряжения в пределах нужного диапазона напряжений.

В следующих вариантах компьютерный носитель для хранения информации может содержать дополнительные команды, при выполнении которых процессор компьютера осуществляет операции: контроль величины второго напряжения; и управление переключением тока через второй индуктивный элемент на основе величины второго напряжения с целью генерации этого второго напряжения в пределах нужного диапазона напряжений.

Пример четвертого варианта, рассматриваемого здесь, содержит систему управления питанием, в состав которой входят: средства для приема входного напряжения; средства для управления током через первый индуктивный элемент посредством переключающей схемы, расположенной на первом кристалле, для генерации первого напряжения на основе входного напряжения; средства для генерации второго напряжения на основе тока, протекающего через второй индуктивный элемент от цепи первого напряжения; и средства для передачи второго напряжения второму кристаллу, где это второе напряжение обеспечивает питание для схем на втором кристалле.

Четвертый вариант согласно указанному примеру может быть реализован вместе с одним или несколькими следующими признаками для получения дополнительных вариантов, приведенных ниже.

Согласно одному из вариантов первое напряжение обеспечивает питание схем на первом кристалле.

В одном из вариантов система управления питанием содержит средства для генерации второго напряжения, превосходящего по величине первое напряжение.

Согласно другому варианту первый индуктивный элемент и второй индуктивный элементы расположены на первом кристалле.

Согласно еще одному варианту первый кристалл и второй кристалл расположены в составе вертикального модуля этажерочного типа, где планарная поверхность первого кристалла контактирует с планарной поверхностью второго кристалла. Система управления питанием дополнительно содержит: средства для передачи второго напряжения по электропроводной перемычке, проходящей от первого кристалла ко второму кристаллу, так что эта электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному на втором кристалле.

Согласно другим вариантам система управления питанием содержит: средства для приема входного напряжения, так что это входное напряжение служит источником тока через первый индуктивный элемент; и средства для генерации второго напряжения, превосходящего по величине первое напряжение.

Согласно другим вариантам полупроводниковые компоненты в первой группе электрически изолированы от второго напряжения для предотвращения повреждения этих полупроводниковых компонентов первой группы. Система управления питанием может дополнительно содержать: средства для использования первого напряжения для выполнения операций записи в ячейки памяти на первом кристалле; и средства для использования второго напряжения для выполнения операций записи в ячейки памяти на втором кристалле.

Согласно другим вариантам система управления питанием может содержать: средства для передачи второго напряжения от первого кристалла переключающему компоненту, расположенному на втором кристалле; и средства для передачи сигнала управления ключами этому переключающему компоненту, так что этот сигнал управления ключами осуществляет управление состоянием переключающего компонента.

В одном из вариантов система управления питанием содержит средства контроля величины первого напряжения; и средства управления переключением тока через первый индуктивный элемент на основе величины первого напряжения с целью генерации этого первого напряжения в пределах нужного диапазона напряжений.

Согласно другим вариантам система управления питанием содержит: средства контроля величины второго напряжения; и средства управления переключением тока через второй индуктивный элемент на основе величины второго напряжения с целью генерации этого второго напряжения в пределах нужного диапазона напряжений.

Потенциальные преимущества предлагаемых здесь вариантов

Один из вариантов поддерживает концепцию наличия только одного централизованного модуля для генерации напряжения питания внутри сборки. Это позволяет или по меньшей мере облегчает эффективное управление питанием, подобно масштабированию напряжение-частота, управлению в облегченном режиме, управлению состояниями с пониженным питанием и т.д.

Согласно другому варианту обсуждаемая здесь генерация напряжений питания может быть реализована на основе наиболее эффективной с точки зрения затрат энергии и/или использования площади технологии в рамках систем с большим числом гетерогенных приборов без жестких ограничений по максимально допустимым напряжениям. Специализированная схема управления питанием может быть выполнена в виде отдельного устройства, а может быть также внутренней частью логического процесса. Последний вариант пользуется преимуществами управления питанием на том же самом кристалле.

Согласно другому варианту предлагаемая концепция поддерживает идею отделения управления питанием от функциональных модулей внутри гетерогенных модулей этажерочного типа. Конкретные устройства этажерочного типа будут, таким образом, содержать только специализированные функциональные узлы (например, динамические ЗУПВ (DRAM), энергонезависимые запоминающие устройства, высокочастотные схемы, датчики), которые всегда могут быть изготовлены в соответствии с наиболее подходящей для соответствующих функций технологией.

Согласно другому варианту схема управления питанием генерирует все необходимые напряжения внутри системы из большого числа приборов, что уменьшает число соединений для получения питания от платформы, равно как и число устройств на этой платформе. Как отмечено выше, и то, и другое создает преимущества с точки зрения уменьшения занимаемой площади и снижения стоимости.

Согласно такому варианту генерация и распределение более высоких напряжений внутри системы из большого числа приборов уменьшает число шариковых выводов и соединений (например, соединений сквозь кремниевые кристаллы (TSV)) поскольку это определяется величиной тока питания, которая уменьшается при увеличении напряжения.

Любые обсуждаемые здесь ресурсы могут содержать одно или несколько компьютеризованных устройств, компьютерных систем, серверов, базовых станций, оборудования радиосвязи, систем управления связью, рабочих станций, ручных или портативных компьютеров и т.п., выполняющих и/или поддерживающих какие-либо или все операции рассматриваемого здесь способа. Другими словами, одно или несколько компьютеризованных устройств или процессоров могут быть запрограммированы и/или конфигурированы для работы в соответствии с описываемыми здесь принципами с целью осуществления различных вариантов настоящего изобретения.

Другие предлагаемые здесь варианты содержат программы загружаемого программного обеспечения, встроенное программное обеспечение, логические устройства и т.п. для выполнения описываемых здесь операций. Один из таких вариантов содержит компьютерный программный продукт, имеющий энергонезависимый компьютерный носитель для хранения информации (т.е. любой читаемый компьютером носитель для хранения информации), на котором кодированы команды программного обеспечения для последующего выполнения. При выполнении этих команд компьютеризованным устройством, содержащим один или несколько процессоров, такой процессор осуществляет описываемые здесь операции. Такие конфигурации могут быть реализованы в виде загружаемого программного обеспечения, встроенного программного обеспечения, кода, команд, данных (например, структур данных) и т.п., размещенных или кодированных на энергонезависимом компьютерном носителе информации, таком как оптический носитель (например, CD-ROM), дискета, жесткий диск, запоминающее устройство и т.п., или на другом носителе, например, в виде встроенного программного обеспечения или сокращенного кода в одном или нескольких ПЗУ (ROM), ЗУПВ (RAM), программируемом ПЗУ (PROM) и т.д., или в виде логического устройства, такого как кристалл специализированной интегральной схемы (Application Specific Integrated Die (ASIC)) и т.д. Загружаемое или встроенное программное обеспечение или другие подобные конфигурации могут быть инсталлированы в компьютеризованном устройстве, чтобы это компьютеризованное устройство осуществляло описываемые здесь способы.

Соответственно, варианты настоящего изобретения имеют своей целью создание аппаратуры, способа, системы, компьютерного программного продукта и т.п., поддерживающих выполнение рассмотренных здесь операций.

Отметим, что все рассмотренные здесь процедуры могут быть осуществлены в любом подходящем порядке.

Следует понимать, что аппаратура, система, способ, команды на компьютером носителе информации и т.п., рассмотренные здесь, могут быть также реализованы в виде программы загружаемого программного обеспечения, встроенного программного обеспечения, сочетания загружаемого программного обеспечения, оборудования и/или встроенного программного обеспечения, либо только оборудования, такого как процессорное устройство, в рамках операционной системы или в рамках прикладной программы и т.п.

Кроме того, отметим, что хотя каждый из различных признаков, способов, конфигураций и т.п., приведенных здесь мог быть рассмотрен в разных местах настоящего описания, предполагается, что, где это возможно, каждая из этих концепций может быть в различных вариантах реализована независимо от других или в сочетании с другими. Возможны любые перестановки описанных здесь признаков. Соответственно, один или несколько описываемых здесь вариантов могут быть реализованы и рассмотрены самыми разнообразными способами.

Отметим далее, что рассмотренные здесь способы хорошо подходят для использования в системах, содержащих сборки. Однако следует иметь в виду, что предлагаемые здесь варианты не ограничены использованием только в таких приложениях, и что рассмотренные здесь способы хорошо подходят для применения и в других приложениях.

Хотя подробности здесь были конкретно показаны и рассмотрены со ссылками на предпочтительные варианты настоящего изобретения, специалисты в этой области должны понимать, что в форму и отдельные детали могут быть внесены разнообразные изменения без отклонения от смысла и объема настоящей заявки, как это определено прилагаемой формулой изобретения. Такие вариации должны охватываться объемом настоящей заявки. Поэтому предшествующее описание вариантов настоящего изобретения не следует рассматривать в качестве ограничений. Напротив, любые и все ограничения для этих вариантов представлены в прилагаемой формуле изобретения.

1. Устройство для управления питанием в многокристальных сборках, содержащее:

первый индуктивный элемент и второй индуктивный элемент, магнитно связанный с первым индуктивным элементом, первый узел первого индуктивного элемента для приема входного напряжения;

по меньшей мере два кристалла, причем для первого кристалла требуется напряжение, величина которого отличается от напряжения для второго кристалла;

схему управления ключами на первом кристалле, указанная схема управления ключами выполнена с возможностью управления током через первый индуктивный элемент для генерации первого напряжения на втором узле первого индуктивного элемента в ответ на указанное входное напряжение для питания первого кристалла;

второй индуктивный элемент выполнен с возможностью формирования второго напряжения, отличающегося от указанного первого напряжения, в ответ на указанный ток через первый индуктивный элемент, при этом второе напряжение обеспечивает питание второго кристалла, и

электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу, для переноса второго напряжения от выходного узла второго индуктивного элемента к аноду диода на втором кристалле.

2. Устройство по п. 1, в котором

первый кристалл включает первый индуктивный элемент и второй индуктивный элемент; и

второе напряжение превосходит по величине первое напряжение.

3. Устройство по п. 1, в котором

второй кристалл установлен на первом кристалле; и

второе напряжение превосходит по величине первое напряжение.

4. Устройство по п. 1, в котором

первый кристалл содержит группу ячеек памяти, причем указанная группа ячеек памяти в первом кристалле сохраняет первые данные; и

второй кристалл содержит группу ячеек памяти, причем указанная группа ячеек памяти во втором кристалле сохраняет вторые данные.

5. Устройство по п. 1, в котором первый кристалл включает первый индуктивный элемент и второй индуктивный элемент.

6. Устройство по п. 1, в котором указанное множество кристаллов содержит вертикальный пакет памяти, в котором первый кристалл является близлежащим по вертикали ко второму кристаллу в указанном вертикальном пакете памяти,

причем указанная электропроводная перемычка проходит вертикально от первого кристалла ко второму кристаллу.

7. Устройство по п. 1, в котором первое напряжение превосходит по величине входное напряжение.

8. Устройство по п. 1, дополнительно содержащее главную подложку, причем первый кристалл и второй кристалл расположены сбоку один рядом с другим на поверхности главной подложки.

9. Устройство по п. 8, в котором указанная главная подложка включает первый индуктивный элемент и второй индуктивный элемент.

10. Устройство по п. 1, в котором первый кристалл представляет собой первое динамическое запоминающее устройство с произвольной выборкой (DRAM), а второй кристалл представляет собой второе DRAM.

11. Устройство по п. 1, в котором второе напряжение превосходит по величине первое напряжение, при этом

первый кристалл содержит первую группу полупроводниковых компонентов, имеющих первое максимальное пороговое напряжение;

второй кристалл содержит вторую группу полупроводниковых компонентов, имеющих второе максимальное пороговое напряжение, отличающееся от указанного первого максимального порогового напряжения;

при этом первое напряжение по величине меньше первого максимального порогового напряжения;

второе напряжение по величине больше первого максимального порогового напряжения; и

второе напряжение по величине меньше второго максимального порогового напряжения.

12. Устройство по п. 11, в котором полупроводниковые компоненты первой группы электрически изолированы от второго напряжения для предотвращения повреждения указанных полупроводниковых компонентов первой группы,

при этом первое напряжение используется для выполнения операций сохранения в памяти применительно к ячейкам памяти в первом кристалле; и

второе напряжение используется для выполнения операций сохранения в памяти применительно к ячейкам памяти во втором кристалле.

13. Устройство по п. 1, в котором

указанная первая электропроводная перемычка проходит от первого кристалла ко второму кристаллу, причем первая электропроводная перемычка передает второе напряжение от первого кристалла к переключающему компоненту, расположенному во втором кристалле; и устройство дополнительно содержит

вторую электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу, причем вторая электропроводная перемычка передает сигнал управления ключами, формируемый схемой управления ключами, указанному переключающему компоненту, при этом сигнал управления ключами управляет состоянием переключающего компонента.

14. Устройство по п. 1, дополнительно содержащее

схему монитора для контроля величины первого напряжения в качестве обратной связи; при этом

указанная схема управления ключами выполнена с возможностью управления переключением тока через первый индуктивный элемент для формирования первого напряжения в пределах заданного диапазона напряжений.

15. Устройство по п. 1, дополнительно содержащее

схему монитора для контроля величины второго напряжения в качестве обратной связи; при этом

указанная схема управления ключами выполнена с возможностью управления переключением тока через второй индуктивный элемент для формирования второго напряжения в пределах заданного диапазона напряжений.

16. Устройство по п. 1, дополнительно содержащее

ключ, управляемый указанной переключающей схемой, причем ключ расположен между первым индуктивным элементом и вторым индуктивным элементом, ключ обеспечивает первое напряжение для питания первого кристалла, второй индуктивный элемент принимает первое напряжение и формирует второе напряжение, обеспечивающее питание второго кристалла.

17. Устройство по п. 1, в котором указанное второе напряжение обеспечивает питание указанного второго кристалла и третьего кристалла, при этом указанная электропроводная перемычка содержит первую электропроводную перемычку; и устройство дополнительно содержит

вторую электропроводную перемычку, проходящую от первого кристалла к третьему кристаллу для передачи второго напряжения от выходного узла второго индуктивного элемента на анод диода на третьем кристалле.

18. Устройство по п. 1, в котором указанная электропроводная перемычка содержит

первую электропроводную перемычку; и устройство дополнительно содержит третий индуктивный элемент для формирования третьего напряжения в ответ на указанный ток через первый индуктивный элемент, причем третье напряжение предназначено для питания третьего кристалла, и

вторую электропроводную перемычку, проходящую от первого кристалла к третьему кристаллу для передачи третьего напряжения от выходного узла третьего индуктивного элемента на анод диода на третьем кристалле.

19. Компьютерная система, содержащая устройство по одному из пп. 4-18 и процессор главного компьютера, конфигурированный для управления заданием соответствующих данных, сохраняемых в ячейках памяти первого кристалла и ячейках памяти второго кристалла.

20. Компьютерная система по п. 19, дополнительно содержащая:

дисплейный экран для представления изображения на основе по меньшей мере части соответствующих данных, сохраняемых в указанном устройстве,

и сетевой интерфейс, связанный с главным компьютером.

21. Способ управления питанием в многокристальных сборках, характеризующийся тем, что

принимают входное напряжение на первом узле первого индуктивного элемента;

управляют током через первый индуктивный элемент посредством переключающей схемы на первом кристалле многокристальной сборки, для формирования первого напряжения на втором узле первого индуктивного элемента в ответ на указанное входное напряжение, при этом первое напряжение предназначено для питания первого кристалла;

получают второе напряжение, отличающееся от первого напряжения, с помощью второго индуктивного элемента, магнитно связанного с первым индуктивным элементом, на основе тока через первый индуктивный элемент; и

передают второе напряжение ко второму кристаллу в многокристальной сборке через электропроводную перемычку, проходящую от выходного узла второго индуктивного элемента на первом кристалле к аноду диода на втором кристалле, при этом второе напряжение обеспечивает питание схем во втором кристалле.

22. Способ по п. 21, в котором формируют второе напряжение, превосходящее по величине первое напряжение, при этом первое напряжение обеспечивает питание схем на первом кристалле.

23. Способ по п. 21, в котором первый кристалл включает первый индуктивный элемент и второй индуктивный элемент.

24. Способ по п. 21, в котором

контролируют величину первого напряжения в качестве обратной связи; и

управляют переключением тока через первый индуктивный элемент для формирования первого напряжения в пределах заданного диапазона напряжений.

25. Способ по п. 21, в котором многокристальная сборка содержит вертикальный пакет памяти, при этом первый кристалл является близлежащим по вертикали ко второму кристаллу в вертикальном пакете памяти.