Устройство приема сигналов квадратурной амплитудной манипуляции

Изобретение относится к области радиотехники и может быть использовано при приеме сигналов квадратурной амплитудной манипуляции. Достигаемым техническим результатом является повышение помехоустойчивости приема сигналов квадратурной амплитудной манипуляции в каналах со случайным изменением фазы. Устройство приема сигналов квадратурной амплитудной манипуляции состоит из первого и второго фазовращателей, выполняющих функции умножителя и делителя фазы соответственно, фазового детектора, выход фазового детектора подключен к входу первого аналого-цифрового преобразователя, выход которого подключен к первому входу блока для формирования битовой последовательности на основе фазы и амплитуды принимаемого сигнала, выполненного по принципу амплитудно-фазового детектора, к второму входу которого подключен выход второго аналого-цифрового преобразователя, вход которого соединен с выходом амплитудного детектора, вход которого подключен к входу широкополосного ограничителя-усилителя и к выходу полосового фильтра, вход которого является входом устройства, а выход широкополосного ограничителя-усилителя подключен к входу квадратора, выход которого соединен с входом фильтра верхних частот, выход которого параллельно подключен к первому входу фазового детектора и к входу первого фазовращателя, выход которого через второй фазовращатель, подключен ко второму входу фазового детектора, выход блока для формирования битовой последовательности на основе фазы и амплитуды принимаемого сигнала, является выходом устройства. 1 з.п. ф-лы, 2 ил.

 

Заявленное устройство относится к области радиотехники и может быть использовано при приеме сигналов квадратурной амплитудной манипуляции (КАМ).

Известен демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции (патент РФ №2235440 от 27.08.2004). Данное устройство содержит первый, второй фазовые детекторы, первый, второй фильтры нижних частот, первый - десятый компараторы, первый, второй элемент И, фазовращатель на 90°, блок восстановления несущей, первый - шестой элементы ИЛИ, первый - четвертый счетчики, первый, второй блоки сравнения, регистр, генератор свип-сигнала. Недостатком данного устройства является низкая помехоустойчивость при функционировании в каналах со случайным изменением фазы.

Известен приемник сигналов квадратурной амплитудной манипуляции (патент РФ №2019053 от 30.08.1994) содержащий: первый, второй и третий демодуляторы, генератор свип-сигнала, первый и второй фильтры нижних частот, первый и второй пороговые блоки, элемент ИЛИ, первый и второй блоки кодового различения, блок восстановления несущей, первый и второй фазовращатели. Недостатком данного устройства является высокая вероятность ошибки при случайном изменении фазы сигнала.

Наиболее близким по технической сущности к заявленному устройству является приемник сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции (патент РФ №2287225 от 10.11.2006). Данное устройство выбрано в качестве прототипа. Заявленное устройство содержит первый и второй фазовые детекторы, первый и второй фильтры нижних частот, первый - десятый компараторы, первый -шестой элементы И, фазовращатель на 90°, блок восстановления несущей, первый - восьмой элементы ИЛИ, первый - шестой счетчики, первый и второй блоки сравнения, регистр, блок компенсации фазовой ошибки.

Первые входы первого и второго фазовых детекторов соединены и являются входом устройства, второй вход первого фазового детектора соединен с входом фазовращателя на 90°, выход которого соединен со вторым входом второго фазового детектора.

Выходы первого и второго фазовых детекторов соединены соответственно с входами первого и второго фильтров нижних частот, выходы которых соединены соответственно с входами первого и четвертого компараторов.

Входы первого, второго, третьего, седьмого и восьмого компараторов соединены, а выходы седьмого и восьмого компараторов соединены с входами первого элемента ИЛИ, выход которого подключен к входу первого счетчика и первому входу второго элемента ИЛИ, выход и второй вход которого соединены соответственно с входом второго счетчика и входом третьего счетчика.

Вход третьего счетчика подключен к выходу третьего элемента ИЛИ, входы которого соединены с выходами девятого и десятого компараторов, входы которых соединены с входами четвертого, пятого и шестого компараторов. При этом выходы второго и пятого компараторов являются соответственно первым и вторым выходами устройства, выходы первого и третьего компараторов соединены соответственно с первым входом четвертого элемента ИЛИ и прямым входом первого элемента И, инверсный вход и выход которого соединены соответственно с выходом второго компаратора и вторым входом четвертого элемента ИЛИ, выход которого является третьим выходом устройства, четвертым выходом которого является выход пятого элемента ИЛИ, входы которого соединены соответственно с выходами шестого компаратора и второго элемента И, к прямому и инверсному входам которого подключены соответственно выходы четвертого и пятого компараторов, вторые входы первого и второго блоков сравнения соединены с выходом регистра.

Выходы первого и второго блоков сравнения соединены с входами шестого элемента ИЛИ, выход четвертого счетчика соединен с входами сброса первого, второго, третьего, пятого и шестого счетчиков.

Выходы седьмого, восьмого, девятого и десятого компараторов соединены соответственно с первыми входами третьего, четвертого, пятого и шестого элементов И, вторые входы третьего и четвертого элементов И соединены с выходом пятого компаратора, вторые входы пятого и шестого элементов И соединены с выходом второго компаратора, первые и вторые входы четвертого и шестого элементов И являются инверсными.

Выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого соединен с входом пятого счетчика, выход которого соединен с первым входом первого блока сравнения, выходы пятого и шестого элементов И соединены соответственно с первым и вторым входами восьмого элемента ИЛИ, выход которого соединен с входом шестого счетчика, выход которого соединен с первым входом второго блока сравнения.

Пятый вход блока компенсации фазовой ошибки является управляющим входом устройства, первый, второй, третий и четвертый входы блока компенсации фазовой ошибки соединены соответственно с выходом первого блока сравнения, выходом второго блока сравнения, выходом шестого элемента ИЛИ и выходом блока восстановления несущей, вход которого соединен с входом устройства.

Данное устройство используется при приеме и демодуляции сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции.

Недостатком прототипа является относительно низкая помехоустойчивость приема сигналов в каналах со случайным изменением фазы.

Целью изобретения является разработка устройства приема сигналов квадратурной амплитудной манипуляции, обеспечивающего повышение помехоустойчивости приема при случайном изменении фазы сигнала вследствие воздействия канала связи.

Для достижения заданной цели в известное устройство приема сигналов квадратурной амплитудной манипуляции, состоящее из первого (5) и второго (6) фазовращателей и фазового детектора (7), дополнительно введены полосовой фильтр (1), широкополосный ограничитель-усилитель (2), квадратор (3), фильтр верхних частот (4), первый (8) и второй (10) аналого-цифровые преобразователи, амплитудный детектор (9), амплитудно-фазовый детектор (11). Выход фазового детектора (7) подключен к входу первого аналого-цифрового преобразователя (8). Выход первого аналого-цифрового преобразователя (8) подключен к первому входу (11.1) амплитудно-фазового детектора (11), к второму входу (11.2) которого подключен выход второго аналого-цифрового преобразователя (10). Вход второго аналого-цифрового преобразователя (10) соединен с выходом амплитудного детектора (9). Вход амплитудного детектора (9) соединен с входом широкополосного ограничителя-усилителя (2) и выходом полосового фильтра (1). Вход полосового фильтра (1) является входом устройства. Выход широкополосного ограничителя-усилителя (2) подключен к входу квадратора (3). Выход квадратора (3) соединен с входом фильтра верхних частот (4). Выход фильтра верхних частот (4) параллельно подключен к первому входу (7.1) фазового детектора и к входу первого фазовращателя (5). Выход первого фазовращателя (5) через второй фазовращатель (6) подключен ко второму входу (7.2) фазового детектора (7). Выход амплитудно-фазового детектора (11) является выходом устройства.

Благодаря новой совокупности существенных признаков с использованием предлагаемого устройства обеспечивается компенсация случайного изменения фазы сигнала и, таким образом, повышение помехоустойчивости его приема.

Заявляемое устройство поясняется чертежами, на которых показаны:

фиг. 1 - структурная схема устройства приема квадратурных амплитудных сигналов в каналах со случайным изменением фазы;

фиг. 2 - структурная схема амплитудно-фазового детектора (11), реализованного на программируемой логической интегральной схеме.

Заявленное устройство, показанное на фиг. 1, состоит из полосового фильтра 1, вход которого является входом устройства, а выход подключен параллельно к входу широкополосного ограничителя-усилителя 2 и к входу амплитудного детектора 9. Выход амплитудного детектора 9 через второй аналого-цифровой преобразователь 10 подключен к второму входу 11.2 амплитудно-фазового детектора 11. Выход широкополосного ограничителя-усилителя 2 соединен с входом квадратора 3. Выход квадратора 3 подключен к входу фильтра верхних частот 4. Выход фильтра верхних частот 4 параллельно подключен к первому входу 7.1 фазового детектора 7 и к входу первого фазовращателя 5, выход которого через второй фазовращатель 6 подключен ко второму входу 7.2 фазового детектора 7. Выход фазового детектора 7 подключен к входу первого аналого-цифрового преобразователя 8, выход которого соединен с первым входом 11.1 амплитудно-фазового детектора 11. Выход амплитудно-фазового детектора 11 является выходом устройства.

Полосовой фильтр 1 предназначен для выделения спектра частот полезного сигнала. Варианты реализации полосового фильтра 1 известны и приведены, например, в [1], стр. 179-202.

Широкополосный ограничитель-усилитель 2 используется для ограничения амплитуды принимаемого сигнала до значения эквивалентного единичному. Схема широкополосного ограничителя-усилителя 2 известна и описана в патенте №2233542 от 27.07.2004.

Квадратор 3 предназначен для возведения в квадрат подаваемого на его вход напряжения сигнала. Квадратор 3 известен и описан в патенте №2390841 от 27.05.2010.

Фильтр верхних частот 4 используется для выделения низкочастотного напряжения необходимого для работы последующих блоков. Варианты реализации фильтра верхних частот 4 известны и представлены, например, в [2], стр. 346-347, рис. 13.6.

В качестве первого 5 и второго 6 фазовращателей могут быть использованы фазовращатели, схемы которых приведены, например, в [3], стр. 107-110.

Фазовый детектор 7 предназначен для получения на выходе блока напряжения в соответствии с изменением фазы принимаемого сигнала. Фазовый детектор 7 известен и описан, например, в [1], стр. 173-176.

Амплитудный детектор используется для получения на выходе блока напряжения, пропорционального огибающей принимаемого сигнала. Амплитудный детектор известен и описан, например, в [1], стр. 167-173.

Первый 8 и второй 10 аналого-цифровые преобразователи предназначены для преобразования аналогового напряжения в цифровую импульсную последовательность. Схема аналого-цифровых преобразователей известна и может быть реализована, например, на базе аналого-цифрового преобразователя AD 9201.

Амплитудно-фазовый детектор 11 предназначен для формирования информационных битов в соответствии с поступающими на его входы кодовыми последовательностями и построен на программируемой логической интегральной схеме (ПЛИС). Схема амплитудно-фазового детектора известна и может быть реализована, например, на базе интегральной микросхемы 5576 ХС1Т.

Устройство, представленное на фиг. 1, функционирует следующим образом. Сигнал квадратурной амплитудной манипуляции поступает на вход полосового фильтра 1, где обеспечивается фильтрация принятого сигнала от помех. С выхода полосового фильтра 1 принятый сигнал поступает одновременно на вход амплитудного детектора 9 и на вход широкополосного ограничителя-усилителя 2, обеспечивающего ограничение амплитуды сигнала без существенного изменения ширины его спектра.

При этом амплитуда сигнала принимается за нормированное единичное значение. После широкополосного ограничения производится возведение полученного сигнала в квадрат с использованием квадратора 3. С квадратора 3 единичное напряжение и сигнал с удвоенным значением фазы поступает на вход фильтра высоких частот 4, в котором отфильтровывается постоянное единичное напряжение.

Далее сигнал поступает одновременно на первый вход 7.1 фазового детектора 7 и на вход первого фазовращателя 5. В первом фазовращателе 5 производится умножение фазы сигнала на величину k, при этом k выбирается исходя из условия снятия манипуляции, путем доведения ϕ_ман до 2π, 4π, …

То есть значение величины к может быть найдено следующим образом:

Таким образом, после прохождения первого фазовращателя 5 в фазе сигнала остается только случайное изменение фазы, кратное k. Второй фазовращатель 6 осуществляет деление фазы сигнала на k. В результате получается опорное колебание для приема фазоманипулированных сигналов с учетом случайного изменения фазы.

Полученное опорное колебание подается на второй вход 7.2 фазового детектора 7, в котором осуществляется демодуляция сигнала с компенсацией случайного приращения фазы.

Значение напряжения фазы с выхода фазового детектора 7 через первый аналого-цифровой преобразователь 8, осуществляющий преобразование аналогового напряжения в цифровую импульсную последовательность, поступает на первый вход 11.1 амплитудно-фазового детектора 11. На второй вход 11.2 амплитудно-фазового детектора 11 поступает цифровая импульсная последовательность с выхода второго аналого-цифрового преобразователя 10, соответствующая значениям амплитуды сигнала, поступающим с выхода амплитудного детектора 9. С выхода амплитудно-фазового детектора 11 поступает информационная битовая последовательность (ИБП), полученная на основе значения фазы и амплитуды принимаемого сигнала.

Алгоритм функционирования амплитудно-фазового детектора 11 основан на следующих технологических этапах. На первом технологическом этапе осуществляется заполнение вектора исходных данных. Для этого двоичная последовательность, соответствующая значению фазы сигнала, передается в программируемую логическую интегральную схему с выхода первого аналого-цифрового преобразователя 8, а с выхода второго аналого-цифрового преобразователя 10 - двоичная последовательность, соответствующая значению амплитуды сигнала.

На втором технологическом этапе осуществляется сравнение поступившей кодовой последовательности, соответствующей фазе сигнала, с пороговым значением фазы, на основе которого осуществляется определение фазы вектора сигнального созвездия. При этом пороговые значения фазы выбираются на основе углов векторов сигнального созвездия обрабатываемого КАМ сигнала.

На третьем технологическом этапе осуществляется сравнение кодовой последовательности, соответствующей амплитуде сигнала, с пороговым значением амплитуды, на основе которого осуществляется определение модуля вектора сигнального созвездия (ВСС), соответствующего виду обрабатываемого КАМ сигнала.

На четвертом технологическом этапе на основе сравнения формируется импульсная битовая последовательность, соответствующая фазе ВСС и его модулю.

На последнем технологическом этапе через выход программируемой логической интегральной схемы осуществляется вывод сформированной ИБП.

По сравнению с прототипом предлагаемое устройство позволяет осуществить прием сигналов квадратурной амплитудной манипуляции в каналах со случайным изменением фазы.

Литература

1. Радиоприемные устройства / Под ред. Л.Г. Барулина. - М.: Радио и связь, 1984. - 272 с.

2. Радиотехнические цепи и сигналы / Под ред. С.И. Баскакова. -М.: Высшая школа, 1988. - 446 с.

3. Авраменко А.А., Галямичев Ю.П., Ланнэ А.А. Электрические линии задержки и фазовращатели. - М.: Связь, 1973. - 120 с.

1. Устройство приема сигналов квадратурной амплитудной манипуляции, состоящее из первого и второго фазовращателей, выполняющих функции умножителя и делителя фазы соответственно, фазового детектора, отличающееся тем, что выход фазового детектора подключен к входу первого аналого-цифрового преобразователя, выход которого подключен к первому входу блока для формирования битовой последовательности на основе фазы и амплитуды принимаемого сигнала, выполненного по принципу амплитудно-фазового детектора, к второму входу которого подключен выход второго аналого-цифрового преобразователя, вход которого соединен с выходом амплитудного детектора, вход которого подключен к входу широкополосного ограничителя-усилителя и к выходу полосового фильтра, вход которого является входом устройства, а выход широкополосного ограничителя-усилителя подключен к входу квадратора, выход которого соединен с входом фильтра верхних частот, выход которого параллельно подключен к первому входу фазового детектора и к входу первого фазовращателя, выход которого через второй фазовращатель, подключен ко второму входу фазового детектора, выход блока для формирования битовой последовательности на основе фазы и амплитуды принимаемого сигнала, является выходом устройства.

2. Устройство по п. 1, отличающееся тем, что блок для формирования битовой последовательности, построенный по принципу амплитудно-фазового детектора, на основе фазы и амплитуды принимаемого сигнала состоит из программируемой логической интегральной схемы, входы 1 и 2 которой являются входами блока, а выход является выходом устройства.