Способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех

Изобретение относится к способу защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех при передаче дискретной информации. В процессе принудительного запуска датчика апериодической псевдослучайной последовательности (АПСП) используются результаты анализа канала связи от детектора качества канала. Способ предусматривает использование ключа, датчика АПСП (линейный рекуррентный регистр с обратными связями), схемы сравнения принимаемой и местной псевдослучайной последовательности, схемы логического сложения, детектора качества канала, счетчиков «m» нулей подряд, счетчик «n» ошибок, счетчика «k» ошибок и элемент «запрета». Техническим результатом является исключение ложной синхронизации при первоначальном принудительном запуске АПСП в условиях организованных помех. 1 ил.

 

Изобретение относится к технике передачи дискретной информации и может быть использовано для защиты от ложной синхронизации при первоначальном принудительном запуске апериодической псевдослучайной последовательности (АПСП) в условиях организованных помех, когда злоумышленнику не известен пеленг передающей станции.

Аналогом способа является способ, реализованный в устройстве патент RU №2486682 С2, МПК H04L, опубликованного в 2013 году.

Недостатком данного способа является сложность устройства и низкая вероятность осуществления пусковой синхронизации датчика АПСП в условиях организованных помех, когда период псевдослучайной последовательности становится бесконечно большим.

Наиболее близким техническим решением является устройство, описанное в авторском свидетельстве СССР №698145, H04L 7/02, опубликованном в 1979 году.

Известное устройство синхронизации ПСП содержит последовательно соединенные ключ, линейный рекуррентный регистр с обратными связями (ЛРР), блок сравнения, другие выходы ЛРР параллельно подключены к входу дешифратора, при этом на вход ключа и другой вход блока сравнения подан входной сигнал, элемент «запрета», счетчик «n» ошибок, выход которого подключен ко второму входу элемента «запрета», выход которого подключен к второму входу ключа, счетчик «k» ошибок, счетчик «m» нулей подряд, выход которого подключен ко вторым входам счетчика «k» ошибок и третьему входу ключа, а также блок логического сложения и последовательно соединенный с ним детектор качества канала, выход которого подключен к входу блока сложения и входу счетчика «k» ошибок, выход которого подключен ко входу элемента «запрета», при этом выход блока сравнения подключен к другому входу блока сложения.

Принцип работы устройства-прототипа заключается в следующем. На передающей стороне происходит формирование ПСП, которая затем передается по каналу связи с ошибками. На приемной стороне происходит формирование местной ПСП на основе принимаемой из канала внешней ПСП. Затем происходит сравнение внешней и местной ПСП. Результаты сравнения складываются с сигналами от детектора качества канала связи. При совпадении внешней и местной ПСП и отсутствии сигналов с детектора качества канала заполняется счетчик «т» нулей подряд, выходной сигнал которого переключает ЛРР в автономный режим формирования местной ПСП, по концевой комбинации ПСП в дешифраторе выделяется сигнал фазового пуска датчика АПСП. Выделение этого сигнала на приеме и передаче происходит одновременно.

Существенным недостатком этого устройства является то, что возрастание воздействия организованных помех не позволит выделить неискаженный отрезок ПСП для перехода ЛРР в автономный режим работы, что увеличивает время выделения сигнала фазового запуска для запуска датчика АПСП специальной широкополосной системы связи и переход ее в помехозащищенный режим работы.

Задачей изобретения является защита от ложной синхронизации при первоначальном принудительном запуске датчика АПСП, когда злоумышленнику не известен пеленг передающей станции и отсутствуют организованные помехи, что позволяет специальным широкополосным системам связи оперативно перейти в помехозащищенный режим работы, инвариантный к преднамеренным помехам со стороны противоборствующей стороны.

Эта задача решается тем, что способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех, содержит последовательно соединенные ключ, датчик АПСП (ЛРР), блок сравнения, при этом на вход ключа и другой вход блока сравнения подан входной сигнал, элемент «запрета», счетчик «n» ошибок, выход которого подключен ко второму входу элемента «запрета», выход которого подключен к второму входу ключа, счетчик «k» ошибок, счетчик «m» нулей подряд, выход которого подключен ко вторым входам счетчика «k» ошибок и третьему входу ключа, а также блок логического сложения и последовательно соединенный с ним детектор качества канала, выход которого подключен к входу блока логического сложения и входу счетчика «k» ошибок, выход которого подключен к входу элемента «запрета», при этом выход блока сравнения подключен к другому входу блока логического сложения.

Перечисленная новая совокупность существенных признаков обеспечивает защиту от ложной синхронизации при принудительном запуске датчика АПСП в условиях организованных помех, позволяя тем самым осуществлять оперативное переключение специальных широкополосных систем связи в помехозащищенный режим и при сбоях в работе восстанавливать их функционирование в условиях активного радиоэлектронного воздействия противоборствующей стороны.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие условию патентоспособности «новизна».

Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «изобретательский уровень».

Заявляемый способ поясняется чертежом, на котором показано: фиг. 1 - структурная схема способа защиты от ложной синхронизации при принудительном запуске датчика АПСП на приемной стороне системы связи.

Предложенное устройство содержит: ключ (1), датчик АПСП (ЛРР) (2), схему сравнения (3), блок логического сложения (4), детектор качества канала (5), счетчик «m» нулей подряд (6), счетчик «n» ошибок (7), счетчик «k» ошибок (8), элемент «запрета» (9).

К выходу из канала связи подключены последовательно соединенные ключ (1), датчик АПСП (ЛРР) (2), схема сравнения (3), при этом на вход ключа (1) и другой вход схемы сравнения (3) подан входной сигнал, выход схемы сравнения (3) подключен к входу блока логического сложения (4), другой вход которого подключен к выходу детектора качества канала (5), а выход подан на счетчик «m» нулей подряд (6) и счетчик «n» ошибок (7), при этом выход счетчика «m» нулей подряд (6) подключен к второму входу ключа (1) и к счетчику «k» ошибок (8), другой вход которого подключен к выходу детектора качества канала (5), а выход к входу элемента «запрета» (9), на другой вход которого подключен выход счетчика «n» ошибок (7), а выход подключен к третьему входу ключа (1).

Промышленное применение изобретения обусловлено тем, что оно может быть использовано в специальных системах широкополосной связи для защиты от организованных помех.

Принцип работы предложенного способа заключается в том, что осуществляется принудительный запуск датчика АПСП с бесконечно большим периодом, при этом путем использования сигналов стирания, выдаваемых детектором качества канала из модема выносится решение о надежности каждого принимаемого символа АПСП. Если в зачетном отрезке имеется, хотя бы один, ненадежный символ, данный ЗОТ отбраковывается независимо от того обнаружены или не обнаружены в нем ошибки.

Подробное пояснение предложенного способа дается по структурной схеме, изображенной на фиг. 1.

АПСП из канала связи через ключ (1) заполняет приемный датчик АПСП (2) и одновременно подается на схему сравнения (3). После заполнения приемный датчик АПСП (2) начинает генерировать АПСП, которая подается на другой вход схемы сравнения (3). При отсутствии искажений в канале связи выходная последовательность приемного датчика АПСП будет в точности совпадать с приходящей АПСП. При этом со схемы сравнения (3) на блок логического сложения (4) будут подаваться нули. На другой вход блока логического сложения (4) подаются сигналы стирания от детектора качества канала (5). Если канал в хорошем состоянии, то стирания будут отсутствовать и от детектора качества канала (5) будут идти нули, а если в плохом - единицы. Выход блока логического сложения (4) подключен к счетчику "m" нулей подряд (6) и счетчику "n"- ошибок (7). Следовательно, при хорошем качестве канала связи нули от схемы сравнения (3) переполняют счетчик m-нулей подряд (6) и через ключ (1) переключают датчик АПСП (2) в автономный режим работы. Если же от детектора качества будут идти единицы, то независимо от сигналов схемы сравнения (3) они через блок логического сложения (4) будут сбрасывать счетчик "m" нулей подряд (6) в исходное состояние и тем самым не позволяют датчику АПСП (2) перейти в автономный режим работы. Следовательно, при появлении не обнаруженной ошибки в зачетном отрезке датчик АПСП (2) не перейдет в автономный режим работы, обеспечивая тем самым защиту от ложного запуска датчика АПСП (2).

В процессе синхронизации может возникнуть ситуация, когда интенсивность ошибок в канале резко возрастает (например, за счет длительных замираний сигнала или организованных помех). Это приводит к появлению потока единиц на выходе детектора качества канала (5) и схемы сравнения (3), которые заполняют соответственно счетчик k-ошибок (8) и счетчик "n"-ошибок (7). Ввиду того, что k<n, сигнал на выходе счетчика k-ошибок (8) появится раньше и запретит подачу сигнала от счетчика "n"-ошибок (7) через элемент запрета (9) на ключ (1) для переключения датчика АПСП (2) в режим поиска синхронизации. Система останется в автономном режиме работы. Если же в процессе работы произошел сбой синхронизации АПСП, то от детектора качества канала (5) будут идти нули, а от схемы сравнения (3) единицы, которые заполняют счетчик n-ошибок (7), который срабатывает и через открытый элемент запрета (9) и ключ (1), переключит датчик АПСП (2) в режим поиска синхронизации.

Таким образом, изобретение, при высокой точности определения факта потери синхронизации АПСП и защиты от ложной синхронизации, позволяет обеспечить надежный принудительный запуск датчика АПСП в условиях организованных помех.

Формула изобретения

Способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех содержит ключ, блок сравнения, при этом на вход ключа и другой вход блока сравнения подан входной сигнал, элемент «запрета», счетчик «n» ошибок, выход которого подключен ко второму входу элемента «запрета», выход которого подключен к второму входу ключа, счетчик «k» ошибок, счетчик «m» нулей подряд, выход которого подключен ко вторым входам счетчика «k» ошибок и третьему входу ключа, а также блок логического сложения и последовательно соединенный с ним детектор качества канала, выход которого подключен к входу блока логического сложения и входу счетчика «k» ошибок, выход которого подключен к входу элемента «запрета», при этом выход блока сравнения подключен к другому входу блока логического сложения, отличающееся тем, что введен датчик апериодической псевдослучайной последовательности бесконечного периода, вход которого подключен к выходу ключа, а выход к входу схемы сравнения.

Способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех, предусматривающий применение ключа, блока сравнения, при этом на вход ключа и другой вход блока сравнения подан входной сигнал, элемента «запрета», счетчика «n» ошибок, выход которого подключен ко второму входу элемента «запрета», выход которого подключен к второму входу ключа, счетчика «k» ошибок, счетчика «m» нулей подряд, выход которого подключен ко вторым входам счетчика «k» ошибок и третьему входу ключа, а также блока логического сложения и последовательно соединенного с ним детектора качества канала, выход которого подключен к входу блока логического сложения и входу счетчика «k» ошибок, выход которого подключен к входу элемента «запрета», при этом выход блока сравнения подключен к другому входу блока логического сложения, отличающийся тем, что введен датчик апериодической псевдослучайной последовательности бесконечного периода, вход которого подключен к выходу ключа, а выход к входу схемы сравнения.